JP3700900B2 - 半導体パッケージの製造方法 - Google Patents
半導体パッケージの製造方法 Download PDFInfo
- Publication number
- JP3700900B2 JP3700900B2 JP03731598A JP3731598A JP3700900B2 JP 3700900 B2 JP3700900 B2 JP 3700900B2 JP 03731598 A JP03731598 A JP 03731598A JP 3731598 A JP3731598 A JP 3731598A JP 3700900 B2 JP3700900 B2 JP 3700900B2
- Authority
- JP
- Japan
- Prior art keywords
- brazing
- manufacturing
- lead frame
- semiconductor package
- plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3405—Edge mounted components, e.g. terminals
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Description
【発明の属する技術分野】
本発明は、半導体パッケージの製造方法に関するものであり、特にパッケージ本体の表面に形成された配線パターンの電極部に金属製部材をろう付けするようにした半導体パッケージの製造方法に関する。
【0002】
【従来の技術】
半導体装置において、ICチップやLSIチップ等の半導体素子は、半導体パッケージに設けられた半導体素子搭載部に搭載されて実用に供されている。アルミナ等のセラミックスは耐熱性、耐久性、熱伝導性等に優れるため、この半導体パッケージの本体の材料として適しており、セラミック製の半導体パッケージは現在盛んに使用されている。
【0003】
このセラミック製の半導体パッケージは、パッケージサイズを縮小し、搭載ボードへの搭載密度を向上させ、また電気特性を向上させるため、一般に複数枚のグリーンシートを積層および焼成してセラミックスパッケージ本体が製造される。
このようなセラミックスパッケージにおいては、パッケージ本体の表面に形成された配線パターンの電極部は、セラミックスグリーンシート上に配線パターンと共に厚膜印刷され、パッケージ本体と同時に焼成される場合がある。この焼成は、1500〜1600℃の高温で行われるため、電極部はタングステン(W)やモリブデン(Mo)等の高融点金属が使用されている。ところが、電極部の表面がこれらの高融点金属のままではリードフレーム等の金属製部材のろう付けを行うことが困難であるため、電極部の表面にニッケル(Ni)、金(Au)等の金属膜を形成することが行われている。
【0004】
そして、例えば図7に示すように、電極部の表面にNi、Au等の金属膜を形成したパッド1の上に銀(Ag)ろう板等のろう付け部材20を載置し、さらにその上にリードフレーム30を載置して所定のろう付け温度で熱処理することにより、リードフレーム30のろう付け部30aがパッド1に接続されて、セラミックスパッケージ本体10にリードフレーム30がろう付けにより接合される。
【0005】
【発明が解決しようとする課題】
しかしながら、上記の従来のろう付け方法では、例えば図8に示すように、熱処理の初期段階であるろう付け部材の溶融開始時において、一方のリードフレーム31から距離が大きく、他方のリードフレーム32から距離が小さい部分でろう付け部材が分断され、一方のリードフレーム31に供給される一方のろう付け部材21の量が他方のリードフレーム32に供給される他方のろう付け部材22の量よりも大きくなる場合がある。
【0006】
このような場合、分断され溶融したろう付け部材が各パッド上に凝集し、次にこれらを冷却すると、例えば図9に示すように、冷却後の他方のろう付け部材24のメニスカスが冷却後の一方のろう付け部材23のメニスカスに比べて小さくなる恐れがある。
冷却後のろう付け部材のメニスカスが比較的小さくなると、パッドとリードフレームとの接着強度が低下し、さらに冷却後のろう付け部材のメニスカスが極端に小さくなると、セラミックスパッケージ本体からリードフレームが剥がれるといった製造不良が発生するという問題があった。
【0007】
このため、リードフレームを接合するパッド数に合わせて、ろう付け部材を予め複数個に切断しておくことが考えられる。ところが、ろう付け部材を予め複数個に切断しておくと、パッドとリードフレームとの間に切断後のろう付け部材を配置するのに手間がかかり、製造工数が増大したり、製品歩留りが低下して製造コストが高くなるという問題があった。
【0008】
本発明は、このような問題を解決するためになされたものであり、製造不良の発生を防止し、製造工数を低減することが可能な半導体パッケージの製造方法を提供することを目的とする。
【0009】
【課題を解決するための手段】
本発明の請求項1記載の半導体パッケージの製造方法によると、パッケージ本体の表面に形成された配線パターンの電極部と金属製部材との間に、電極部間の略中央部に相当する部分に切欠き部を有するろう付け部材を配置し、所定のろう付け温度で熱処理することによりパッケージ本体に金属製部材を接合する。ろう付け部材の電極部間の略中央部に相当する部分に予め切欠き部を形成しておくことにより、熱処理の初期段階であるろう付け部材の溶融開始時において、ろう付け部材は電極部間の略中央部でほぼ均等に分断され、溶融したろう付け部材が各電極部上にほぼ均等に凝集する。このため、冷却後の一方のろう付け部材のメニスカスと冷却後の他方のろう付け部材のメニスカスとがほぼ均一になる。したがって、電極部と金属製部材との接続は強固なものとなり、電極部と金属製部材との接着強度が低下したり、パッケージ本体から金属製部材が剥がれるといった製造不良が発生するのを防止することができる。各電極部の表面には、ろう付けを良好なものとするため、予めNi、Au等の金属膜を形成しておくのが好ましい。
【0010】
以下に製造不良の発生を防止することができる理由を説明する。
ろう付け部材に切欠き部を形成すると、切欠き部周辺の質量mが小さくなる。つまり、切欠き部の比熱をcとすると、局所的に熱容量c・mが小さくなる。熱処理時、熱量Qがろう付け部材に一様に供給されるとすると、△T=△Q/(c・m)であるので、熱容量c・mが小さい部分、すなわち切欠き部周辺の温度上昇は、熱容量が切欠き部周辺よりも大きい部分、すなわち切欠き部から離間した部分より大きくなると考えられる。このため、切欠き部周辺で最初に溶融を開始させることにより、ろう付け部材の分断箇所を制御することができる。したがって、ろう付け部材の電極部間の略中央部に相当する部分に予め切欠き部を形成しておくことにより、ろう付け部材の溶融開始時に一方の金属製部材と他方の金属製部材とに供給されるろう付け部材はほぼ均一なものとなる。
【0011】
さらに、ろう付け部材を予め複数個に切断しておくのに比べて、電極部と金属製部材との間にろう付け部材を簡便に配置することができるので、製造工程の自動化が可能となり、製品歩留りを向上するとともに、製造工数を低減することができる。
ろう付け部材の材質としては、Agろうが好ましく、特にAgが72〜85重量%、銅(Cu)が15〜28重量%からなるAg−Cu共晶合金がさらに好ましい。
【0012】
熱処理の条件としては、AgろうがAgを72重量%程度含有するものである場合、加熱炉内の最高温度を780〜830℃程度にする必要があり、AgろうがAgを85重量%程度含有するものである場合、加熱温度を900〜950℃程度に設定する必要がある。また加熱炉の雰囲気は、水素(H2 )を25〜100体積%、窒素(N2 )を0〜75体積%含有する還元性雰囲気が好ましい。
【0013】
金属製部材としては、例えばコバール(KOVAR)と称せられる鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金(29%Ni、17%Co)や42アロイ(42−ALLOY)と称せられるFe−Ni合金(42%Ni)を用いて形成されるリードフレーム等を適用することができる。
また、本発明の請求項1記載の半導体パッケージの製造方法によると、板状ろう付け部材は金属製部材と一体的に接着されているので、板状ろう付け部材を下側にして金属製部材を電極部の上に載置することにより、電極部と金属製部材との間にろう付け部材を簡便に配置することができる。したがって、製造工程の自動化がさらに可能となり、製品歩留りをさらに向上するとともに、製造工数をさらに低減することができる。板状ろう付け部材と金属製部材との接着方法としては、有機系接着剤を使用したり、板状ろう付け部材と金属製部材とを一体的にクラッドしてもよい。
本発明の請求項2記載の半導体パッケージの製造方法によると、ろう付け部材は板状の形状であり、切欠き部は切欠き方向がろう付け部材の板厚方向あるいは幅方向となるように形成されている。このため、ろう付け部材の分断箇所の制御が精度よく行われ、ろう付け部材の溶融開始時に一方の金属製部材と他方の金属製部材とに供給されるろう付け部材をさらに均一なものとすることができる。したがって、電極部と金属製部材との接着はさらに強固なものとなり、電極部と金属製部材との接着強度が低下したり、パッケージ本体から金属製部材が剥がれるといった製造不良が発生するのを確実に防止することができる。
【0015】
【発明の実施の形態】
以下、本発明の複数の実施例を図面に基づいて説明する。
(第1実施例)
本発明をQFP(Quad Flat Package) 型のセラミックス製半導体パッケージに適用した第1実施例について、図1〜図4を用いて説明する。
【0016】
第1実施例のセラミックス製半導体パッケージは、複数枚のアルミナセラミックスのグリーンシートを積層して焼成したアルミナ製のパッケージ本体の表面に形成された配線パターンの電極部にNi、Au等のめっきを施したパッドを形成し、このパッド上にろう付け部材としてのAgろう板により金属製部材としてのリードフレームをろう付けするようにしたものである。
【0017】
まず、パッケージ本体の作製方法について述べる。
▲1▼ アルミナ粉末にマグネシア、シリカ、焼成タルク、炭酸カルシウム等の焼結助剤と、酸化チタン、酸化クロム、酸化モリブデン等の着色剤とを少量加えた粉体に、ジオキシルフタレート等の可塑剤、アクリル樹脂等のバインダおよびトルエン、キシレン、アルコール類等の溶剤を加え、十分に混練して粘度2000〜40000cpsのスラリを作製し、ドクターブレード法によって例えば0.3mm厚の複数枚のアルミナのグリーンシートを形成する。
【0018】
▲2▼ 各グリーンシートに打ち抜き型やパンチングマシーン等を用いて所望の形状に加工し、さらに、複数のビアホールを打ち抜き加工して各ビアホールにタングステン粉末等を用いた導体ぺーストを充填し、ビアを形成する。パッケージ本体の内層に相当するグリーンシートにビアと同じ導体ペーストで内層パターンを形成する。パッケージ本体の表面層に相当するグリーンシートにビアと同じ導体ペーストを使用して導体パターンをスクリーン印刷する。
【0019】
▲3▼ ビアおよび内層パターンを形成した内層に相当するグリーンシートと導体パターンをスクリーン印刷した表面層に相当するグリーンシートを積層し、このグリーンシート積層体を例えば80〜150℃、50〜250kg/cm2 の条件で熱圧着して一体化する。
▲4▼ 一体化されたグリーンシート積層体を窒素−水素混合ガス雰囲気中で1500〜1600℃で焼成する。これにより、導体ペースト中の樹脂分を分解および消失させ、アルミナ製のパッケージ本体の表面に配線パターンを形成する。
【0020】
▲5▼ 形成された配線パターンの電極部にNi、Au等のめっきを施すことによりリードフレーム用のパッドを形成する。
次に、上記の▲1▼〜▲5▼で作製したアルミナ製のパッケージ本体とリードフレームとの接合方法について説明する。
▲6▼ 図1に示すように、パッケージ本体10の電極部間、すなわちパッド1間の略中央部に相当する部分に予め切欠き部40aを形成しておいたAgろう板40をパッド1の上に載置し、さらにその上にリードフレーム30を載置することにより、パッド1とリードフレーム30のろう付け部30aとの間にAgろう板40を配置する。Agろう板40は板状の形状であり、切欠き部40aは切欠き方向がAgろう板40の板厚方向に、かつ短辺40bと略平行な方向に形成されている。そして、図2に示すように、切欠き部40aはAgろう板40の長辺40cをほぼ等分するように、Agろう板40の下面40dから上面40eに向かってV字状に形成されている。
【0021】
▲7▼ Agろう板およびリードフレームを載置したパッケージを所定のろう付け温度で還元性雰囲気のもとで熱処理する。熱処理の初期段階であるAgろう板の溶融開始時において、図3に示すように、リードフレーム30は、一方のリードフレーム31と他方のリードフレーム32との距離がほぼ等しいパッド1間の略中央部でほぼ均等に分断される。したがって、一方のリードフレーム31に供給されるAgろう41と、他方のリードフレーム32とに供給されるAgろう42とはほぼ均等となる。
【0022】
▲8▼ さらに熱処理が進むと、分断され溶融したAgろうが各パッド上に凝集し、次にこれらを冷却すると、図4に示すように、一方のリードフレーム31に供給された冷却後の一方のAgろう43のメニスカスと、他方のリードフレーム32に供給された冷却後の他方のAgろう44のメニスカスとがほぼ均一となる。そして、パッド1とリードフレーム30とは強固に接続される。
【0023】
最後に、半導体パッケージの半導体素子搭載部に半導体素子を搭載し、この半導体素子の電極部とめっき後の配線パターンの電極部とをワイヤボンディングやはんだ付け等により接続を行う。その後、リッド等で半導体素子搭載部を気密に封止した後、プリント基板等に実装する。
次に、上記の▲1▼〜▲8▼の工程で製造された半導体パッケージの製造不良の発生率を測定した結果について説明する。
【0024】
測定に用いたアルミナ製の半導体パッケージは7個のパッドを有しており、B−Ag8と称せられるAg−Cu共晶合金製のAgろう板を用いて各パッドに7本のKOVAR製リードフレームを一括して接続することにより、アルミナ製のパッケージ本体にリードフレームを接合した。
上記の構成の12枚のアルミナ製半導体パッケージについて、合計84箇所の接合箇所を測定した。なお、パッドとリードフレームとの接着強度が所定の強度よりも低下した場合を不良とした。
【0025】
第1実施例における不良発生率は0/84であった。
次に、Agろう板に切欠き部を形成せず、その他は第1実施例と同様な工程で製造された比較例について、半導体パッケージの製造不良の発生率を測定した結果について説明する。測定条件については第1実施例と同様である。
比較例における不良発生率は5/84であった。
【0026】
以上のように、比較例においては、冷却後のAgろうのメニスカスが比較的小さくなり、パッドとリードフレームとの接着強度が低下して製造不良が発生している。
一方、第1実施例においては、Agろう板40のパッド1間の略中央部に相当する部分に予め切欠き部40aを形成しておくことにより、熱処理の初期段階であるAgろう板40の溶融開始時において、Agろう板40はパッド1間の略中央部でほぼ均等に分断され、溶融したAgろうが各パッド1上にほぼ均等に凝集する。このため、冷却後の一方のAgろう43のメニスカスと冷却後の他方のAgろう44のメニスカスとがほぼ均一になる。したがって、パッド1とリードフレーム30との接続は強固なものとなり、パッド1とリードフレーム30との接着強度が低下したり、アルミナ製のパッケージ本体10からリードフレーム30が剥がれるといった製造不良が発生するのを防止することができる。
【0027】
さらに第1実施例においては、Agろう板を予め複数個に切断しておくのに比べて、パッド1とリードフレーム30との間にAgろう板40を簡便に配置することができるので、製造工程の自動化が可能となり、製品歩留りを向上するとともに、製造工数を低減することができる。
(第2実施例)
本発明の第2実施例による半導体パッケージの製造方法について、図5を用いて説明する。
【0028】
第2実施例においては、図5に示すように、Agろう板50は板状の形状であり、切欠き部50aは切欠き方向がAgろう板50の幅方向に、かつ短辺50bと略平行な方向に形成されている。そして、切欠き部50aはAgろう板50の長辺50cをほぼ等分するように、一方の側面50dから他方の側面50eに向かってV字状に形成されている。その他は第1実施例と同様である。第1実施例と実質的に同一構成部分に同一符号を付す。
【0029】
第2実施例においても、Agろう板50のパッド1間の略中央部に相当する部分に予め切欠き部50aを形成しておくことにより、パッド1とリードフレーム30との接続は強固なものとなり、パッド1とリードフレーム30との接着強度が低下したり、アルミナ製のパッケージ本体10からリードフレーム30が剥がれるといった製造不良が発生するのを防止することができる。
【0030】
(第3実施例)
本発明の第3実施例による半導体パッケージの製造方法について、図6を用いて説明する。
第3実施例においては、図6に示すように、Agろう板60はリードフレーム30と一体的にクラッドされている。すなわち、リードフレーム30のろう付け面30aとAgろう板60の上面60eとは接合されている。さらに、Agろう板60は板状の形状であり、切欠き部60aは切欠き方向がAgろう板60の板厚方向に、かつ短辺60bと略平行な方向に形成されている。そして、切欠き部60aはAgろう板60の長辺60cをほぼ等分するように、Agろう板60の下面60dから上面60eに向かってV字状に形成されている。その他は第1実施例と同様である。第1実施例と実質的に同一構成部分に同一符号を付す。
【0031】
第3実施例においても、Agろう板60のパッド1間の略中央部に相当する部分に予め切欠き部60aを形成しておくことにより、パッド1とリードフレーム30との接続は強固なものとなり、パッド1とリードフレーム30との接着強度が低下したり、アルミナ製のパッケージ本体10からリードフレーム30が剥がれるといった製造不良が発生するのを防止することができる。
【0032】
さらに第3実施例においては、Agろう板60を下側にしてリードフレーム30をパッド1の上に載置することにより、パッド1とリードフレーム30との間にAgろう板60を簡便に配置することができる。したがって、製造工程の自動化がさらに可能となり、製品歩留りをさらに向上するとともに、製造工数をさらに低減することができる。
【0033】
本発明の複数の実施例では、QFP型の半導体パッケージに適用したが、本発明では、例えばDIP(Dual In-line Package)等、他の型のパッケージに適用してもよい。
また本発明では、アルミナ製の半導体パッケージに限らず、窒化アルミ製、ムライト製、低温焼成のガラス製等どのようなセラミックス製の半導体パッケージに適用してもよい。
【図面の簡単な説明】
【図1】本発明をアルミナ製の半導体パッケージの製造方法に適用した第1実施例を示す模式的斜視図である。
【図2】本発明の第1実施例のAgろう板を示す正面図である。
【図3】本発明をアルミナ製の半導体パッケージの製造方法に適用した第1実施例を示す模式的断面図である。
【図4】本発明をアルミナ製の半導体パッケージの製造方法に適用した第1実施例を示す模式的断面図である。
【図5】本発明をアルミナ製の半導体パッケージの製造方法に適用した第2実施例を示す模式的斜視図である。
【図6】本発明をアルミナ製の半導体パッケージの製造方法に適用した第3実施例を示す模式的斜視図である。
【図7】従来の半導体パッケージの製造方法を説明するための模式的斜視図である。
【図8】従来の半導体パッケージの製造方法を説明するための模式的断面図である。
【図9】従来の半導体パッケージの製造方法を説明するための模式的断面図である。
【符号の説明】
1 パッド(電極部)
10 パッケージ本体
30 リードフレーム(金属製部材)
40、50、60 Agろう板(ろう付け部材)
40a、50a、60a 切欠き部
Claims (2)
- パッケージ本体の表面に形成された配線パターンの電極部にろう付け部材により金属製部材をろう付けするようにした半導体パッケージの製造方法であって、
前記電極部と前記金属製部材との間に、前記電極部間の略中央部に相当する部分に切欠き部を有するろう付け部材を配置する工程と、
前記ろう付け部材および前記金属製部材を前記電極部に載置したパッケージを所定のろう付け温度で熱処理することにより前記パッケージ本体に前記金属製部材を接合する工程とを含み、
前記板状ろう付け部材は、前記金属製部材と一体的に接着されていることを特徴とする半導体パッケージの製造方法。 - 前記ろう付け部材は板状の形状であり、前記切欠き部は切欠き方向が前記ろう付け部材の板厚方向あるいは幅方、向となるように形成されていることを特徴とする請求項1記載の半導体パッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03731598A JP3700900B2 (ja) | 1998-02-19 | 1998-02-19 | 半導体パッケージの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03731598A JP3700900B2 (ja) | 1998-02-19 | 1998-02-19 | 半導体パッケージの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11238757A JPH11238757A (ja) | 1999-08-31 |
JP3700900B2 true JP3700900B2 (ja) | 2005-09-28 |
Family
ID=12494259
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03731598A Expired - Lifetime JP3700900B2 (ja) | 1998-02-19 | 1998-02-19 | 半導体パッケージの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3700900B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7183722B2 (ja) * | 2018-11-19 | 2022-12-06 | 富士電機株式会社 | 板はんだおよび半導体装置の製造方法 |
-
1998
- 1998-02-19 JP JP03731598A patent/JP3700900B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH11238757A (ja) | 1999-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4712161A (en) | Hybrid and multi-layer circuitry | |
JP3700900B2 (ja) | 半導体パッケージの製造方法 | |
JP3850335B2 (ja) | セラミック回路基板 | |
EP0193907A2 (en) | Hybrid and multi-layer circuitry | |
JP3330104B2 (ja) | 多数個取りセラミック配線基板の製造方法 | |
JP3787232B2 (ja) | 半導体パッケージの製造方法 | |
JP3279844B2 (ja) | 半導体装置及びその製造方法 | |
JP3441194B2 (ja) | 半導体装置及びその製造方法 | |
JP3723350B2 (ja) | 配線基板およびその製造方法 | |
JP3279846B2 (ja) | 半導体装置の製造方法 | |
JPH10139560A (ja) | セラミック基板 | |
JP4299421B2 (ja) | セラミック回路基板の製造方法 | |
JPH0736429B2 (ja) | セラミックス配線基板の製造方法 | |
JP2003168849A (ja) | 多数個取り配線基板 | |
JP2525232B2 (ja) | セラミックパッケ―ジおよびその製造方法 | |
JP2008004760A (ja) | 配線基板および電子装置 | |
JP2002124590A (ja) | セラミック回路基板及びその製造方法 | |
JPH08162589A (ja) | 半導体装置 | |
KR100626332B1 (ko) | 후막 방식의 세라믹 패키지 및 그 제조 방법 | |
JPS6316644A (ja) | 半導体素子収納用パツケ−ジの製造法 | |
JP2000114441A (ja) | 多層金属板およびその製造方法 | |
JP3872401B2 (ja) | 配線基板 | |
JP3561197B2 (ja) | 配線基板 | |
JP2001102492A (ja) | 配線基板およびその実装構造 | |
JPH0272696A (ja) | セラミックス回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040909 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050413 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050415 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050608 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050701 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050707 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080722 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080722 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090722 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090722 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100722 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100722 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110722 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110722 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120722 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130722 Year of fee payment: 8 |
|
EXPY | Cancellation because of completion of term |