KR100626332B1 - 후막 방식의 세라믹 패키지 및 그 제조 방법 - Google Patents

후막 방식의 세라믹 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR100626332B1
KR100626332B1 KR1020040039617A KR20040039617A KR100626332B1 KR 100626332 B1 KR100626332 B1 KR 100626332B1 KR 1020040039617 A KR1020040039617 A KR 1020040039617A KR 20040039617 A KR20040039617 A KR 20040039617A KR 100626332 B1 KR100626332 B1 KR 100626332B1
Authority
KR
South Korea
Prior art keywords
ceramic green
package
lead
thick film
ceramic
Prior art date
Application number
KR1020040039617A
Other languages
English (en)
Other versions
KR20050114404A (ko
Inventor
정기석
선우균
Original Assignee
정기석
선우균
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정기석, 선우균 filed Critical 정기석
Priority to KR1020040039617A priority Critical patent/KR100626332B1/ko
Publication of KR20050114404A publication Critical patent/KR20050114404A/ko
Application granted granted Critical
Publication of KR100626332B1 publication Critical patent/KR100626332B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2746—Plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Die Bonding (AREA)

Abstract

본 발명은 후막 방식의 세라믹 패키지 제조 방법에 관한 것으로, 반도체 칩을 실장시키고 보호용 리드(lid)를 덮기 위한 패키지의 제조 방법에 있어서, (a) 재료를 믹싱해서 슬러리(slurry)상태로 만든 후 닥터블레이드로 형상화하여 복수의 세라믹 그린 시트를 형성시키는 단계; (b) 성형된 상기 세라믹 그린 시트들에 펀칭장비를 이용하여 소정의 삽입홈을 각각 형성시켜 상측 세라믹 그린 시트를 성형하는 단계; (c) 상기 상측 세라믹 그린 시트의 상측면에 금속성 재료를 수회에 걸쳐 스크린 인쇄시켜 소정 두께를 가지는 인쇄층을 형성시키는 단계; (d) 상기 상측 세라믹 그린 시트들을 배선패턴이 형성된 기저층에 적층시키고 고온 가열에 의해 동시소결시키는 단계; 및 (e) 상기 상측 세라믹 그린 시트의 인쇄층에 리드와의 확산 접합을 위한 소정 도금재를 도금시키는 단계; 를 포함하는 것을 특징으로 한다.
세라믹 패키지, 리드

Description

후막 방식의 세라믹 패키지 및 그 제조 방법{THICK FILM TYPE CERAMIC PACKAGE AND METHOD FOR MANUFACTURING THE SAME}
도 1은 종래 기술에 따른 세라믹 패키지를 나타내는 단면도.
도 2는 본 발명에 따른 후막 방식의 세라믹 패키지의 시트 구성을 나타내는 분해 사시도.
도 3은 본 발명에 따른 후막 방식의 세라믹 패키지의 시트 후막 형성 상태를 나타내는 단면도.
도 4는 본 발명에 따른 후막 방식의 세라믹 패키지의 완성상태를 나타내는 단면도.
도 5는 본 발명의 실시예에 따른 후막 방식의 세라믹 패키지의 제조 방법을 나타내는 흐름도.
<도면의 주요 부분에 대한 부호의 설명>
110 : 상측 세라믹 그린 시트 120 : 기저층
130 : 인쇄층 131 : 도금재
140 : 캐비티 150 : 대판
160 : 리드
본 발명은 후막 방식의 세라믹 패키지 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 반도체 칩을 실장시키고 보호용 리드(lid)를 덮기 위한 패키지를 형성시키되, 상부 리드의 접합을 위해 패키지상에 금속성 재료를 수회 인쇄시켜 소정 두께를 갖는 후막을 형성시킴으로써 종래의 패키지에서 프레임 브레이징 과정이 생략되어 재료비의 절감을 이룰 수 있으며 공정의 간소화로 생산성을 향상시킴은 물론 프레임의 위치 이탈로 인한 불량요소를 원천적으로 방지할 수 있게 되는 후막 방식의 세라믹 패키지 및 그 제조 방법에 관한 것이다.
일반적으로 세라믹 패키지는 세라믹 베이스를 사용하여 반도체 소자 등의 전자 부품을 수납하기 위한 것이다.
이러한 패키지는 세라믹 베이스 위에 실링이 부착된 패키지와 그것을 덮는 리드로 구성된다. 이러한 실링 및 리드의 재질은 열팽창 계수가 세라믹에 가까운 금속인 코발(Fe-Ni-Co 합금)를 사용함으로써 접합시의 열영향에 의한 세라믹 베이스균열을 고려하게 된다. 또한 기밀봉지시에 실링 및 리드의 소재를 녹이지 않고 적은 열투입으로 확산접합하기 위해 표면에는 니켈 도금이 되어 있다.
이러한 종래 기술의 패키지가 도 1에 도시되어 있다.
도 1을 참조하면, 종래 기술의 패키지는 3개 층의 세라믹 그린 시트(ceramic green sheet)에서 기저층(20)을 제외한 상측 세라믹 그린 시트(10)에는 각각 소정의 삽입홈을 형성시킨 후 적층시킴으로써 해당 패키지는 상층면으로 반도체 칩이 실장될 수 있는 소정의 캐비티(cavity)(50)를 가질 수 있게 된다.
이러한 패키지의 각 층간 부착을 위하여 소정 온도에서 해당 패키지를 동시소결시키고 상기 상측 세라믹 그린 시트(10) 상에 니켈(Nickel)을 도금시킨 후 해당 상측 세라믹 그린 시트(10)와 비슷한 열팽창 계수를 갖는 메탈 프레임(40)을 금속성 융착 재료인 브레이징재(30)로 브레이징(brazing)시킴으로써 리드(60)을 접합시켜 덮을 수 있게 된다.
하지만, 상술한 종래 기술의 패키지는 우선 상기 메탈 프레임(40)의 재료비용이 비교적 고가이기 때문에 패키지 생산을 위한 제조비용이 전체적으로 상승하게 되고, 또한 니켈 도금 후 건조시킨 상태에서 상기 메탈 프레임(40)을 금속성 브레이징 재료를 사용하여 수소질소 분위기에서 브레이징시킨 다음 다시 니켈을 상기 메탈 프레임(40) 상에 도금하게 되므로 제조 공정이 복잡하다는 문제점을 가진다.
더군다나, 상기 메탈 프레임(40)은 그 접합 특성상 리드(60)를 덮은 이후에도 위치이탈의 가능성이 높아 전체적인 패키지의 불량률을 증가시키게 되는 문제점을 갖는다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 그 목적은 반도체 칩을 실장시키고 보호용 리드(lid)를 덮기 위한 패키지를 형성시키되, 상부 리드의 접합을 위해 패키지상에 금속성 재료를 수회 인쇄시켜 소정 두께를 갖는 후막을 형성시킴으로써 종래의 패키지에서 프레임 브레이징 과정이 생략되어 재료비의 절감을 이룰 수 있으며 공정의 간소화로 생산성을 향상시킴은 물론 프레임의 위 치 이탈로 인한 불량요소를 원천적으로 방지할 수 있게 되는 후막 방식의 세라믹 패키지 및 그 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명의 일측면에 따른 후막 방식의 세라믹 패키지는, 반도체 칩을 실장시키고 보호용 리드(lid)를 덮기 위한 패키지에 있어서, 소정 삽입홈이 형성되어 반도체 칩의 실장을 위한 소정 캐비티(140)를 형성하는 적어도 둘 이상의 세라믹 그린 시트(110); 상기 세라믹 그린 시트(110)의 배면에 일측면이 적층되어 소결되며, 상기 반도체 칩과의 전기적 연결을 위한 배선 패턴이 표면 또는 내부에 형성되는 기저층(120); 상기 세라믹 그린 시트(110)의 상면에서 리드(160)와의 접합을 위해 금속성 재료가 적어도 1회 이상 스크린 인쇄되어 소정 두께를 가지게 성막되는 인쇄층(130); 및 상기 인쇄층(130)의 표면상에 도금되어 리드(160)와 인쇄층(130)을 확산 접합시키는 도금재(131); 를 포함하는 것을 특징으로 한다.
바람직하게는, 상기 인쇄층(130)은 은(Ag), 텅스텐(W), 몰리브덴(Mo), 구리(Cu) 중 하나를 주재료로 함유한 금속성 재료로 스크린 인쇄되는 것을 특징으로 한다.
더욱 바람직하게는, 상기 인쇄층(130)은 상기 리드(160)를 접합시킬 수 있도록 적어도 50 마이크로미터(㎛) 이상의 두께로 인쇄되는 것을 특징으로 한다.
더욱 바람직하게는, 상기 도금재(131)는 상기 리드(160)와 인쇄층(130)간의 확산 접합을 위해 니켈(Ni)로 단독 도금되거나, 혹은 니켈(Ni) 도금 후 금(Au)으로 이중 도금되는 것을 특징으로 한다.
한편, 본 발명의 다른 측면에 따른 후막 방식의 세라믹 패키지 제조 방법은, 반도체 칩을 실장시키고 보호용 리드(lid)를 덮기 위한 패키지의 제조 방법에 있어서, (a) 재료를 믹싱해서 슬러리(slurry)상태로 만든 후 닥터블레이드로 형상화하여 복수의 세라믹 그린 시트를 형성시키는 단계; (b) 성형된 상기 세라믹 그린 시트들에 펀칭장비를 이용하여 소정의 삽입홈을 각각 형성시켜 상측 세라믹 그린 시트를 성형하는 단계; (c) 상기 상측 세라믹 그린 시트의 상측면에 금속성 재료를 수회에 걸쳐 스크린 인쇄시켜 소정 두께를 가지는 인쇄층을 형성시키는 단계; (d) 상기 상측 세라믹 그린 시트들을 배선패턴이 형성된 기저층에 적층시키고 고온 가열에 의해 동시소결시키는 단계; 및 (e) 상기 상측 세라믹 그린 시트의 인쇄층에 리드와의 확산 접합을 위한 소정 도금재를 도금시키는 단계; 를 포함하는 것을 특징으로 한다.
바람직하게는, 상기 (c) 단계의 인쇄층은 상기 리드를 접합시킬 수 있도록 적어도 50 마이크로미터(㎛) 이상의 두께를 가지게 인쇄되는 것을 특징으로 한다.
더욱 바람직하게는, 상기 (e) 단계의 도금재는 상기 리드와 인쇄층간의 확산 접합을 위해 니켈(Ni)로 단독 도금되거나, 혹은 니켈(Ni) 도금 후 금(Au)으로 이중 도금되는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
이하에서 본 발명은 반도체 칩을 실장시키고 보호용 리드(lid)를 덮기 위한 패키지를 형성시키되, 상부 리드의 접합을 위해 패키지상에 금속성 재료를 수회 인쇄시켜 소정 두께를 갖는 후막을 형성시킴으로써 종래의 패키지에서 프레임 브레이징 과정이 생략되어 재료비의 절감을 이룰 수 있으며 공정의 간소화로 생산성을 향상시킴은 물론 프레임의 위치 이탈로 인한 불량요소를 원천적으로 방지할 수 있게 되는 후막 방식의 세라믹 패키지 및 그 제조 방법을 바람직한 실시예로 설명할 것이나, 본 발명의 기술적 사상은 이에 한정하거나 제한되지 않고 당업자에 의해 변형되어 다양하게 실시될 수 있음은 물론이다.
도 2는 본 발명에 따른 후막 방식의 세라믹 패키지의 시트 구성을 나타내는 분해 사시도이고, 도 3은 본 발명에 따른 후막 방식의 세라믹 패키지의 시트 후막 형성 상태를 나타내는 단면도이고, 도 4는 본 발명에 따른 후막 방식의 세라믹 패키지의 완성상태를 나타내는 단면도이고, 도 5는 본 발명의 실시예에 따른 후막 방식의 세라믹 패키지의 제조 방법을 나타내는 흐름도이다.
도 2 내지 도 4를 참조하여 본 발명의 실시예에 따른 후막 방식의 세라믹 패키지에 대해 좀더 상세하게 설명하면,
우선, 도 2를 참조하면, 후막 방식의 세라믹 패키지를 형성하기 위한 시트 구성은 종래의 방식과 마찬가지로 소정의 삽입홈이 각각 형성된 2장의 상측 세라믹 그린 시트(110)를 내부회로를 갖는 기판인 기저층(120)상에 적당한 가압과 적절한 온도에서 적층시키게 되면 해당 패키지는 상측면으로 반도체 칩이 실장될 수 있는 소정의 캐비티(40)를 가질 수 있게 된다.
이때, 이러한 상기 상측 세라믹 그린 시트(110)의 상측면에는 해당 캐비티(40)를 보호할 수 있도록 하는 리드(160)를 접합시키기 위해, 도 3에 도시된 바와 같이 금속성 재료(metal paste)를 수회에 걸쳐 해당 세라믹 그린 시트(110)의 상면으로 인쇄시킴으로써 소정 두께를 가지게 성막된 인쇄층(130)을 형성시키게 된다.
상기 인쇄층(130)은 여러 차례에 걸쳐 금속성 재료를 스크린 인쇄시킴으로써 소정 두께 이상의 두께를 가질 수 있게 되는데, 이러한 금속성 재료는 은(Ag)이나 텅스텐(W), 몰리브덴(Mo), 구리(Cu) 등이 사용될 수 있으나, 본 발명이 이에 제한되는 것은 아니며, 상기 은(Ag)이나 텅스텐(W), 몰리브덴(Mo), 구리(Cu) 등을 주재료로 함유한 금속성 재료로도 가능하게 된다.
이러한 상기 인쇄층(130)은 상기 리드(160)를 접합시킬 수 있도록 적어도 50 마이크로미터(㎛) 이상의 두께를 가지도록 소정 횟수 이상 인쇄되는 것이 바람직하다.
이와 같이 후막 방식으로 인쇄층(130)이 인쇄되어 성막된 해당 패키지는 각 층간 부착을 위하여 대판(150) 상에 놓인 채 고온의 가열에 의하여 금속과 세라믹이 동시에 소결되는 동시소결 과정을 거치게 된다.
한편, 이러한 고온의 가열에 의한 동시소결 과정을 거쳐 형성된 패키지의 상기 인쇄층(130)에는 도 4에 도시된 바와 같이 차후 리드(160)의 접합시 실링 및 리드의 소재를 녹이지 않고 적은 열 투입으로 리드(160)를 확산 접합시키기 위해 니켈(Ni)을 도금재(131)로서 도금시킨다.
이때, 상기 인쇄층(130) 상에 도금되는 도금재(131)는 상술한 바와 같은 니 켈 뿐만 아니라 니켈 도금 후 금(Au)을 도금시킴으로써 보다 우수한 확산 접합이 가능하도록 할 수 있다.
이와 같이 도금재(131)로 도금된 상기 인쇄층(130)과 리드(160)와의 접합은 상기 인쇄층(130)에 정확하게 리드(160)를 얹고 평행하게 늘어놓은 한쌍의 테이퍼 롤러 전극을 리드의 왯지에 적당한 가압으로 접촉시켜, 롤러 전극을 펄세이션 통전하면서 회전주행함으로써 전극과 리드(160) 사이 및 리드(160)와 인쇄층(130) 사이의 접촉 저항에 의한 발열에 의해 미리 도포되어 있는 상기 도금재(131)의 확산 접합으로 해당 리드(160)와 패키지간의 접합이 이루어질 수 있게 된다.
한편, 이와 같은 구성을 갖는 후막 방식의 세라믹 패키지의 제조 방법을 도 5를 참조하여 상세하게 설명하면,
우선, 원료의 배합 및 세라믹 그린 시트 성형 공정으로서, 재료를 믹싱해서 슬러리(slurry) 상태로 만든 후 닥터블레이드로 형상화하여 복수의 세라믹 그린 시트들을 형성시킨다(S10).
다음으로, 펀칭 및 프린팅 공정으로서, 성형된 상기 세라믹 그린 시트에 펀칭장비를 이용하여 소정의 삽입홈을 형성시키되, 펀칭시 두 장의 세라믹 그린 시트 중 상측 시트에 비해 하측 시트가 작은 삽입홈을 가지도록 펀칭시키고 기저층(120)에 대하여는 예컨데, 전도성 금속 패턴을 이용한 배선 패턴(wiring pattern)을 표면 및/또는 내부에 형성시키게 된다(S20).
다음으로, 후막 인쇄 공정으로서, 상기 상측 세라믹 그린 시트(110)의 상측면에 금속성 재료, 예컨데 은(Ag)이나 텅스텐(W), 몰리브덴(Mo), 구리(Cu) 등을 주 재료로 함유한 금속성 재료를 수회에 걸쳐 스크린 인쇄시켜 적어도 50 마이크로미터(㎛) 이상의 두께를 가지는 인쇄층(130)을 형성시킨다(S30).
다음으로, 적층 및 동시소결 공정으로서, 내부회로를 갖는 기판인 기저층(120) 상에 소정의 삽입홈이 각각 형성된 두 장의 상측 세라믹 그린 시트(110)를 적당한 가압과 적절한 온도에서 적층시키되, 각 층간의 부착을 위하여 대판(50) 상에서 해당 기저층(120)이 대판(50)과 면하도록 하고 그 위로 두 장의 상측 세라믹 그린 시트(110)를 적층시킨 상태로 고온의 가열에 의하여 해당 패키지를 동시소결시킴으로써 상기 상측 세라믹 그린 시트(110)의 삽입홈 사이에 반도체 칩을 실장시킬 수 있는 캐비티(140)가 형성되도록 한다(S40).
다음으로, 리드 접합을 위한 도금 공정으로서, 고온의 가열에 의한 동시소결 과정을 거쳐 형성된 패키지의 상기 인쇄층(130)에 리드(160)와의 확산 접합을 위한 니켈(Ni)을 도금재(131)로서 도금시킨다(S50).
이때, 본 발명은 상기 도금 공정에서 상술한 바와 같이 니켈을 도금재(131)로서 인쇄층(130)에 도금시키는 방식에 제한되지 않고, 상기 인쇄층(130) 상에 니켈을 도금한 후 금(Au)을 도금시킴으로써 보다 우수한 확산 접합이 가능하도록 할 수 있다.
이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 한정되는 것은 아니다.
이상에서 살펴본 바와 같이, 본 발명에 나타난 후막 방식의 세라믹 패키지 및 그 제조 방법은 반도체 칩을 실장시키고 보호용 리드를 덮기 위한 패키지를 형성시키되, 상부 리드의 접합을 위해 패키지상에 금속성 재료를 수회 인쇄시켜 소정 두께를 갖는 후막을 형성시킴으로써 종래의 패키지에서 프레임 브레이징 과정이 생략되어 고가의 프레임을 사용할 필요가 없고 카본 지그(Carbon Jig)를 사용할 필요가 없어 생산원가를 절감시킬 수 있으며, 프레임 브레이징으로 인한 복잡한 제조공정을 단순화할 수 있어 생산성을 향상시킬 수 있게 되는 효과가 있다.
또한, 리드 접합을 위한 프레임이 생략되고 메탈 패턴이 두껍게 인쇄되므로 종래 기술의 패키지에서 발생하는 프레임의 위치 이탈로 인한 패키지 불량을 원천적으로 방지할 수 있게 되는 효과도 있다.

Claims (7)

  1. 반도체 칩을 실장시키고 보호용 리드(lid)를 덮기 위한 패키지에 있어서,
    소정 삽입홈이 형성되어 반도체 칩의 실장을 위한 소정 캐비티(140)를 형성하는 적어도 둘 이상의 세라믹 그린 시트(110);
    상기 세라믹 그린 시트(110)의 배면에 일측면이 적층되어 소결되며, 상기 반도체 칩과의 전기적 연결을 위한 배선 패턴이 표면 또는 내부에 형성되는 기저층(120);
    상기 세라믹 그린 시트(110)의 상면에서 리드(160)와의 접합을 위해, 은(Ag), 텅스텐(W), 몰리브덴(Mo), 구리(Cu) 중 하나를 주재료로 함유한 금속성 재료가 적어도 1회 이상 스크린 인쇄(screen printing)되어 소정 두께를 가지게 성막되는 인쇄층(130); 및
    상기 인쇄층(130)의 표면상에 도금되어 리드(160)와 인쇄층(130)을 확산 접합시키는 도금재(131); 를 포함하는 것을 특징으로 하는 후막 방식의 세라믹 패키지.
  2. 삭제
  3. 제 1항에 있어서,
    상기 인쇄층(130)은 상기 리드(160)를 접합시킬 수 있도록 적어도 50 마이크로미터(㎛) 이상의 두께로 인쇄되는 것을 특징으로 하는 후막 방식의 세라믹 패키지.
  4. 제 1항에 있어서,
    상기 도금재(131)는 상기 리드(160)와 인쇄층(130)간의 확산 접합을 위해 니켈(Ni)과 금(Au) 중 적어도 하나에 의해 도금되는 것을 특징으로 하는 후막 방식의 세라믹 패키지.
  5. 반도체 칩을 실장시키고 보호용 리드(lid)를 덮기 위한 패키지의 제조 방법에 있어서,
    (a) 재료를 믹싱해서 슬러리(slurry)상태로 만든 후 닥터블레이드로 형상화하여 복수의 세라믹 그린 시트를 형성시키는 단계;
    (b) 성형된 상기 세라믹 그린 시트들에 펀칭장비를 이용하여 소정의 삽입홈을 각각 형성시켜 상측 세라믹 그린 시트를 성형하는 단계;
    (c) 상기 상측 세라믹 그린 시트의 상측면에, 은(Ag), 텅스텐(W), 몰리브덴(Mo), 구리(Cu) 중 하나를 주재료로 함유한 금속성 재료를 수회에 걸쳐 스크린 인쇄(screen printing)시켜 소정 두께를 가지는 인쇄층을 형성시키는 단계;
    (d) 상기 상측 세라믹 그린 시트들을 배선패턴이 형성된 기저층에 적층시키고 고온 가열에 의해 동시소결시키는 단계; 및
    (e) 상기 상측 세라믹 그린 시트의 인쇄층에 리드와의 확산 접합을 위한 소정 도금재를 도금시키는 단계; 를 포함하는 것을 특징으로 하는 후막 방식의 세라믹 패키지 제조 방법.
  6. 제 5항에 있어서,
    상기 (c) 단계의 인쇄층은 상기 리드를 접합시킬 수 있도록 적어도 50 마이크로미터(㎛) 이상의 두께를 가지게 인쇄되는 것을 특징으로 하는 후막 방식의 세라믹 패키지 제조 방법.
  7. 제 5항에 있어서,
    상기 (e) 단계의 도금재는 상기 리드와 인쇄층간의 확산 접합을 위해 니켈(Ni)과 금(Au) 중 적어도 하나에 의해 도금되는 것을 특징으로 하는 후막 방식의 세라믹 패키지 제조 방법.
KR1020040039617A 2004-06-01 2004-06-01 후막 방식의 세라믹 패키지 및 그 제조 방법 KR100626332B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040039617A KR100626332B1 (ko) 2004-06-01 2004-06-01 후막 방식의 세라믹 패키지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040039617A KR100626332B1 (ko) 2004-06-01 2004-06-01 후막 방식의 세라믹 패키지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20050114404A KR20050114404A (ko) 2005-12-06
KR100626332B1 true KR100626332B1 (ko) 2006-09-20

Family

ID=37288692

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040039617A KR100626332B1 (ko) 2004-06-01 2004-06-01 후막 방식의 세라믹 패키지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100626332B1 (ko)

Also Published As

Publication number Publication date
KR20050114404A (ko) 2005-12-06

Similar Documents

Publication Publication Date Title
US5897724A (en) Method of producing a hybrid integrated circuit
CN106688091A (zh) 布线基板、电子装置以及电子模块
JP5141566B2 (ja) 絶縁回路基板の製造方法及び絶縁回路基板並びにパワーモジュール用基板
KR100626332B1 (ko) 후막 방식의 세라믹 패키지 및 그 제조 방법
JP3544283B2 (ja) 電子部品用パッケージ
JP3330104B2 (ja) 多数個取りセラミック配線基板の製造方法
JP2003168849A (ja) 多数個取り配線基板
JP3447043B2 (ja) 電子部品用パッケージ
JP7445489B2 (ja) 多数個取り配線基板およびその製造方法、並びに配線基板の製造方法
JP4115377B2 (ja) 配線基板の製造方法
JP5409066B2 (ja) 電子部品収納用パッケージ
JP3700900B2 (ja) 半導体パッケージの製造方法
JP4423181B2 (ja) 複数個取り配線基板
JP2728583B2 (ja) 半導体素子収納用パッケージの製造方法
JPH11289037A (ja) 放熱用金属板およびそれを用いた電子部品用パッケージ
JPH10139560A (ja) セラミック基板
JP3787232B2 (ja) 半導体パッケージの製造方法
JP2002016161A (ja) パッケ−ジ部品とその製造方法、及び該パッケ−ジ部品を用いたパッケ−ジの封止方法。
JPH10139559A (ja) ガラスセラミック基板及びその製造方法
JP2812806B2 (ja) テストパット付集積回路用パッケージ
JP2000114441A (ja) 多層金属板およびその製造方法
KR950000517B1 (ko) 세라믹 팩키지의 제조방법
JP3512618B2 (ja) 配線基板の製造方法
JPH0997861A (ja) 多層窒化アルミニウム回路基板
JP3640238B2 (ja) 放熱用金属板およびそれを用いた電子部品用パッケージ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120913

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130913

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee