JP4926789B2 - 発光素子実装用多層配線基板とその製造方法 - Google Patents

発光素子実装用多層配線基板とその製造方法 Download PDF

Info

Publication number
JP4926789B2
JP4926789B2 JP2007095808A JP2007095808A JP4926789B2 JP 4926789 B2 JP4926789 B2 JP 4926789B2 JP 2007095808 A JP2007095808 A JP 2007095808A JP 2007095808 A JP2007095808 A JP 2007095808A JP 4926789 B2 JP4926789 B2 JP 4926789B2
Authority
JP
Japan
Prior art keywords
light emitting
emitting element
mounting
insulating layer
multilayer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007095808A
Other languages
English (en)
Other versions
JP2008258214A (ja
Inventor
将志 手塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal SMI Electronics Device Inc
Original Assignee
Sumitomo Metal SMI Electronics Device Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal SMI Electronics Device Inc filed Critical Sumitomo Metal SMI Electronics Device Inc
Priority to JP2007095808A priority Critical patent/JP4926789B2/ja
Publication of JP2008258214A publication Critical patent/JP2008258214A/ja
Application granted granted Critical
Publication of JP4926789B2 publication Critical patent/JP4926789B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、発光素子が実装される多層配線基板とその製造方法に関し、特に発光素子の実装部の平坦性が良好であって、内層及び表層に微細な導体配線パターンを形成することが可能な発光素子実装用多層配線基板とその製造方法に関する。
発光ダイオード(LED:Light Emitting Diode)などの発光素子は、例えば、セラミックなどからなるパッケージ(以下、発光素子収納用パッケージという。)の内部に収納された状態で各種基板に実装される。近年、これらの基板が組み込まれる装置は小型化する傾向にあり、発光素子収納用パッケージに対しても小型化及び薄型化の要求が高まっている。また、発光素子を実装した基板を組み込んだ装置は、ますます高性能化する傾向にあり、それに伴って、発光素子からの発熱による発光効率の低下を抑えるための放熱性や耐光性の要求が高まっている。さらには、発光素子を実装した基板を組み込んだ上記装置には、一般照明等としての用途もあり、安価なものが求められている。そこで、これらの要求を満たすパッケージを実現するために、様々な研究や開発が行われており、それに関して幾つかの発明や考案が既に開示されている。
例えば、特許文献1には、「半導体発光装置」という名称で、基板に対して半導体発光素子をフリップチップ実装することによって全体の薄型化を可能とする半導体発光装置に関する発明が開示されている。
特許文献1に開示された発明は、セラミック製の基板上に形成された2つの電極に対してマイクロバンプを介して発光素子のn側電極及びp側電極をそれぞれ接合したことを特徴とするものである。
このような構造によれば、ボンディングワイヤを必要とするパッケージに比べて、発光素子実装後の高さを低くしてパッケージ全体の小型化及び薄型化を図ることができる。
特開2004−266124号公報
しかしながら、上述の従来技術である特許文献1に開示された発明においては、発光素子を実装する電極部が高価な金属等と高価な設備や装置を用いた薄膜法や蒸着法で形成されるので、パッケージが高価なものになるとともに、発光素子からの発熱を電極部から放熱させるには限界があった。また、発光素子を実装する電極部の平坦性が良好でないことから、例えば、複数のパッケージをまとめて製造することを目的として1枚の配線基板に複数の電極を形成するような場合には、各発光素子の発光方向が一致せず、製品の品質が安定しないという課題があった。さらに、1枚の基板に発光素子が実装される、いわゆるシートアレイタイプのパッケージを製造する場合には、発光素子を実装する電極部の平坦性の確保が容易でないことから、同一パッケージ内に収納される発光素子の発光方向がふぞろいとなり、その結果、発光効率が低下するという課題があった。なお、発光素子を実装する個数の多少によらず、発光素子を実装する電極部に凹凸があるなどして平坦性が確保できない場合には、発光素子が所望の姿勢で電極部に接合されるように、発光素子と電極部との間に介在するAuバンプ等からなる接合材を厚く形成して電極部の凹凸を吸収する必要がある。しかし、この場合、多くの接合材が必要となるため、材料コストがアップする。また、接合材が厚くなると、発光素子と電極部との間の熱伝導性が悪化するため、発光素子からの発熱を速やかに電極部へ逃がすことが困難となる。これにより、発光素子の発光効率が低下する。
本発明はかかる従来の事情に対処してなされたものであり、発光素子が実装される多層配線基板であって、発光素子を実装する電極部の平坦性が良好であり、かつ、表層及び内層に微細な導体配線パターンを形成することが可能で、放熱性に優れる安価な発光素子実装用多層配線基板とその製造方法を提供することを目的とする。
上記目的を達成するため、請求項1記載の発明である発光素子実装用多層配線基板は、発光素子を表面に実装する多層配線基板がセラミックを主成分とする複数の絶縁層と、銅を主成分として絶縁層の最外表面に形成される発光素子実装用電極と、タングステン又はモリブデンを主成分として複数の絶縁層の間に形成される導体層と、絶縁層に穿設される貫通孔にタングステン又はモリブデンが充填されて発光素子実装用電極と導体層又は導体層同士を電気的に接続するビアと、このビアが前記絶縁層の表面に露出する部分に施されるニッケルメッキを備え、このニッケルメッキ発光素子実装用電極との接触面積は発光素子実装用電極が絶縁層に接触する面積よりも狭いことを特徴とするものである。
このような構成の発光素子実装用多層配線基板においては、熱伝導率の大きい材料である銅によって形成される発光素子実装用電極が放熱性を高めるように作用する。また、セラミック製の絶縁層は、合成樹脂製の場合に比べて耐光性及び放熱性に優れるという作用を有する。さらに、発光素子実装用電極が絶縁層に接触する面積よりもニッケルメッキ発光素子実装用電極との接触面積の方が狭いため、発光素子実装用電極の絶縁層に対する接合強度が低下するおそれがない。
また、請求項2に記載の発明は、請求項1記載の発光素子実装用多層配線基板において、発光素子実装用電極は絶縁層の外表面に銅ペーストを印刷・焼成した後、フォトリソ法によりパターンが形成されたものであることを特徴とするものである。
上記構成の発光素子実装用多層配線基板においては、表面研磨によって発光素子実装用電極の平坦性が容易に確保されるという作用を有する。そして、従来の高価な金属等と高価な設備や装置を用いた薄膜法や蒸着法によって発光素子実装用電極を形成する場合に比べて、発光素子実装用配線基板が安価なものとなる。また、発光素子実装用電極の平坦性が確保されると、接合材を厚く形成する必要がなくなるため、材料コストが削減されるとともに、発光素子と発光素子実装用電極との間の熱伝導性の低下が防止される。
請求項3に記載の発明は、請求項1又は請求項2に記載の発光素子実装用多層配線基板において、絶縁層は外表面が研磨されて平滑化されたものであることを特徴とするものである。
上記構成の発光素子実装用多層配線基板においては、請求項2記載の発明よりもさらに電極の平坦性が容易に確保される。これにより、放熱性の維持及び製造コストの削減等の請求項2記載の発明の作用がより一層発揮される。
請求項4に記載の発明である発光素子実装用多層配線基板の製造方法は、貫通孔を有する複数枚のセラミックグリーンシートのそれぞれにタングステン又はモリブデンを主成分とする導体ペーストを印刷するとともに貫通孔に導体ペーストを充填する工程と、セラミックグリーンシートを積層して積層体を形成する工程と、この積層体を還元性雰囲気中で焼成してセラミックからなる絶縁層、タングステン又はモリブデンからなる導体層及び貫通孔内に充填されたタングステン又はモリブデンからなるビアを有する積層セラミック基板を形成する工程と、積層セラミック基板の表面に露出するビアの上部にニッケルメッキを施す工程と、絶縁層の最外表面にニッケルメッキを覆って銅ペーストを印刷する工程と、この銅ペーストを焼成して導体層を形成する工程と、導体層にレジスト膜を形成するとともに、その一部を覆って露光し、所定のパターンに現像する工程と、導体層をエッチングする工程と、レジスト膜を除去して発光素子実装用電極を形成する工程とを備え、ニッケルメッキ発光素子実装用電極との接触面積は銅ペーストが絶縁層に印刷される面積よりも狭いことを特徴とするものである。
このような発光素子実装用多層配線基板の製造方法によれば、ニッケルメッキ発光素子実装用電極との接触面積が絶縁層に印刷される銅ペーストの面積よりも狭いため、絶縁層に対する発光素子実装用電極の接合強度が低下するおそれがない。また、高放熱、耐光性、微細配線、平坦性を有する発光素子実装用多層配線基板の製造方法が提供される。
請求項5に記載の発明は、請求項4記載の発光素子実装用多層配線基板の製造方法において、銅ペーストを印刷する工程の前に、絶縁層の最外表面を研磨して平滑化する工程を備えることを特徴とするものである。
このような発光素子実装用多層配線基板の製造方法によれば、絶縁層の最外表面に銅ペーストの印刷・焼成によって形成される発光素子実装用電極の平坦性が容易に確保される。
本発明の請求項1に記載の発光素子実装用多層配線基板によれば、発光素子を実装して照明装置を製造する場合、装置の小型化を図ることができるとともに、温度上昇に起因する故障や発光効率の低下を防ぐことができる。また、発光素子実装用電極を剥がれ難くして高品質の照明装置とすることが可能である。
また、本発明の請求項2に記載の発光素子実装用多層配線基板では、発光素子実装用電極に対して発光素子を所望の姿勢で正確に接合することが可能である。従って、照明装置を製造する場合、発光効率のバラツキを低減して品質を向上させることができる。また、発光素子実装用電極の製造コストや接合材の材料コストを削減するとともに、発光素子からの発熱を発光素子実装用電極から効率よく逃がすことができる。
本発明の請求項3に記載の発光素子実装用多層配線基板においては、請求項2記載の発明による効果がさらに容易に、かつ、確実に発揮される。
本発明の請求項4に記載の発光素子実装用多層配線基板の製造方法によれば、発光素子を実装して照明装置を製造する場合、絶縁層からの発光素子実装用電極の剥離を防いで製品の品質を安定させることが可能である。また、高放熱、耐光性、微細配線、平坦性に優れた発光素子実装用多層配線基板を製造することが可能である。
本発明の請求項5に記載の発光素子実装用多層配線基板の製造方法によれば、発光素子実装用電極に対して発光素子を所望の姿勢で正確に実装することができる。従って、発光効率の製造バラツキが少ない高品質の照明装置を量産することが可能である。
以下に、本発明の最良の実施の形態に係る発光素子実装用多層配線基板とその製造方法の実施例について説明する。
本実施例の発光素子実装用多層配線基板の構造について図1及び図2を用いて説明する。
図1は本実施例の発光素子収納用パッケージの構成を説明するための断面模式図である。また、図2(a)及び(b)はそれぞれ本発明の実施の形態に係る発光素子実装用多層配線基板の平面図及び正面図である。
図1に示すように、発光素子収納用パッケージ13は、積層セラミック基板2の両面に発光素子実装用電極4a,4bと端子部5a,5bが形成された発光素子実装用多層配線基板1の上面に発光素子9を気密に封止する反射リング14が接合され、その上部を覆うように集光レンズ(図示せず)が取り付けられた構造となっている。そして、積層セラミック基板2はセラミックを主成分とする絶縁層6と、タングステン又はモリブデンなどの高融点金属を主成分とする導体層7が交互に積層された構造となっている。また、絶縁層6には貫通孔が穿設され、貫通孔の内部にはタングステン又はモリブデンなどの高融点金属が充填されて、いわゆるビア8が形成されている。
また、発光素子実装用電極4a,4bと導体層7の間、各導体層7の間及び導体層7と端子部5a,5bの間は、ビア8によって互いに電気的に接続されている。そして、発光素子9は発光素子実装用電極4a,4bに対して、AuSn、半田、異方性フィルム又は金バンプなどから形成される接続用バンプ10などの接合材を介してフリップチップ実装されている。従って、発光素子9は接続用バンプ10と発光素子実装用電極4a,4bとビア8と導体層7を介して端子部5a,5bに対して電気的に接続されている。
なお、積層セラミック基板2の表面にビア8が露出する部分にはニッケルメッキ(図示せず)が施されている。すなわち、ビア8の内部に充填されたタングステン又はモリブデンなどの高融点金属と発光素子実装用電極4a,4bの間には、ニッケルメッキが介在している。一般に、ニッケルに対する銅の接合力は弱いため、発光素子実装用電極4a,4bと上記ニッケルメッキとの間の接合強度を確保することは容易でない。しかしながら、後述するように銅はセラミックに対して強固に接合される。そして、本実施例の場合、発光素子実装用電極4a,4bは0.4mm×0.7mmの矩形状であり、ビア8を形成する貫通孔は断面が直径0.1mmの円形である。すなわち、発光素子実装用電極4a,4bが上記ニッケルメッキと接触する面積は上記貫通孔の断面積と略等しいため、セラミックを主成分とする絶縁層6と接触する面積に比べて狭い。従って、積層セラミック基板2に対する発光素子実装用電極4a,4bの接合強度は低下し難い。なお、ビア8を形成する貫通孔の端縁からニッケルメッキがはみ出して形成されている場合でも、一般に、ビア8の上部を形成するニッケルメッキが発光素子実装用電極4a,4bに接触する面積は上記のようにビア8を形成する貫通孔の断面積と略等しいものと考えることができる。
加えて、発光素子実装用電極4a,4bは、積層セラミック基板2の表面にビア8の上部を形成するニッケルメッキが露出する部分の外側を全周に亘って取り囲むように構成し、発光素子実装用電極4a,4bを上記ニッケルメッキが露出した部分を越えて、接合強度の強い絶縁層6に対して切れ目なく接合したので、ニッケルメッキと発光素子実装用電極4a,4bとの接合強度が弱くとも、発光素子実装用電極4a,4bは絶縁層6から剥がれ難くなっている。
上述の発光素子収納用パッケージ13は、生産性を高めるため、通常、複数の発光素子9が実装された発光素子実装用多層配線基板1を個片分割することにより製造される。この場合、図2(a)及び(b)に示すように、発光素子実装用多層配線基板1は矩形状の積層セラミック基板2の両面に銅ペーストの印刷・焼成によって発光素子実装用電極4a,4b及び端子部5a,5bが形成された構造となる。なお、図2(a)には発光素子実装用電極4a,4bのみが示され、端子部5a,5bは示されていないが、端子部5a,5bは発光素子実装用電極4a,4bが形成された面と反対側の面に縦横に複数列ずつ区切られて配列されている。また、端子部5a,5bは、銅ペーストの代わりに、タングステンやモリブデンなどの高融点金属の導体ペーストを印刷及び焼成して形成されたものであっても良い。
このような構造の発光素子実装用多層配線基板1においては、熱伝導率の大きい材料である銅を主成分とする発光素子実装用電極4a,4bによって放熱性が高められるという作用を有する。また、発光素子実装用多層配線基板1はセラミックを主成分とするため、合成樹脂製の基板に比べて耐光性及び放熱性に優れる上、多層構造であることから内層配線が可能であり、配線設計をする際の自由度が高い。さらに、発光素子実装用電極4a,4bは銅ペーストの印刷・焼成によって形成されることから、高価な金属等と高価な設備や装置を用いた薄膜法や蒸着法などの従来の方法に比べて、発光素子実装用配線基板1が安価に形成される。そして、発光素子実装用電極4a,4bの平坦性が表面研磨によって容易に確保されるため、接合材を厚く形成する必要がない。従って、材料コストが削減されるとともに、発光素子9と発光素子実装用電極4a,4bとの間の熱伝導性の低下が防止される。また、本実施例の発光素子実装用多層配線基板1を用いることにより、複数の発光素子9を内部に備えた照明装置が容易に製造される。さらに、発光素子実装用多層配線基板1に実装された複数の発光素子9に対して個々に反射リングを設置し、それぞれを個片に分割することによれば、内部に1つの発光素子9を備えた照明装置が一度に多数製造される。
以上説明したように、本実施例の発光素子実装用多層配線基板1においては、発光素子9をフリップチップ実装して照明装置を実装する場合、装置の小型化を図ることが可能である。また、発光素子9からの発熱を発光素子実装用電極4a,4bから効率よく逃がすことができる。従って、温度上昇に伴う発光素子9の故障や発光効率の低下を防止することが可能である。さらに、発光素子実装用電極4a,4bに対して発光素子9を所望の姿勢で正確に接合することができる。これにより、製造された照明装置は発光効率のバラツキが少ないものとなる。そして、発光素子実装用電極4a,4bを積層セラミック基板2に対して十分な強度で接合して品質の高い照明装置を製造することが可能である。また、発光素子実装用電極4a,4bを安価に形成することができるとともに、接続用バンプ10等の接合材について材料コストの削減を図ることができる。
次に、本実施例の発光素子実装用多層配線基板の製造方法について図4を適宜参照しながら図3を用いて説明する。
図3は本発明の実施の形態に係る発光素子実装用多層配線基板の製造手順を示す工程図であり、図4(a)乃至(e)は本実施例の製造方法を説明するための発光素子実装用多層配線基板の縦断面を示す模式図である。なお、図1に示した構成要素については同一の符号を付してその説明を省略する。
ステップS10では積層セラミック基板2を成形する。まず、アルミナ(Al)の粉末に焼結助剤としてシリカ(SiO)、カルシア(CaO)、マグネシア(MgO)などの粉末を添加・調整した原料粉末にポリビニルブチラール(PVB)等の有機バインダとエタノール(COH)等の分散剤とジオクチフタレート等の可塑剤を加えた後、ボールミル等を用いて混合してスラリー化する。次に、このスラリーをドクターブレード法等によってシート状に成形(以下、グリーンシートという。)した後、所定の箇所に打ち抜き金型やNCパンチングマシーン等を用いて位置決め孔やビア8用の貫通孔を穿設する。なお、貫通孔の断面積は後述のステップS12において絶縁層6の上面に印刷される銅ペーストの面積よりも狭いものとする。さらに、スクリーン印刷によってタングステン等の高融点金属粉末の導体性ペーストをこの貫通孔の内部に充填するとともに、グリーンシートの表面に導体層7を形成する。そして、導体層7が形成された複数枚のグリーンシートを重ね合わせるとともに、加熱及び加圧を行って一体化する。また、必要に応じて、カッター刃、金型等の方法によりグリーンシートの表裏に格子状のブレーク溝を加工する。次に、グリーンシートの積層体を高温焼成炉内に入れて、窒素及び水素の還元性雰囲気中で加熱して有機バインダや分散剤を除去した後、焼結させる。このとき、導体層7は絶縁層6の上面や内層に焼き付けられる。これにより、図4(a)に示すような積層セラミック基板2が形成される。
ステップS11では、積層セラミック基板2の表面を砥粒研磨によって平滑化する。その後、積層セラミック基板2の表面に露出するビア8に充填されたタングステン又はモリブデン等の高融点金属粉末の導体性ペーストの上部にニッケルメッキを施す。
さらに、ステップS12では図4(b)に示すように、積層セラミック基板2の表面に銅ペースト11の印刷・焼成を行って、導体層3a,3bを形成する。まず、積層セラミック基板2の表面にステンレスメッシュを用いたベタ印刷によって銅ペースト11を10〜30μmの厚さで一回乃至複数回塗布する。そして、積層セラミック基板2を100℃程度で加熱して、銅ペースト11の塗布面を乾燥させる。次に、銅ペースト11を塗布した積層セラミック基板9を窒素又はアルゴンの雰囲気中、900℃の温度条件で加熱する。これにより、銅ペースト11の表面にCu−O共晶液相が生成され、積層セラミック基板2に対する接合強度が高まる。
ステップS13はバフ研磨工程である。すなわち、ステップS12において積層セラミック基板2の表面に形成された導体層3a,3bの表面をバフ研磨によって平滑化する。この研磨処理によりポアやピンホール等が無くなり、導体層3a,3bの表層部は緻密化される。
さらに、ステップS14及びステップS15で導体層3a,3bに導体配線パターンを形成する。まず、ステップS14において導体層3a,3bにレジスト膜12をスピンコート法によって塗布する。そして、フォトリソ手法を用いて、このレジスト膜12にフォトマスク(図示せず)を接触させて露光し、図4(c)に示すような所定のパターンに現像する。なお、レジスト膜12の塗布に際しては、スピンコート法に限らず、ロールコート法なども用いることができる。また、レジスト膜12への露光もコンタクト方式以外に、例えば、プロキシミティ方式などを採用しても良い。次に、ステップS15において導体層3a,3bに対してエッチングを行う。具体的には、塩化第2鉄あるいは塩化第2銅等を主成分とするエッチング液を用いて導体層3a,3bをエッチングする。これにより、図4(d)に示すように、レジスト膜12が形成されていない部分の導体層3a,3bが除去される。さらに、導体層3a,3b上のレジスト膜12を剥離液によって除去する。その結果、図4(e)に示すように、導体層3a,3bは所定の導体配線パターンが形成されて、それぞれ発光素子実装用電極4a,4b及び端子部5a,5bとなる。
このような製造方法においては、積層セラミック基板2の材質がアルミナであるため、ビア8用の貫通孔を穿設する際にレーザー加工等の高価なプロセスを必要としない。また、銅ペースト11を印刷する前に積層セラミック基板2の表面を研磨することにより、銅ペースト11の印刷・焼成によって形成される発光素子実装用電極4a,4bについて平坦性が容易に確保される。さらに、銅ペースト11は所定の条件下で加熱されて表面にCu−O共晶液相が生成されるため、積層セラミック基板2に対して強固に接合される。そして、ビア8に充填された高融点金属の上部に形成されたニッケルメッキと発光素子実装用電極4a,4bとの接触面積は絶縁層6の上面に印刷される銅ペースト11の面積よりも狭いため、焼成された銅ペースト11の積層セラミック基板2に対する接合強度が低下し難い。加えて、上記ニッケルメッキに対する銅ペースト11の接合強度が弱くとも、発光素子実装用電極4a,4bは、積層セラミック基板2の表面に上記ニッケルメッキが露出した部分の外側を全周に亘って取り囲むように構成し、発光素子実装用電極4a,4bを上記ニッケルメッキが露出した部分を越えて、接合強度の強い積層セラミック基板2に対して切れ目なく接合したので、上記ニッケルメッキの露出部分の周囲において銅ペースト11が積層セラミック基板2に対して強固に接合され、銅ペースト11から最終的に形成される発光素子実装用電極4a,4bは積層セラミック基板2から剥がれ難いものとなる。
以上説明したように、本実施例の製造方法においては、積層セラミック基板2を使用しているため、耐光性に優れ、微細配線が可能な発光素子実装用多層配線基板1を製造することができる。また、平坦性に優れた発光素子実装用電極4a,4bの形成が可能であるため、接合材を薄くして材料コストを削減すると同時に、発光素子9で発生した熱を発光素子実装用電極4a,4bから効率よく逃がすことができる。さらに、発光素子9を発光素子実装用電極4a,4b上に所望の姿勢で正確に実装できるため、発光素子9の発光効率の製造バラツキが少なくなる。また、積層セラミック基板2から発光素子実装用電極4a,4bが剥がれ難いため、製品の品質が安定する。すなわち、本実施例の製造方法によれば、高品質の照明装置を量産することが可能である。
本発明の発光素子実装用多層配線基板1の材質は上記実施例に示すものに限定されるものではない。例えば、高い放熱性が要求される場合には、絶縁層6としてアルミナよりも放熱性に優れた窒化アルミニウム(AlN)を使用しても良い。また、発光素子実装用電極4a,4b及び端子部5a,5bの個数や配置及び導体層の形成パターンについては、図1又は図に示す場合に限定されるものではなく、適宜変更可能である。さらに、導体層3aについて所望の平坦性が確保できる場合には、図のステップS11における積層セラミック基板2の研磨工程を省略しても良い。また、積層セラミック基板2の表面に露出するタングステン又はモリブデン等の高融点金属粉末の導体性ペーストの上部には、ニッケルメッキの代わりに銅メッキを施しても良い。
本発明の請求項1乃至請求項5に記載された発明は、発光素子がフリップチップ実装される電極部の平坦性及び微細で複雑な配線構造が要求される基板に対して適用可能である。
は本実施例の発光素子収納用パッケージの構成を説明するための断面模式図である。 (a)及び(b)はそれぞれ本発明の実施の形態に係る発光素子実装用多層配線基板の平面図及び正面図である。 本発明の実施の形態に係る発光素子実装用多層配線基板の製造手順を示す工程図である。 (a)乃至(e)は本実施例の製造方法を説明するための発光素子実装用多層配線基板の縦断面を示す模式図である。
符号の説明
1…発光素子実装用多層配線基板 2…積層セラミック基板 3a,3b…導体層 4a,4b…発光素子実装用電極 5a,5b…端子部 6…絶縁層 7…導体層 8…ビア 9…発光素子 10…接続用バンプ 11…銅ペースト 12…レジスト膜 13…発光素子収納用パッケージ 14…反射リング

Claims (5)

  1. 発光素子を表面に実装する多層配線基板がセラミックを主成分とする複数の絶縁層と、銅を主成分として前記絶縁層の最外表面に形成される発光素子実装用電極と、タングステン又はモリブデンを主成分として前記複数の絶縁層の間に形成される導体層と、前記絶縁層に穿設される貫通孔に前記タングステン又は前記モリブデンが充填されて前記発光素子実装用電極と前記導体層又は前記導体層同士を電気的に接続するビアと、このビアが前記絶縁層の表面に露出する部分に施されるニッケルメッキを備え、このニッケルメッキと前記発光素子実装用電極との接触面積は前記発光素子実装用電極が前記絶縁層に接触する面積よりも狭いことを特徴とする発光素子実装用多層配線基板。
  2. 前記発光素子実装用電極は前記絶縁層の外表面に銅ペーストを印刷・焼成した後、フォトリソ法によりパターンが形成されたものであることを特徴とする請求項1記載の発光素子実装用多層配線基板。
  3. 前記絶縁層は外表面が研磨されて平滑化されたものであることを特徴とする請求項1又は請求項2に記載の発光素子実装用多層配線基板。
  4. 貫通孔を有する複数枚のセラミックグリーンシートのそれぞれにタングステン又はモリブデンを主成分とする導体ペーストを印刷するとともに前記貫通孔に前記導体ペーストを充填する工程と、前記セラミックグリーンシートを積層して積層体を形成する工程と、この積層体を還元性雰囲気中で焼成してセラミックからなる絶縁層、前記タングステン又は前記モリブデンからなる導体層及び前記貫通孔内に充填された前記タングステン又は前記モリブデンからなるビアを有する積層セラミック基板を形成する工程と、積層セラミック基板の表面に露出する前記ビアの上部にニッケルメッキを施す工程と、前記絶縁層の最外表面に前記ニッケルメッキを覆って銅ペーストを印刷する工程と、この銅ペーストを焼成して導体層を形成する工程と、前記導体層にレジスト膜を形成するとともに、その一部を覆って露光し、所定のパターンに現像する工程と、前記導体層をエッチングする工程と、レジスト膜を除去して発光素子実装用電極を形成する工程とを備え、前記ニッケルメッキと前記発光素子実装用電極との接触面積は前記銅ペーストが前記絶縁層に印刷される面積よりも狭いことを特徴とする発光素子実装用多層配線基板の製造方法。
  5. 前記銅ペーストを印刷する前記工程の前に、前記絶縁層の最外表面を研磨して平滑化する工程を備えることを特徴とする請求項4記載の発光素子実装用多層配線基板の製造方法。
JP2007095808A 2007-03-31 2007-03-31 発光素子実装用多層配線基板とその製造方法 Expired - Fee Related JP4926789B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007095808A JP4926789B2 (ja) 2007-03-31 2007-03-31 発光素子実装用多層配線基板とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007095808A JP4926789B2 (ja) 2007-03-31 2007-03-31 発光素子実装用多層配線基板とその製造方法

Publications (2)

Publication Number Publication Date
JP2008258214A JP2008258214A (ja) 2008-10-23
JP4926789B2 true JP4926789B2 (ja) 2012-05-09

Family

ID=39981523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007095808A Expired - Fee Related JP4926789B2 (ja) 2007-03-31 2007-03-31 発光素子実装用多層配線基板とその製造方法

Country Status (1)

Country Link
JP (1) JP4926789B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11574778B2 (en) 2021-01-05 2023-02-07 Darfon Electronics Corp. Illuminated keyswitch structure and illuminating module thereof

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5255476B2 (ja) * 2009-02-16 2013-08-07 日本特殊陶業株式会社 セラミック配線基板の製造方法
JP2011114318A (ja) * 2009-11-30 2011-06-09 Kyocera Kinseki Corp 素子搭載部材ウエハの製造方法及び素子搭載部材の製造方法
JP2018120999A (ja) * 2017-01-27 2018-08-02 日本特殊陶業株式会社 配線基板
DE102017212030A1 (de) 2017-07-13 2019-01-17 Tridonic Jennersdorf Gmbh LED/LD-Beleuchtungsvorrichtung mit neuartiger Remote-Leuchtstoff-Konfiguration und Verfahren zur Herstellung einer solchen
US10727009B2 (en) * 2018-05-31 2020-07-28 Darfon Electronics Corp. Light source board, manufacturing method thereof, and luminous keyboard using the same
TWI685009B (zh) * 2018-05-31 2020-02-11 達方電子股份有限公司 光源燈板、其製作方法、及應用其之發光鍵盤
US11392007B2 (en) 2019-06-17 2022-07-19 PlayNitride Display Co., Ltd. Display apparatus with a micro lite-emmitting diode panel overlapped with a reflective display panel
TWI715258B (zh) * 2019-06-17 2021-01-01 錼創顯示科技股份有限公司 顯示裝置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204645A (ja) * 1993-01-06 1994-07-22 Sumitomo Metal Ind Ltd セラミックス回路基板の製造方法
JPH08250859A (ja) * 1995-03-09 1996-09-27 Sumitomo Kinzoku Electro Device:Kk セラミック多層配線基板およびその製造方法
JP2001257473A (ja) * 2000-03-09 2001-09-21 Murata Mfg Co Ltd 多層セラミック基板およびその製造方法
DE10259945A1 (de) * 2002-12-20 2004-07-01 Tews, Walter, Dipl.-Chem. Dr.rer.nat.habil. Leuchtstoffe mit verlängerter Fluoreszenzlebensdauer
JP2005057095A (ja) * 2003-08-05 2005-03-03 Noritake Co Ltd セラミック多層回路基板
JP4277275B2 (ja) * 2004-01-22 2009-06-10 日立金属株式会社 セラミック積層基板および高周波電子部品
JP2005310935A (ja) * 2004-04-20 2005-11-04 Sumitomo Metal Electronics Devices Inc 発光素子収納用パッケージ
JP4659421B2 (ja) * 2004-09-30 2011-03-30 株式会社トクヤマ 発光素子収納用パッケージの製造方法
JP2007067326A (ja) * 2005-09-02 2007-03-15 Shinko Electric Ind Co Ltd 発光ダイオード及びその製造方法
JP2008159731A (ja) * 2006-12-22 2008-07-10 Kyocera Corp 電子部品実装用基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11574778B2 (en) 2021-01-05 2023-02-07 Darfon Electronics Corp. Illuminated keyswitch structure and illuminating module thereof
US11764004B2 (en) 2021-01-05 2023-09-19 Darfon Electronics Corp. Illuminated keyswitch structure

Also Published As

Publication number Publication date
JP2008258214A (ja) 2008-10-23

Similar Documents

Publication Publication Date Title
JP5093840B2 (ja) 発光素子実装用多層配線基板とその製造方法
JP4926789B2 (ja) 発光素子実装用多層配線基板とその製造方法
US7488897B2 (en) Hybrid multilayer substrate and method for manufacturing the same
US8139368B2 (en) Component-containing module
US9596747B2 (en) Wiring substrate and electronic device
JP2007201254A (ja) 半導体素子内蔵基板、半導体素子内蔵型多層回路基板
US10672697B2 (en) Wiring board and electronic package
JP6146007B2 (ja) 接合体の製造方法、パワーモジュールの製造方法、パワーモジュール用基板及びパワーモジュール
JP6892252B2 (ja) 電子素子実装用基板および電子装置
US9883589B2 (en) Wiring board, and electronic device
WO2018179538A1 (ja) パワーモジュール及びパワーモジュールの製造方法
US10251269B2 (en) Wiring board, electronic device, and light emitting apparatus
JP5535451B2 (ja) セラミック配線基板およびその製造方法
US20120267674A1 (en) Mounting substrate, light emitting body, and method for manufacturing mounting substrate
JP4158798B2 (ja) 複合セラミック基板
JP4331585B2 (ja) 発光素子収納用パッケージ及びその製造方法
JP2008159969A (ja) 回路基板、電子装置および回路基板の製造方法
JP6374293B2 (ja) 配線基板、電子装置および電子モジュール
JP6224473B2 (ja) 配線基板、電子装置および電子モジュール
JP6325346B2 (ja) 配線基板、電子装置および電子モジュール
JP6166194B2 (ja) 配線基板、電子装置および電子モジュール
KR100882101B1 (ko) 무수축 세라믹 기판의 제조방법
JP5787808B2 (ja) プローブカード用配線基板およびそれを用いたプローブカード
JP2007234659A (ja) 基板およびそれを用いた電子装置
JP7491829B2 (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120131

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120208

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4926789

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees