JP5093840B2 - 発光素子実装用多層配線基板とその製造方法 - Google Patents
発光素子実装用多層配線基板とその製造方法 Download PDFInfo
- Publication number
- JP5093840B2 JP5093840B2 JP2007128317A JP2007128317A JP5093840B2 JP 5093840 B2 JP5093840 B2 JP 5093840B2 JP 2007128317 A JP2007128317 A JP 2007128317A JP 2007128317 A JP2007128317 A JP 2007128317A JP 5093840 B2 JP5093840 B2 JP 5093840B2
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- emitting element
- copper
- element mounting
- multilayer wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Led Device Packages (AREA)
Description
特許文献1に開示された発明は、発光素子のn側電極及びp側電極を、セラミック製の基板上に形成された2つの電極に対してマイクロバンプを介してそれぞれ接合した構造となっている。
このような構造の「半導体発光装置」においては、セラミック素材を用いているため、基板が化学的に安定しており、表面にリード電極を精度よく形成することができる。また、耐熱性に優れるため、マイクロバンプの接合時に加えられる熱によっても軟化・変形するおそれがない。さらに、ボンディングワイヤを使用しないため、パッケージの高さを低くすることができる。
上記構造の発光素子実装用多層配線基板においては、表面研磨によって発光素子実装用電極の平坦性が容易に確保される。また、銅膜及び銅メッキ層によって形成される発光素子実装用電極は熱伝導率が大きく、放熱性に優れるという作用を有する。さらに、上述のように発光素子実装用電極の平坦性が確保されることから、熱伝導性の良くない接合材を厚く形成する必要がない。従って、発光素子と発光素子実装用電極との間の熱伝導性が低下するおそれがない。そして、絶縁層はアルミナ又は窒化アルミニウムによって形成されるため、合成樹脂製に比べて耐光性及び放熱性に優れるという作用を有する。
一般に、銅はセラミックに対して強固に接合され得るのに対し、ニッケルと銅との接合 力は弱い。そのため、発光素子実装用電極とニッケルメッキとの間の接合強度を確保する ことは容易でない。しかし、上記構造の発光素子実装用多層配線基板においては、発光素 子実装用電極とニッケルメッキとの接触面積が、セラミックを主成分とする絶縁層と発光 素子実装用電極との接触面積に比べて狭くなっている。従って、発光素子実装用電極は、 ニッケルメッキとの接触箇所においては接合強度が弱いものの、全体としてみれば、絶縁 層に対して強固に接合されるという作用を有する。
上記構成の発光素子実装用多層配線基板においては、発光素子実装用電極の平坦性を確保することが請求項1記載の発明よりもさらに容易である。従って、請求項1記載の発明における発光素子実装用電極の放熱作用がより一層発揮される。
図1は本発明の実施の形態に係る発光素子収納用パッケージの実施例1の構成を説明するための断面模式図である。また、図2(a)及び(b)はそれぞれ実施例1の発光素子実装用多層配線基板の平面図及び正面図である。
図1に示すように、発光素子収納用パッケージ13は、両面に発光素子実装用電極4a,4b及び端子部5a,5bが形成された積層セラミック基板2からなる発光素子実装用多層配線基板1の上面に、発光素子9を気密に封止するための反射リング14が接合され、その上部に集光レンズ(図示せず)が覆設されたものである。また、積層セラミック基板2はセラミックを主成分とする絶縁層6と、タングステン又はモリブデンなどの高融点金属を主成分とする導体層7が交互に積層された構造となっている。そして、絶縁層6には貫通孔が穿設されており、この貫通孔は内部にタングステン又はモリブデンなどの高融点金属が充填されて、いわゆるビア8を形成している。なお、発光素子実装用電極4a,4bと導体層7の間、各導体層7の間及び導体層7と端子部5a,5bの間は、このビア8によって互いに電気的に接続されている。
また、発光素子9はAuSn、半田、異方性フィルム又は金バンプなどから形成される接続用バンプ10などの接合材を介して発光素子実装用電極4a,4bにフリップチップ実装されている。すなわち、接続用バンプ10と発光素子実装用電極4a,4bとビア8と導体層7を介して、発光素子9は端子部5a,5bと電気的に接続されている。
なお、積層セラミック基板2の表面は、研磨されて平滑化されている。また、積層セラミック基板2の表面に露出したビア8の上部にはニッケルメッキ(図示せず)が施されている。すなわち、ビア8の内部に充填されたタングステン又はモリブデンなどの高融点金属はニッケルメッキを介して発光素子実装用電極4a,4bに接触している。一般に、ニッケルと銅との接合力は弱いため、発光素子実装用電極4a,4bとニッケルメッキとの間の接合強度を確保することは容易でない。しかし、後述するように銅はセラミックに対して強固に接合され得る。また、本実施例の場合、発光素子実装用電極4a,4bは0.4mm×0.7mmの矩形状であり、ビア8を形成する貫通孔は断面が直径0.1mmの円形である。そして、発光素子実装用電極4a,4bのニッケルメッキに接触する面積は、上記貫通孔の断面積と略等しい。すなわち、発光素子実装用電極4a,4bのニッケルメッキに接触する面積は、セラミックを主成分とする絶縁層6に発光素子実装用電極4a,4bが接触する面積に比べて狭くなっている。従って、発光素子実装用電極4a,4bは、ニッケルメッキとの接触箇所においては接合強度が弱いものの、全体としてみれば、積層セラミック基板2に対して強固に接合されることになる。なお、通常、ビア8を形成する貫通孔の端縁からニッケルメッキがわずかにはみ出して形成されることが多いが、この場合でも、ビア8の上部を形成するニッケルメッキと発光素子実装用電極4a,4bが接触する面積は、上述のとおりビア8を形成する貫通孔の断面積と略等しいものと考えて差し支えない。
図3は実施例1の発光素子実装用多層配線基板の製造手順を示す工程図であり、図4(a)乃至(f)は実施例1の製造方法を説明するための発光素子実装用多層配線基板の縦断面を示す模式図である。なお、図1に示した構成要素については同一の符号を付してその説明を省略する。
まず、ステップS1において積層セラミック基板2を成形する。すなわち、アルミナ(Al2O3)の粉末に焼結助剤としてシリカ(SiO2)、カルシア(CaO)、マグネシア(MgO)などの粉末を添加・調整して原料粉末を作り、この原料粉末にポリビニルブチラール(PVB)等の有機バインダとエタノール(C2H5OH)等の分散剤とジオクチフタレート等の可塑剤を加え、ボールミル等によって混合し、スラリー化する。そして、このスラリーをドクターブレード法等によってシート状に成形(以下、グリーンシートという。)し、所定の箇所に打ち抜き金型やNCパンチングマシーン等を用いて位置決め孔やビア8用の貫通孔を穿設する。なお、貫通孔は、グリーンシートの表面に開口する部分の面積が後述するステップS3において絶縁層6の上面に印刷される銅ペースト11の面積よりも狭くなるように、内径を設定することが望ましい。さらに、スクリーン印刷によってタングステン等の高融点金属粉末の導体性ペーストをこの貫通孔の内部に充填するとともに、グリーンシートの表面に導体層7を形成する。そして、このようにして導体層7が形成された複数枚のグリーンシートを重ね合わせ、加熱及び加圧を行って一体化する。その後、必要に応じて、カッター刃、金型等の方法によってグリーンシートの表裏に格子状のブレーク溝を加工する。最後に、グリーンシートの積層体を高温焼成炉内に入れて、窒素及び水素の還元性雰囲気中で加熱する。これにより、有機バインダや分散剤が除去されるともに、グリーンシートが焼結する。そして、導体層7は絶縁層6の上面や内層に焼き付けられ、図4(a)に示すような積層セラミック基板2が形成される。
図4(b)に示すように、ステップS3では、積層セラミック基板2の表面に銅ペースト11を印刷・焼成して、銅膜3a,3bを形成する。まず、積層セラミック基板2の表面にステンレスメッシュを用いたベタ印刷によって銅ペースト11を5〜30μmの厚さで一回乃至複数回塗布する。そして、積層セラミック基板2を100℃程度で加熱して、銅ペースト11の塗布面を乾燥させる。次に、積層セラミック基板2を200〜260℃程度で加熱し、銅ペースト11を酸化させる。さらに、銅ペースト11を塗布した積層セラミック基板9を窒素又はアルゴンの雰囲気中、900℃の温度条件で加熱する。これにより、銅ペースト11は表面にCu−O共晶液相が生成されて、積層セラミック基板2に対する接合強度が向上する。
次に、ステップS4においてバフ研磨を行う。すなわち、積層セラミック基板2の表面に形成された銅膜3a,3bの表面をバフ研磨によって平滑化するのである。これにより、銅膜3a,3bはポアやピンホール等が無くなり、表層部が緻密化される。
次に、ステップS6において銅の電解メッキ処理を行う。すなわち、図4(d)に示すように、銅膜3a,3bを電解メッキ処理用の電極として用いて、レジスト枠12aに覆われていない銅膜3a,3bの表面に80μm程度の厚さで銅メッキ層15a,15bを形成する。
図5は実施例2の発光素子実装用多層配線基板の製造手順を示す工程図であり、図6(a)乃至(f)は実施例2の製造方法を説明するための発光素子実装用多層配線基板の縦断面を示す模式図である。なお、図1に示した構成要素については同一の符号を付してその説明を省略する。また、図5中のステップS1乃至ステップS4及びそれらのステップに対応する図6(a)及び(b)は、それぞれ図3中のステップS1乃至ステップS4及び図4(a)及び(b)と同じであるため、説明を省略する。
まず、図5のステップS5では、ステップS1乃至ステップS4において表面に銅膜3a,3bが形成され、バフ研磨による処理が施された積層セラミック基板2に対して銅の電解メッキ処理を行う。すなわち、図6(c)に示すように、銅膜3a,3bを電解メッキ処理用の電極として用いて、銅膜3a,3bの表面に厚さ80μm程度の銅メッキ層15a,15bを形成する。
次に、ステップS6において銅メッキ層15a,15bの表面にレジスト膜をスピンコート法等によって塗布し、このレジスト膜にフォトマスク(図示せず)を接触させて露光し、所望のパターンに現像する。これにより、図6(d)に示すように、所望のパターンが形成されたレジスト膜(以下、レジスト枠12bという。)が銅メッキ層15a,15bの表面に形成される。
さらに、ステップS7では、塩化第2鉄あるいは塩化第2銅等を主成分とするエッチング液を用いてエッチング処理を行い、レジスト枠12bで覆われていない箇所の銅メッキ層15a,15b及びその下層の銅膜3a,3bを除去する。その結果、図6(e)に示すように、銅メッキ層15a,15b及び銅膜3a,3bにはレジスト枠12bと同じ配線パターンが形成される。
そして、ステップS8において、銅メッキ層15a,15b上のレジスト枠12bを剥離液によって除去する。その結果、図6(f)に示すように、銅膜3a及び銅メッキ層15aからなる発光素子実装用電極4a,4bと、銅膜3b及び銅メッキ層15bからなる端子部5a,5bが積層セラミック基板2の表面にそれぞれ形成されることになる。なお、図示していないが、発光素子実装用電極4a,4b及び端子部5a,5bの腐食を防ぐため、銅メッキ層15a,15bの表面にはニッケルメッキ及び金メッキが被着されている。
図7(a)及び(b)はそれぞれ実施例1及び実施例2の製造方法によって製造した発光素子実装用多層配線基板の縦断面を部分的に拡大して示した模式図である。なお、図6に示した構成要素については同一の符号を付してその説明を省略する。
実施例1の製造方法によれば、図3に示したステップS8のエッチング処理の際にレジスト枠12aを用いないため、不要な箇所の銅膜3a,3bと同時に銅メッキ層15a,15bの表層の一部がエッチングされてしまう。その結果、図7(a)に示すように、発光素子実装用電極4a,4bや端子部5a,5bの表面の端縁を構成することになるエッジ部16がだれて曲面状に形成される。一方、本実施例の製造方法によれば、図5に示したステップS7のエッチング処理がレジスト枠12bの配線パターンに従って行われるため、銅メッキ層15a,15bの表層の一部がエッチングされてしまい、エッジ部16がだれて曲面状に形成されるという現象は発生しない。すなわち、本実施例の製造法においては、図7(b)に示すように、エッジ部16がだれることなく、シャープに形成されるという作用を有する。これにより、発光素子実装用電極4a,4bに対して微細な配線パターンを容易に形成することが可能となる。
Claims (2)
- アルミナ又は窒化アルミニウムを主成分とする複数の絶縁層と、銅を主成分とする発光素子実装用電極と、タングステン又はモリブデンを主成分として前記複数の絶縁層の間に形成される導体層と、前記絶縁層に穿設される貫通孔にタングステン又はモリブデンが充填されて前記発光素子実装用電極と前記導体層又は前記導体層同士を電気的に接続するビアと、このビアが前記絶縁層の表面に露出する部分に施されるニッケルメッキと、を備え、このニッケルメッキと前記発光素子実装用電極との接触面積は前記発光素子実装用電極 と前記絶縁層との接触面積よりも狭く、前記発光素子実装用電極は銅ペーストの印刷・焼成によって前記絶縁層の外表面に形成される銅膜と、この銅膜上に被着された銅メッキ層とからなることを特徴とする発光素子実装用多層配線基板。
- 前記絶縁層は外表面が研磨されて平滑化されたものであることを特徴とする請求項1記載の発光素子実装用多層配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007128317A JP5093840B2 (ja) | 2007-05-14 | 2007-05-14 | 発光素子実装用多層配線基板とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007128317A JP5093840B2 (ja) | 2007-05-14 | 2007-05-14 | 発光素子実装用多層配線基板とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008283133A JP2008283133A (ja) | 2008-11-20 |
JP5093840B2 true JP5093840B2 (ja) | 2012-12-12 |
Family
ID=40143670
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007128317A Expired - Fee Related JP5093840B2 (ja) | 2007-05-14 | 2007-05-14 | 発光素子実装用多層配線基板とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5093840B2 (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5300439B2 (ja) * | 2008-11-27 | 2013-09-25 | 京セラ株式会社 | 発光ランプ及び発光ランプを用いた照明装置 |
KR101027422B1 (ko) * | 2009-06-08 | 2011-04-11 | 주식회사 이그잭스 | 엘이디 어레이 기판 |
US8796706B2 (en) * | 2009-07-03 | 2014-08-05 | Seoul Semiconductor Co., Ltd. | Light emitting diode package |
JP2016086191A (ja) * | 2010-11-05 | 2016-05-19 | ローム株式会社 | 半導体発光装置 |
US8455895B2 (en) * | 2010-11-08 | 2013-06-04 | Bridgelux, Inc. | LED-based light source utilizing asymmetric conductors |
KR101321101B1 (ko) * | 2012-06-01 | 2013-10-23 | 주식회사 코스텍시스 | 기판 및 이를 이용한 소자 패키지 |
JP5914826B2 (ja) * | 2012-11-20 | 2016-05-11 | パナソニックIpマネジメント株式会社 | 発光モジュール、照明装置および照明器具 |
JP6435705B2 (ja) * | 2013-12-27 | 2018-12-12 | 日亜化学工業株式会社 | 集合基板、発光装置及び発光素子の検査方法 |
KR102421016B1 (ko) * | 2014-09-09 | 2022-07-13 | 세람테크 게엠베하 | 다중-층 냉각 엘리먼트 |
JP6982232B2 (ja) * | 2016-08-22 | 2021-12-17 | 日亜化学工業株式会社 | 発光装置 |
US11502230B2 (en) * | 2018-11-02 | 2022-11-15 | Seoul Viosys Co., Ltd. | Light emitting device |
US11626448B2 (en) | 2019-03-29 | 2023-04-11 | Lumileds Llc | Fan-out light-emitting diode (LED) device substrate with embedded backplane, lighting system and method of manufacture |
US11631594B2 (en) | 2019-11-19 | 2023-04-18 | Lumileds Llc | Fan out structure for light-emitting diode (LED) device and lighting system |
US11777066B2 (en) | 2019-12-27 | 2023-10-03 | Lumileds Llc | Flipchip interconnected light-emitting diode package assembly |
US11664347B2 (en) | 2020-01-07 | 2023-05-30 | Lumileds Llc | Ceramic carrier and build up carrier for light-emitting diode (LED) array |
JP7402706B2 (ja) * | 2020-02-10 | 2023-12-21 | アオイ電子株式会社 | 発光装置の製造方法、および発光装置 |
US11476217B2 (en) | 2020-03-10 | 2022-10-18 | Lumileds Llc | Method of manufacturing an augmented LED array assembly |
CN113496970A (zh) * | 2020-04-08 | 2021-10-12 | 北京芯海视界三维科技有限公司 | 端子连接结构、显示单元及显示器 |
CN113867043B (zh) * | 2020-06-30 | 2023-01-10 | 京东方科技集团股份有限公司 | 发光基板及其制备方法、显示装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61147597A (ja) * | 1984-12-21 | 1986-07-05 | 株式会社住友金属セラミックス | セラミック回路基板の製造方法 |
JP2000244126A (ja) * | 1999-02-23 | 2000-09-08 | Hitachi Chem Co Ltd | 多層プリント配線板とその製造方法 |
JP2004056148A (ja) * | 2002-07-17 | 2004-02-19 | Ngk Spark Plug Co Ltd | 銅ペースト及びそれを用いた配線基板 |
JP2004266078A (ja) * | 2003-02-28 | 2004-09-24 | Sony Corp | 導体パターン形成方法 |
JP2005142330A (ja) * | 2003-11-06 | 2005-06-02 | Seiko Epson Corp | 半導体装置の製造方法及び半導体装置 |
JP4255367B2 (ja) * | 2003-12-04 | 2009-04-15 | デンカAgsp株式会社 | 発光素子搭載用基板及びその製造方法 |
JP2006049443A (ja) * | 2004-08-02 | 2006-02-16 | Citizen Electronics Co Ltd | 発光装置及びその実装構造 |
JP2006073699A (ja) * | 2004-09-01 | 2006-03-16 | Sumitomo Metal Electronics Devices Inc | 発光素子収納用パッケージ |
JP4659421B2 (ja) * | 2004-09-30 | 2011-03-30 | 株式会社トクヤマ | 発光素子収納用パッケージの製造方法 |
JP2007042721A (ja) * | 2005-08-01 | 2007-02-15 | Fujikura Ltd | 多層配線基板とその製造方法 |
-
2007
- 2007-05-14 JP JP2007128317A patent/JP5093840B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008283133A (ja) | 2008-11-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5093840B2 (ja) | 発光素子実装用多層配線基板とその製造方法 | |
JP4926789B2 (ja) | 発光素子実装用多層配線基板とその製造方法 | |
US7488897B2 (en) | Hybrid multilayer substrate and method for manufacturing the same | |
JP4659421B2 (ja) | 発光素子収納用パッケージの製造方法 | |
JP4111239B2 (ja) | 複合セラミック基板 | |
WO2016136733A1 (ja) | 発光素子搭載用パッケージ、発光装置および発光モジュール | |
JP6140834B2 (ja) | 配線基板および電子装置 | |
JP6146007B2 (ja) | 接合体の製造方法、パワーモジュールの製造方法、パワーモジュール用基板及びパワーモジュール | |
US9848491B2 (en) | Wiring board, electronic device, and electronic module | |
KR20180113050A (ko) | 세라믹 기판 제조 방법, 세라믹 기판 및 반도체 패키지 | |
JP2014127678A (ja) | 配線基板および電子装置 | |
JP2006303351A (ja) | 発光素子収納用パッケージ | |
JP2005302922A (ja) | 配線基板およびその製造方法 | |
JP2005136019A (ja) | 発光素子収納用パッケージ及びその製造方法 | |
JP5535451B2 (ja) | セラミック配線基板およびその製造方法 | |
JP4158798B2 (ja) | 複合セラミック基板 | |
JP2006128229A (ja) | 複合多層基板 | |
JP4331585B2 (ja) | 発光素子収納用パッケージ及びその製造方法 | |
JP2008131012A (ja) | 発光素子収納用パッケージ | |
JP6325346B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP6374293B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP6166194B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP2006261286A (ja) | 発光素子収納用パッケージ及びその製造方法 | |
JP6224473B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP6271882B2 (ja) | 配線基板および電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100319 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120221 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120222 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120420 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120601 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120730 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120904 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120913 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5093840 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150928 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150928 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |