JP2007042721A - 多層配線基板とその製造方法 - Google Patents

多層配線基板とその製造方法 Download PDF

Info

Publication number
JP2007042721A
JP2007042721A JP2005222632A JP2005222632A JP2007042721A JP 2007042721 A JP2007042721 A JP 2007042721A JP 2005222632 A JP2005222632 A JP 2005222632A JP 2005222632 A JP2005222632 A JP 2005222632A JP 2007042721 A JP2007042721 A JP 2007042721A
Authority
JP
Japan
Prior art keywords
multilayer wiring
wiring board
base material
layer
outermost
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005222632A
Other languages
English (en)
Inventor
Fumitaka Aizawa
文隆 相澤
Satoru Nakao
知 中尾
Koji Tsurusaki
幸司 鶴崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2005222632A priority Critical patent/JP2007042721A/ja
Publication of JP2007042721A publication Critical patent/JP2007042721A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】 最表層パターンの回路段差が小さく、部品実装性が良好な多層配線基板とその製造方法の提供。
【解決手段】 (A)絶縁性基材の片面に配線パターンをなす導電層が設けられ、絶縁性基材と導電層を貫通するビアホールを有する多層配線基板用基材と、導電層に配線パターンを形成していない最表層基材とを用意し、(B)次いで、1つ以上の前記多層配線基板用基材と最も外側になるように前記最表層基材とをそれぞれの基材間に層間接着層を介して貼り合わせて積層体を作製し、(C)次いで、前記最表層基材の導電層上に金属層を形成し、(D)次いで、前記最表層基材の導電層および金属層に最表層パターンを形成し、(E)前記(D)工程の前又は後に、最表層パターンの回路段差を10μm以下とする平坦化処理を施して多層配線基板を得る製造方法。
【選択図】 図1

Description

本発明は、電子機器や電気機器などに用いられる多層配線基板に関し、特に、複数枚の多層配線基板用基材を一括積層方式によって積層して製造される多層配線基板とその製造方法に関する。
最近の多層配線基板の技術動向として、配線の高密度化、配線の自由度の高さという点で優位に立つIVH(Innerstitial Via Hole)タイプの多層配線基板の要求が高く、携帯電話、デジタルビデオカメラ等の製品に広く利用されている。代表的な工法としては、松下電子部品社のALIVH(Any Layer Innerstitial Via Hole)工法や、DTサーキットテクノロジー社のBit工法などのビルドアップ工法が知られている。
ビルドアップ工法の場合、まず内層のコア層を作製し、その後必要な層数だけ、逐次積層し、回路形成を行い、多層配線基板を作製する。この方法によると、回路形成工程は多層になるほど工程数が多くなり、また、絶縁層の形成も層数に比例して増加するため、製造に時間と手間がかかる問題が生じる。
そこで、まず銅張積層板(CCL)に回路形成を行った多層配線基板用基材を複数枚重ね合わせ、一括に積層して製造されるIVH多層配線基板が提案されている(例えば、特許文献1,2参照。)。
図2は、従来の一括積層方式による多層配線基板の製造方法を例示する断面図である。
この製造方法では、まず図2(a)に示すように、多層配線基板の各層となる絶縁性基材10と銅箔11(導電層)を積層した基材を用意する。
次に、図2(b)に示すように、基材の銅箔11に所望の配線パターンを残すようにエッチングを施して配線パターン12を形成する。
次に、図2(c)に示すように、基材の絶縁性基材10側に接着剤を貼り合わせ、層間接着層13を形成する。
次に、図2(d)に示すように、複数の多層配線基板用基材を積層した際に、各配線パターン12の導通をとるビアホール16を形成するために、基材に貫通孔14を穿設する。このとき、配線パターン12部分には、絶縁性基材10部分の貫通孔14より孔径の小さな小孔15を設ける。
次に、図2(e)に示すように、その貫通孔14内に導電性樹脂組成物を充填してビアホール16を形成して多層配線基板用基材を作製する。
次に、複数の多層配線基板用基材を重ね合わせ、位置合わせを行い、一括して加圧加熱することによって各層間を貼り合わせ、図2(f)に示すような多層配線基板17を作製する。
なお、この多層配線基板17の図示していない部品実装部には、ICチップなどの部品が実装される。
特開2004−103716号公報 特開2004−152793号公報
図2に示す従来の多層配線基板は、導電性樹脂組成物が基板最表面にむき出しになっており、導電性樹脂組成物の樹脂成分の存在により、ICチップなどの部品実装時のはんだの濡れ性が悪いという問題がある。
特許文献1、2には、はんだの濡れ性が悪いという問題を解決するために、導電性樹脂組成物上に金属層を形成することにより、はんだの濡れ性を改善することが記載されている。
しかしながら、前述した従来の多層配線基板は、回路形成済みの複数の多層配線基板用基材を重ね合わせ、一括して加圧加熱して貼り合わせて製造しているが、ビアホール16内の導電性樹脂組成物が絶縁性基材10の材料よりも硬質である場合、垂直方向に複数のビアホール16が並んでいる部分と、ビアホール16が設けられていない部分とでは、基材の圧縮率が異なり、図2(f)に示すように、表面に段差や凹凸を生じてしまい、部品実装時に支障をきたすことになる。特許文献1,2に記載の従来技術についても、最表面に段差が出来やすく、部品実装性に支障をきたすという問題を解決できていない。
本発明は前記事情に鑑みてなされ、最表層パターンの回路段差が小さく、部品実装性が良好な多層配線基板とその製造方法の提供を目的とする。
前記目的を達成するため、本発明は、絶縁性基材の片面に配線パターンをなす導電層が設けられ、導電層部分の孔径が絶縁性基材部分の孔径より小さい孔径をもって前記絶縁性基材と前記導電層を貫通する貫通孔が形成され、前記貫通孔に層間導通を得るための導電性樹脂組成物が充填された多層配線基板用基材が層間接着層を介して複数枚積層され、最表層の多層配線基板用基材は、前記貫通孔の導電層側の開口から露出する導電性樹脂組成物を被覆する金属層が前記導電層の表面に形成され、かつ該金属層と導電層とで最表層パターンが形成されてなる多層配線基板であって、前記最表層パターンの回路段差が10μm以下であることを特徴とする多層配線基板を提供する。
本発明の多層配線基板において、前記絶縁性基材がポリイミドフィルム等の可撓性樹脂フィルムであることが好ましい。
本発明の多層配線基板において、前記層間接着層が熱可塑性ポリイミドによって構成されていることが好ましい。
また本発明は、
(A)絶縁性基材の片面に配線パターンをなす導電層が設けられ、導電層部分の孔径が絶縁性基材部分の孔径より小さい孔径をもって前記絶縁性基材と前記導電層を貫通する貫通孔が形成され、前記貫通孔に層間導通を得るための導電性樹脂組成物が充填された多層配線基板用基材と、導電層に配線パターンを形成していない以外は前記多層配線基板用基材と同じ構造を持った最表層基材とを用意し、
(B)次いで、1つ以上の前記多層配線基板用基材と最も外側になるように前記最表層基材とをそれぞれの基材間に層間接着層を介して貼り合わせて積層体を作製し、
(C)次いで、前記最表層基材の導電層上に金属層を形成し、
(D)次いで、前記最表層基材の導電層および金属層に最表層パターンを形成し、
(E)前記(D)工程の前又は後に、前記最表層パターンの回路段差を10μm以下とする平坦化処理を施して多層配線基板を得ることを特徴とする多層配線基板の製造方法を提供する。
本発明の多層配線基板の製造方法において、前記(E)工程は、前記(D)工程によって最表層パターンを形成した後の多層配線基板に化学整面処理を施すことにより行われることが好ましい。
本発明の多層配線基板の製造方法において、前記(E)工程は、前記(D)工程によって最表層パターンを形成した後の多層配線基板に機械研磨を施すことにより行うこともできる。
本発明の多層配線基板の製造方法において、前記(E)工程は、前記(D)工程によって最表層パターンを形成する前の積層体にハーフエッチング処理を施すことにより行うこともできる。
本発明の多層配線基板の製造方法において、前記(E)工程は、前記(D)工程によって最表層パターンを形成した後の多層配線基板に最表層の絶縁保護層としてソルダーレジストを成膜することによって行うこともできる。
本発明によれば、回路段差が10μm以下の平滑な最表層パターンを有する部品実装性が良好な多層配線基板を提供することができる。
以下、図面を参照して本発明の実施形態を説明する。
図1は、本発明による多層配線基板の製造方法の一実施形態を説明する図である。
本実施形態では、図1(a)に示すように、絶縁性基材20の片面に銅箔21が貼り合わされた片面銅張積層板などの基材を用意し、これを用いて図1(b)〜図1(e)に示す手順で多層配線基板用基材を作製する。一方、配線パターン22を形成しない以外は、多層配線基板用基材と同様にして、最表層基材を作製する。
図1(b)〜図1(e)に示す手順で多層配線基板用基材を作製する場合、まず、図1(a)に示すように、絶縁性基材20の片面に銅箔21が貼り合わされた片面銅張積層板などの基材にレジスト形成・エッチング処理を含む従来周知のパターン形成手法を用い、絶縁性基材20上に所望の配線パターン22を形成する。
次に、図1(c)に示すように、この基材の絶縁性基材20側に層間接着層23となる接着剤を貼り合わせる。本実施形態において、層間接着層23としては、熱可塑性ポリイミドからなる接着シートなどが好適に用いられる。また本実施形態において、絶縁性基材20としては、ポリイミドフィルムなどが好適に用いられる。
次に、図1(d)に示すように、前記基材の要所にレーザ光を照射して、ビアホール26を形成するための貫通孔24を穿設する。この貫通孔24は、配線パターン22を貫通しているが、配線パターン22に形成される小孔25は、絶縁性基材20および層間接着層23に形成される貫通孔24よりも小径になっている。
次に、図1(e)に示すように、貫通孔24内に導電性樹脂組成物を充填し、硬化させてビアホール26を形成する。ここで用いる導電性樹脂組成物としては、銅ペースト、銀ペースト、カーボンペースト、ニッケルペーストなどの種々の金属やカーボンを含むペーストを用いることができる。この導電性樹脂組成物の貫通孔24への充填や硬化の方法および条件は、使用するペースト材によって適宜設定可能である。
以上の各工程を経ることで、図1(e)に示す多層配線基板用基材が得られる。
一方、最表層基材は、図1(b)に示す配線パターン形成を行わず、図1(a)に示す基材に接着剤を貼り合わせ、レーザ加工により貫通孔24を穿設し、この貫通孔24に導電性樹脂組成物を充填し、硬化させてビアホール26を形成することで製造する。
また、本実施形態では、図1(f)〜(h)中で最下層にある多層配線基板用基材(以下、裏面側基材と記す。)として、図1(b)に示すように、絶縁性基材20上に配線パターンを形成した基材を用いている。
次に、複数枚の前記多層配線基板用基材と最表層基材とを重ね合わせ、加熱・加圧して層間接着層23を介して各基材を貼り合わせ、図1(f)に示す積層体を作製する。図1(f)の例示では、積層体の下から上に向けて、前記裏面側基材、多層配線基板用基材および最表層基材を重ね合わせ、積層している。
この積層体の作製において、最表層基材は銅箔21に配線パターンを形成せずに積層しているので、ビアホール26内の導電性樹脂組成物が絶縁性基材20の材料よりも硬質であり、垂直方向に複数のビアホール26が並んでいる部分と、ビアホール26が設けられていない部分との基材の圧縮率が異なる場合であっても、表面に段差や凹凸が生じ難くなり、最表層基材の表面が平滑になる。
次に、この積層体に全面銅メッキを施し、図1(g)に示すように、最表層基材の銅箔21から露出しているビアホール26を塞ぐ銅メッキ層27(金属層)を形成する。なお、この銅メッキは、積層体の全面に施してもよいし、最表層基材の銅箔21部分のみにメッキを施してもよい。また、ビアホール26の露出部分を塞ぐための金属層は、前記銅メッキに限定されず、銀、ニッケル、クロムなどの他の金属材料をメッキしてもよいし、またその成膜方法はメッキに限らず、真空蒸着法やスパッタリング法などを用いてもよい。本実施形態では、後述する最表層基材に対するパターン形成において、最表層基材の銅箔21と銅メッキ層27とを同時にエッチング除去して一度で配線パターンを形成できることから、金属層として銅箔21と同一材料の銅を用いている。
次に、図1(h)に示すように、積層体の最表層の銅箔21及び銅メッキ層27に配線パターン28を形成し、多層配線基板29を作製する。最表層の銅箔21及び銅メッキ層27に最表層パターン28を形成する方法は、レジスト形成・エッチング処理を含む従来周知のパターン形成手法を用いることができる。
さらに本発明では、前述した通り製造される多層配線基板29の最表層パターン28の回路段差が10μm以下となるように、次の(ア)〜(エ)のいずれかの平坦化処理を施す。なお、本発明において「回路段差」とは、多層配線基板29を平置きした状態で測定された、最表層パターン28の最上部と最表層パターン28の最下部との差(段差)である。
(ア)最表層パターン28を形成した後の多層配線基板29に化学整面処理を施す平坦化処理。この化学整面処理は、過酸化水素/硫酸系の薬液を用い、銅メッキ層27又は銅メッキ層27と銅箔21の両方の表面を薄く(約1μm程度)除去する手法である。この化学整面処理(ソフトエッチング)に用いる薬液の具体例としては、例えば、荏原電産社製のパーマエッチ、コブラエッチ、フラットエッチ(いずれも商品名)などを挙げることができる。
(イ)最表層パターン28を形成した後の多層配線基板29に機械研磨を施す平坦化処理。この機械研磨は、炭化珪素(SiC)などの砥粒を付着させたバフを用い、銅メッキ層27又は銅メッキ層27と銅箔21の両方の表面を薄く削り取る手法(バフ研磨)などである。削り取る厚さは銅箔の形成条件(厚みや材質)に応じて任意に変更可能である。
(ウ)最表層パターン28を形成する前の積層体にハーフエッチングを施す平坦化処理。このハーフエッチングは、銅メッキ層27を形成した積層体を、薬液、例えば、CuCl、FeCl、アルカリSiC(炭化珪素)などの薬液を用い、銅メッキ層27又は銅メッキ層27と銅箔21の両方の表面を薄く(数μm〜10μm程度)除去する手法である。
(エ)最表層パターン28を形成した後の多層配線基板29に最表層の絶縁保護層としてソルダーレジストを成膜する平坦化処理。前記(ア)〜(ウ)の各手法は、銅メッキ層27又は銅メッキ層27と銅箔21の両方の表面を薄く削り取り、回路高さを低くすることにより最表層パターン28の回路段差を10μm以下とする手法であるが、この(エ)の手法では、ソルダーレジストを成膜することによって平坦化を行う。フィルムタイプのソルダーレジストの場合、熱プレス等によって貼り合わせと形成が行われるので、流動性が高い(=フロー量の大きい)材料であれば、基板の最表層のレジストが薄くなって下部の方にフローすることで、回路段差が低減できる。また、液状タイプのソルダーレジストの場合、例えば、多層配線基板を平置きして上方からスプレー方式でレジスト液を噴霧すれば、最上部の箇所には薄く、低い箇所には厚くレジストがコーティングされるので、回路段差を低減することができる。
前記(ア)〜(エ)のいずれかの平坦化処理を行うことで、最表層パターン28の回路段差が10μm以下の多層配線基板29が得られる。
回路段差が10μmを超えると、多層配線基板の所定位置にICや受動部品などの部品を実装する際に、接合強度が低下したり、接触不良を生じるなどの実装不良の発生率(不良率)が高くなり、製品歩留まりが悪化する可能性がある。
このように本発明によれば、回路段差が10μm以下の平滑な最表層パターンを有する部品実装性が良好な多層配線基板29を提供することができる。
なお、本実施形態は絶縁性基材にポリイミドフィルムを用いた3層フレキシブル基板としているが、エポキシ系の絶縁材を使用することも可能である。また、層間接着層としては、熱可塑性ポリイミドに熱硬化性機能を付与したものを使用したが、エポキシ系などの熱硬化性の樹脂でも構わない。また、多層配線基板29の層数も本実施形態に限定されない。
以下、実施例により本発明の効果を実証する。
[使用材料]
・基材:片面銅箔積層板(CCL)、銅箔の厚さは18μm、絶縁性基材(ポリイミドフィルム)の厚さ25μm。
・接着シート:熱可塑性ポリイミド、厚さ15μm。
・導電性樹脂組成物:銅ペースト。
実施例、比較例とも、前記材料を使用した。
[実施例]
図1に示す製造手順に従って、多層配線基板を製造した。
(1)多層外線基板を形成する最表層以外の各層となる絶縁性基材20と銅箔21を有する基材に配線パターン22を形成する。
(2)基材の絶縁性基材20側に層間接着層23を貼り合わせる。
(3)各層の導通をとるために、基材に貫通孔24を穿設する。このとき配線パターン22部分の孔径が絶縁性基材20および層間接着層23部分の孔径より小さくする。
(4)形成した貫通孔に導電性樹脂組成物を充填してビアホール26とする。
(5)1枚以上の基材と配線パターン22を形成していない最表層基材とを重ね合わせ、各層の位置合わせを行い、加圧加熱することにより貼り合わせ、積層体を作製する。
(6)この積層体に全面銅メッキを行う。
(7)最表層パターンを形成する。
(8)最表層パターンの形成後又は形成前に、前述した(ア)〜(エ)の平坦化処理を行い、多層配線基板を作製する。
(9)部品実装部にICチップなどの部品を実装する。
本実施例では、複数の基材を貼り合わせる際に、最表層の基板のみ回路形成は行わず、銅箔で覆われている。そのため、回路形成済みの基材を貼り合わせる際、最表面にポリイミドと銅箔が混在する状態と比べ、ポリイミドの圧縮を軽減することができ、表面に段差の少ない積層体を作製することが可能である。更に、平滑化処理を行うことで、最表層パターンの回路段差を10μm以下に抑えることが可能である。また、基材を貼り合わせ、銅めっきを行った後に回路形成をするため、部品実装時には導電性樹脂組成物がむき出しにならずに銅メッキ層27で覆われた状態になっている。そのため、導電性樹脂組成物とはんだが直接的に接合することは無く、部品実装時のはんだの濡れ性が悪いという問題は生じない。
[比較例]
図2に示す製造手順に従って多層配線基板を製造した。
(1)多層外線基板を形成する絶縁性基材10と銅箔11を有する基材に配線パターン12を形成する。
(2)基材の絶縁性基材10側に層間接着層13を貼り合わせる。
(3)各層の導通をとるために、基材に貫通孔14を穿設する。このとき配線パターン12部分の孔径が絶縁性基材10および層間接着層13部分の孔径より小さくする。
(4)形成した貫通孔に導電性樹脂組成物を充填してビアホール16とする。
(5)複数の基材を重ね合わせ、各層の位置合わせを行い、加圧加熱することにより貼り合わせる。
(6)部品実装部にICチップなどの部品を実装する。
比較例では、導電性樹脂組成物が配線パターンの表面にむき出しになっており、全サンプルにおいてはんだの濡れ性が悪く、部品実装時に不良となる場合があった。
一方、本発明に係る実施例では、導電性樹脂組成物が銅箔(最表層パターン)の表面にむき出しになることが無いため、全てのサンプルに置いてはんだの濡れ性は良好であり、その結果、部品実装性が良好であった。
また、比較例で製造した多層配線基板は、最表層の配線パターンの回路段差が平均で20μmであった。これに対し、実施例で製造した多層配線基板は、最表層パターンの回路段差が平均で6μmであり、本発明により回路段差の小さい多層配線基板が得られることが実証された。
さらに、最表層パターンの回路段差と部品実装不良率との関係を調べた。
実施例で製造した多層配線基板と、比較例で製造した多層配線基板とのそれぞれ10シートに対し、IC部品8個、受動部品92個を基板表面上に実装し、基板の回路段差と実装した部品100個中の部品実装不良率との関係を調べた。その結果を図3に示す。
図3から、比較例で製造した多層配線基板は部品実装時に不良が発生しているのに対し、本発明に係る実施例で製造した多層配線基板では不良率が0%であり、本発明により部品実装性に優れた基板を提供できることが分かる。
また、図3より回路段差を概ね10μm以下とすることにより、不良率がゼロとなるような部品実装性が良好な基板を製造できるものと判断される。
本発明による多層配線基板の製造方法の一実施形態を説明する図である。 従来の多層配線基板の製造方法を説明する図である。 実施例の結果を示すグラフである。
符号の説明
20…絶縁性基材、21…銅箔、22…配線パターン、23…層間接着層、24…貫通孔、25…小孔、26…ビアホール、27…銅メッキ層(金属層)、28…最表層パターン、29…多層配線基板。

Claims (8)

  1. 絶縁性基材の片面に配線パターンをなす導電層が設けられ、導電層部分の孔径が絶縁性基材部分の孔径より小さい孔径をもって前記絶縁性基材と前記導電層を貫通する貫通孔が形成され、前記貫通孔に層間導通を得るための導電性樹脂組成物が充填された多層配線基板用基材が層間接着層を介して複数枚積層され、最表層の多層配線基板用基材は、前記貫通孔の導電層側の開口から露出する導電性樹脂組成物を被覆する金属層が前記導電層の表面に形成され、かつ該金属層と導電層とで最表層パターンが形成されてなる多層配線基板であって、
    前記最表層パターンの回路段差が10μm以下であることを特徴とする多層配線基板。
  2. 前記絶縁性基材がポリイミドフィルム等の可撓性樹脂フィルムであることを特徴とする請求項1に記載の多層配線基板。
  3. 前記層間接着層が熱可塑性ポリイミドによって構成されていることを特徴とする請求項1又は2に記載の多層配線基板。
  4. (A)絶縁性基材の片面に配線パターンをなす導電層が設けられ、導電層部分の孔径が絶縁性基材部分の孔径より小さい孔径をもって前記絶縁性基材と前記導電層を貫通する貫通孔が形成され、前記貫通孔に層間導通を得るための導電性樹脂組成物が充填された多層配線基板用基材と、導電層に配線パターンを形成していない以外は前記多層配線基板用基材と同じ構造を持った最表層基材とを用意し、
    (B)次いで、1つ以上の前記多層配線基板用基材と最も外側になるように前記最表層基材とをそれぞれの基材間に層間接着層を介して貼り合わせて積層体を作製し、
    (C)次いで、前記最表層基材の導電層上に金属層を形成し、
    (D)次いで、前記最表層基材の導電層および金属層に最表層パターンを形成し、
    (E)前記(D)工程の前又は後に、前記最表層パターンの回路段差を10μm以下とする平坦化処理を施して多層配線基板を得ることを特徴とする多層配線基板の製造方法。
  5. 前記(E)工程が、前記(D)工程によって最表層パターンを形成した後の多層配線基板に化学整面処理を施すことにより行われることを特徴とする請求項4に記載の多層配線基板の製造方法。
  6. 前記(E)工程が、前記(D)工程によって最表層パターンを形成した後の多層配線基板に機械研磨を施すことにより行われることを特徴とする請求項4に記載の多層配線基板の製造方法。
  7. 前記(E)工程が、前記(D)工程によって最表層パターンを形成する前の積層体にハーフエッチング処理を施すことにより行われることを特徴とする請求項4に記載の多層配線基板の製造方法。
  8. 前記(E)工程が、前記(D)工程によって最表層パターンを形成した後の多層配線基板に最表層の絶縁保護層としてソルダーレジストを成膜することによって行われることを特徴とする請求項4に記載の多層配線基板の製造方法。
JP2005222632A 2005-08-01 2005-08-01 多層配線基板とその製造方法 Withdrawn JP2007042721A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005222632A JP2007042721A (ja) 2005-08-01 2005-08-01 多層配線基板とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005222632A JP2007042721A (ja) 2005-08-01 2005-08-01 多層配線基板とその製造方法

Publications (1)

Publication Number Publication Date
JP2007042721A true JP2007042721A (ja) 2007-02-15

Family

ID=37800455

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005222632A Withdrawn JP2007042721A (ja) 2005-08-01 2005-08-01 多層配線基板とその製造方法

Country Status (1)

Country Link
JP (1) JP2007042721A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008283133A (ja) * 2007-05-14 2008-11-20 Sumitomo Metal Electronics Devices Inc 発光素子実装用多層配線基板とその製造方法
JP2016187052A (ja) * 2016-07-12 2016-10-27 パナソニックIpマネジメント株式会社 プリント配線板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008283133A (ja) * 2007-05-14 2008-11-20 Sumitomo Metal Electronics Devices Inc 発光素子実装用多層配線基板とその製造方法
JP2016187052A (ja) * 2016-07-12 2016-10-27 パナソニックIpマネジメント株式会社 プリント配線板

Similar Documents

Publication Publication Date Title
JP4955763B2 (ja) 積層配線基板及びその製造方法
TWI601245B (zh) A method of manufacturing a package substrate for mounting a semiconductor element
US20060145345A1 (en) BGA package substrate and method of fabricating same
KR100701353B1 (ko) 다층 인쇄 회로 기판 및 그 제조 방법
WO2004103039A1 (ja) 両面配線基板および両面配線基板の製造方法並びに多層配線基板
JP2007073834A (ja) 絶縁樹脂層上の配線形成方法
JP4187352B2 (ja) ビルドアップ多層プリント配線板及びビルドアップ多層プリント配線板の製造方法
JP2008124398A (ja) 半導体パッケージおよびその製造方法
JP2008103548A (ja) 多層プリント配線板及びその製造方法
JP2004247668A (ja) 積層用中間配線部材、配線板及びそれらの製造方法
JP4857433B2 (ja) 金属積層板、金属積層板の製造方法及び印刷回路基板の製造方法
JP2010123829A (ja) プリント配線板とその製造方法
JP2001068856A (ja) 絶縁樹脂シート及びその製造方法
KR101068466B1 (ko) 적층용 단위 기판의 제조방법과, 단위 기판을 이용한 다층 기판 및 그 제조방법
JP2007042721A (ja) 多層配線基板とその製造方法
JP3674662B2 (ja) 配線基板の製造方法
KR101205464B1 (ko) 인쇄회로기판 제조방법
JP2005072061A (ja) 配線基板およびその製造方法
KR101167422B1 (ko) 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법
JP2002124762A (ja) 多層プリント配線板の製造方法
JP2005045187A (ja) 回路基板の製造方法、回路基板および多層回路基板
JPH10190225A (ja) 多層プリント配線板の製造方法
JP2006060150A (ja) 配線基板の製造方法
JP4225009B2 (ja) 多層配線基板の製造方法およびこれを用いた多層配線基板
KR20060003847A (ko) 내층 알씨씨에 범퍼가 구비된 범프 홀을 갖는 다층인쇄회로기판 및 이의 제조방법

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20081007