JP4955763B2 - 積層配線基板及びその製造方法 - Google Patents

積層配線基板及びその製造方法 Download PDF

Info

Publication number
JP4955763B2
JP4955763B2 JP2009515174A JP2009515174A JP4955763B2 JP 4955763 B2 JP4955763 B2 JP 4955763B2 JP 2009515174 A JP2009515174 A JP 2009515174A JP 2009515174 A JP2009515174 A JP 2009515174A JP 4955763 B2 JP4955763 B2 JP 4955763B2
Authority
JP
Japan
Prior art keywords
wiring board
conductive layer
conductive
hole
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009515174A
Other languages
English (en)
Other versions
JPWO2008143099A1 (ja
Inventor
孝治 本戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2009515174A priority Critical patent/JP4955763B2/ja
Publication of JPWO2008143099A1 publication Critical patent/JPWO2008143099A1/ja
Application granted granted Critical
Publication of JP4955763B2 publication Critical patent/JP4955763B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0191—Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0346—Deburring, rounding, bevelling or smoothing conductor edges
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0392—Pretreatment of metal, e.g. before finish plating, etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Dicing (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Description

本発明は、積層配線基板及びその製造方法に関し、特に多層配線基板において、層間導電ビアと配線用導電層との高い接続信頼性を得ることができる積層配線基板及びその製造方法に関する。
近年、携帯電話や各種デジタル電子機器等の小型化及び多機能化の要求が高まるに伴い、これらの機器に使用される半導体ＩＣ素子などの電子部品、並びにこのような部品が実装されるプリント配線基板の小型化及び多機能化もまた強く要求されている。この要求に応えるために、種々の多層配線基板技術の開発が進められている。
従来の多層配線基板技術の第１例としては、特許文献１にみられるようなＥＷＬＰ（Embedded Wafer Level Package）技術があり、この技術は、支持板上に例えば半導体チップを配置し、その上に絶縁層、層間ビア用金属柱及び配線金属層を順次ビルトアップして多層構造のパッケージ基板を形成するものである。
また、第２例としては、特許文献２にみられるように、絶縁基板の一方の面に配線用導電層を、他方の面に接着層をそれぞれ設け、層間導電ビアとなる導電性ペーストからなる導電ビア（貫通電極）を設けた配線基板を多数枚用意し、これらの配線基板を接着層を介して重ね合わせ一括加熱圧着することによって多層配線基板を形成する技術がある。
特開２００４― ９５８３６号特許公開公報 特開２００３―３１８５４６号特許公開公報 特開２００１―１０２７５４号特許公開公報 特開２００５― ４５１８７号特許公開公報
上記第１例に示すＥＷＬＰ技術は、究極的な小型化を目指すためには好適である。しかしながら、配線基板製造時にレジストマスク工程、めっき工程及び多層化工程が繰り返されるために工程数が多くなる。従って、これらの工程に対して長時間を要し製造が繁雑である。また、多層化毎の加熱工程を要し、一部の絶縁基板樹脂層に多くの熱履歴が加わり樹脂劣化などが生じ易い。
一方、上記第２例に示す技術は、第１例のような多工程数を伴う製造の繁雑さや熱履歴による絶縁基板樹脂層劣化を軽減するのに好適ではある。しかしながら、特許文献２の図６（ｅ）工程に示されているように、例えばレーザー加工によって貫通孔１４を形成する際、加工操作上、レーザービーム強度のばらつき等により導電層１２表面に凹凸差の大きな表面荒れを生じる虞がある。
この表面荒れのままに、特許文献２に記載の図６（ｈ）工程のように導電性樹脂組成物（ペースト）１５を貫通孔１４に充填して導電層１２と接続した場合、例えば配線基板の熱衝撃試験等の各種耐性試験を行った場合、前記導電層１２が前記凹凸の谷底部分から亀裂破損するなどの劣化を生じ、その接続部における接続信頼性が低下し易いという問題点がある。
また、導電層と導電性ペーストとの接続形態に関する従来技術の傾向としては、特許文献３や特許文献４にもみられるように、前記導電層と導電性ペーストとの密着性や接続抵抗等の改善を目的とした前記導電層表面の粗面化技術が多くみられる。この技術は、前記第２例と同様に、導電層粗面化の凹凸に起因する問題点を抱えており、また、積極的な粗面化に際して表面粗さや凹凸形状を高精度にコントロールする必要がある。従って、これらの理由によって、その製造が繁雑化する。
本発明は、前記従来の問題点を解決するものであり、特に多層配線基板において、層間導電ビアと配線用導電層との高い接続信頼性を得ることができる積層配線基板及びその製造方法を提供することを目的とする。
本発明の第１の態様は配線基板基材を少なくとも一つ以上積層した積層配線基板の製造方法であって、前記配線基板基材に含まれる絶縁基板の第１の面に導電層を設け、前記第１の面と反対に面する第２の面から前記導電層に到達する貫通孔を設け、前記貫通孔内における前記導電層の表面部分に平滑化処理を施し、その後、前記貫通孔内に導電性ペーストを充填して前記導電層に接続する導電ビアを形成することを特徴とする。
上記第１の態様による積層配線基板の製造方法において、前記平滑化処理は、前記貫通孔内における前記導電層の表面部分の算術平均粗さＲａが１．０μｍ以下になるように処理されることで行われることが望ましい。
上記第１の態様による積層配線基板の製造方法において、前記平滑化処理は、前記貫通孔内における前記導電層の表面部分の最大高さ粗さＲｚが３μｍ以下になるように処理されることで行われることが望ましい。
また、上記何れの積層配線基板の製造方法において、前記導電性ペーストが前記導電層との間で合金層を形成する金属成分を含んでも良い。
本発明の第２の態様は積層配線基板であって、第１の面と、前記第１の面と反対に面する第２の面とを有する絶縁基板と、前記第１の面に設けられた導電層と、第２の面から前記導電層に到達する貫通孔と前記貫通孔に充填された導電性ペーストとを含む導電ビアとを有する少なくとも一つ以上の配線基板基材を備え、前記導電層は、前記貫通孔の外側において前記絶縁基板の前記第1の面に接触した表面と、前記貫通孔内において前記導電ビアに接触し、前記第1の面に接触した表面よりも平滑な平滑面部とを備え、前記平滑面部の最大高さ粗さＲｚが３μｍ以下であることを特徴とする。
本発明の第３の態様は積層配線基板であって、第１の面と、前記第１の面と反対に面する第２の面とを有する絶縁基板と、前記第１の面に設けられた導電層と、第２の面から前記導電層に到達する貫通孔と前記貫通孔に充填された導電性ペーストとを含む導電ビアとを有する少なくとも一つ以上の配線基板基材を備え、前記導電層は、前記貫通孔の外側において前記絶縁基板の前記第1の面に接触した表面と、前記貫通孔内において前記導電ビアに接触し、前記第1の面に接触した表面よりも平滑な平滑面部とを備え、前記平滑面部の算術平均粗さＲａが１．０μｍ以下であることを特徴とする。
さらに、上記積層配線基板において、前記導電性ペーストが前記導電層との間で合金層を形成する金属成分を含んでも良い。
上記積層配線基板において、前記導電性ペーストは前記導電層との間で合金層を形成し、前記合金層の厚さは０．５〜２．０μｍであり、前記合金層にはＣｕ３Ｓｎ或いはＣｕ６Ｓｎ５が含まれていてもよい。
本発明の第４の態様は配線基板基材を少なくとも一つ以上積層した積層配線基板の製造方法であって、予め粗面化された導電層を用意し、前記配線基板基材に含まれる絶縁基板の第１の面から、前記第１の面と反対に面する第２の面から前記導電層に到達する貫通孔を設け、前記絶縁基板の前記第１の面に、前記貫通孔を塞ぐように、前記導電層を貼り合わせ、前記貫通孔内における前記導電層の表面部分に平滑化処理を施し、前記貫通孔内に導電性ペーストを充填して前記導電層に接続する導電ビアを形成することを特徴とする。
本発明の積層配線基板及びその製造方法によれば、前記導電層の貫通孔内における表面部分が平滑化処理される。従って、例えば配線基板の熱衝撃試験等の各種耐性試験においても、前記貫通孔内における前記導電層と導電ビアとの高い接続信頼性が得られる。
また、導電性ペーストからなる導電ビアを有する配線基板基材を用いている。従って、前記配線基板基材等を含む複数の基材を接着層を介して一括加熱圧着することによって、工程数を低減できる。このために、絶縁基板に熱履歴による樹脂劣化を起こすことなく簡単かつ容易に積層配線基板を製造することができる。
本発明の一実施形態に係る複数の配線基板基材を積層して積層配線基板を製造する方法を説明するための概略断面図であり、図１（ａ）は組み立て前の各配線基板基材を示し、図１（ｂ）は組み立て後の積層配線基板の構造を示す。 本発明の一実施形態に係る図１における配線基板基材の製造方法を説明するための図であり、図２（ａ）〜（ｇ）は製造工程別に示す要部拡大断面図である。 本発明の一実施形態に係る積層配線基板の高温放置後抵抗変化率を表した表２をグラフで示した特性図である。 本発明の一実施形態に係る積層配線基板の高温放置後抵抗変化率を表した表３をグラフで示した特性図である。 本発明の他の実施形態に係る積層配線基板の断面図であり、図５（ａ）は組み立て後の積層配線基板の断面図、図５（ｂ）は積層配線基板の分解断面図である。 本発明の更に他の実施形態に係る積層配線基板の断面図であり、図６（ａ）は組み立て後の積層配線基板の断面図、図６（ｂ）は積層配線基板の分解断面図である。
以下、本発明の積層配線基板及びその製造方法の一実施形態について、図１及び図２を参照して説明する。図１は複数の配線基板基材を積層して積層配線基板を製造する方法を説明するための概略断面図である。図１（ａ）は組み立て前の各配線基板基材を示す。図１（ｂ）は組み立て後の積層配線基板の構造を示す。図２（ａ）〜図２（ｇ）は、図１における各配線基板基材の製造方法を工程別に説明するための要部拡大断面図である。
まず、図１（ａ）に示されているように、複数の配線基板基材、即ち上下方向に隣り合う第１〜第４配線基板基材１〜４を重ね合わせるように配置する。前記第１配線基板基材１は、例えばポリイミド樹脂フィルムからなる第１絶縁基板１ａと、前記第１絶縁基板１ａの一方の面（上面、第１の面）にパターニング形成された配線用の例えば銅箔からなる複数の第１導電層１ｂと、前記第１絶縁基板１ａの他方の面（下面、第２の面）に全体的に接着された第１接着層１ｃとを有する。
この図に示す積層配線基板を一ユニットとしてみれば、第１配線基板基材１は、そのユニットの最下層を構成するものであるから、前記第１接着層１ｃは必要に応じて設けることができる。即ち、前記積層配線基板を電子機器の所定部材や例えばコア配線基板などの他の配線基板に貼着したい場合には、前記第１接着層１ｃを設けておく方が便利であり、そのような必要性がない場合には、前記第１接着層１ｃは省いておいてもよい。また、図１では、第１配線基板基材１には、導電性ペーストからなる導電ビアは設けられていないが、必要に応じて導電ビアを設けてもよい。
第２配線基板基材２は、例えばポリイミド樹脂フィルムからなる第２絶縁基板２ａと、前記第２絶縁基板２ａの一方の面（上面、第１の面）にパターニング形成された配線用の例えば銅箔からなる複数の第２導電層２ｂと、前記第２絶縁基板２ａの他方の面（下面、第２の面）に全体的に接着された第２接着層２ｃと、及び前記各第２導電層２ｂに対応して設けられた複数の導電ビア（貫通電極）２ｄとを有する。
前記各導電ビア２ｄは、第２絶縁基板２ａの前記各ビアに対応する部分に形成された貫通孔２ｅに充填された柱状の導電ペーストからなっている。前記各導電ビア２ｄは、その一端（上端面）が第２導電層２ｂ内面に接続され、他端（下端面）が第２接着層２ｃの下面から突出するように形成されている。そして、前記第２配線基板基材２は、前記各導電ビア２ｄの突出端のそれぞれが第１配線基板基材１の各第１導電層１ｂに重なり合うように位置を合わせて、第１配線基板基材１上に対面配置される。
第３配線基板基材３は、第３絶縁基板３ａと、前記第３絶縁基板３ａの一方の面にパターニング形成された配線用の複数の第３導電層３ｂと、第３絶縁基板３ａの他方の面に接着された第３接着層３ｃと、前記各第３導電層３ｂに対応して設けられた複数の導電ビア３ｄ及び貫通孔３ｅとを有する。
同様に、第４配線基板基材４は、第４絶縁基板４ａと、前記第４絶縁基板４ａの一方の面にパターニング形成された配線用の複数の第４導電層４ｂと、第４絶縁基板４ａの他方の面に接着された第４接着層４ｃと、前記各第４導電層４ｂに対応して設けられた複数の導電ビア４ｄ及び貫通孔４ｅとを有する。そして、第３及び第４配線基板基材３、４を構成する各部分は、前記第２配線基板基材２の対応する各部分の材料と同一の材料が使用されている。
ところで、第１〜第４配線基板基材１〜４は、その第１〜第４導電層１ｂ〜４ｂが同一の配線パターンであるように図示されているが、積層配線基板の回路配線構成の要求に応じて、相互に同一なもの或いは相互に異なるものなど様々な配線パターンで設計される。また、第２〜第４配線基板基材２〜４の各導電ビア２ｄ、３ｄ、４ｄは相互に同数で丁度スタックされた形態で図示されているが、各配線基板基材毎に導電ビアの数は任意に選択でき、導電ビア２ｄ、３ｄ及び４ｄ相互がスタックされる場合やされない場合など様々な形態をとることができる。
そして、上下に隣り合う配線基板基材同士において、一方の配線基板基材の導電ビアの突出端が他方の配線基板基材の対応する導電層に位置合わせして重ねられるように、第１〜第４配線基板基材１〜４が積層配置された後、このような積層体に上下両面から一括して加熱プレスを行うことによって、図１（ｂ）に示すような積層配線基板１０が作製される。
前記一括加熱プレスは、例えば前記積層体を真空キュアプレス機に装着し、１ｋＰａ以下の減圧雰囲気中で加熱圧着することによって行われる。このプレスの際に、前記接着層１ｃ〜４ｃは熱硬化して隣り合う配線基板基材同士を接着固定すると同時に、各導電ビア２ｄ、３ｄ、４ｄの各導電性ペーストは、対応する導電層１ｂ、２ｂ、３ｂに押し潰すようにして強固に接続された状態で熱硬化される。
また、前記各導電ビア２ｄ〜４ｄ用の導電性ペーストは、第１の金属成分として、ニッケル、鉄、アルミニウム、金、銀及び銅の群から選択された少なくとも１種類の低電気抵抗で良好な導熱性の金属粒子と、第２の金属成分として、錫、ビスマス、インジウム、亜鉛、アンチモン及び鉛の群から選択された少なくとも１種類の低融点金属粒子とを含み、エポキシ樹脂を主成分とするバインダ成分を混合したペーストである。このような導電性ペーストは、常温で、未硬化或いは半硬化の軟質状態にあり、例えば前記加熱プレス工程におけるような熱処理により熱硬化すると共に接着機能を果たす導電性材料である。
更に、前述のように前記各導電層２ｂ〜４ｂが銅または銅を主成分とする材料である場合は、前記導電性ペーストの成分として、銅または銅を主成分とする材料に拡散し易い、錫または錫を主成分としてインジウム、亜鉛、アンチモンの低融点金属成分（粒子）を含ませるとよい。この場合、その低融点金属の量を増加するほどに、前記加熱プレス時に、前記各導電層２ｂ〜４ｂと各導電ビア２ｄ〜４ｄとの界面におけるこれら相互の合金層形成量を増加させることができて、接着強度がより一層向上すると共に電気的信頼性が高められるという利点がある。
次に、図２を参照して、前記導電ビアを有する本発明の配線基板基材の製造方法の一実施形態について説明する。前記第２〜第４配線基板基材２〜４は相互に同様な方法で製造できるので、ここでは、第２配線基板基材２の製造方法を代表して説明する。図２は前記第２配線基板基材２の主要部である一導電ビア周辺部分の拡大断面図であり、第２配線基板基材２は図１のそれに対して裏返して表されている。
なお、本実施形態では第１〜第４配線基板基材１〜４の出発基板基材の一例として、厚さ２０μｍのポリイミド樹脂フィルムからなるフレキシブルな絶縁基板の片面全面に導電層材料である厚さ１２μｍの銅箔を張りつけた片面銅張板（ＣＣＬ）が用いられ、導電性ペーストとして銅、錫の金属成分を主体としたものを用いた。
まず、図２（ａ）に示すように、第２絶縁基板２ａの一方の面には、所望の回路パターンを有する配線用の第２導電層２ｂが形成される。この回路パターンは、前記銅箔表面にフォトリソグラフィによって当該回路パターンに対応するエッチングレジストパターン（エッチングマスク）を形成した後、前記銅箔に化学エッチングを施すことで得られる。なお、このエッチングには例えば塩化第二鉄を主成分とするエッチャントを用いる。
ところで、配線基板基材の出発基材として使用する市販の電解箔を使用した片面銅張板（ＣＣＬ）の、絶縁基板に接する表面は、その算術平均粗さＲａ（日本工業規格ＪＩＳ Ｂ０６０１：２００１）が一般的に２μｍ程度となっている。従って、ミクロ的にみると粗面として扱うことができる。図２はこの粗面形態を誇張して表現している。
また、第２絶縁基板２ａの他方の面には、例えば厚さ２５μｍのエポキシ系熱硬化性樹脂フィルム接着材からなる第２接着層２ｃが貼着される。第２接着層２ｃには、アクリル系樹脂などの接着材或いは熱可塑性の接着材を使用してもよく、例えばワニス状の樹脂接着剤を第２絶縁基板２ａ表面に塗布して形成してもよい。
そして、図２（ｂ）に示すように、前記第２接着層２ｃの表面に、例えば厚さ２５μｍのポリイミド樹脂からなる樹脂フィルムＦが貼り合わされる。前記樹脂フィルムＦは、ポリイミドの代わりにＰＥＴやＰＥＮなどのプラスチックフィルムを使用してもよい。また、前記第２接着層２ｃの表面に、ＵＶ照射によって接着や剥離が可能なフィルムを被着形成してもよい。
次に、図２（ｃ）に示すように、前記第２絶縁基板２ａ、第２接着層２ｃ及び樹脂フィルムＦを貫通する貫通孔２ｅが形成される。前記貫通孔２ｅは、前記樹脂フィルムＦ側から第２導電層２ｂ側に向けて、例えばＹＡＧレーザー、炭酸レーザー或いはエキシマレーザーなどによるレーザービームを照射するレーザー加工によって形成される。その際、前記貫通孔２ｅは、例えば直径１００μｍで有底状のビアホールと成る。このとき、ビアホールにおける第２導電層２ｂの内側表面、即ちビア底表面が前記貫通孔２ｅ内に露出される。
前記レーザー加工は、前記貫通孔２ｅ内のビア底表面を充分に露出させる。このとき、前記第２導電層２ｂの内側表面（ビア底表面）に、算術平均粗さＲａが３μｍ以上になるほどの大きな凹凸差を有する表面荒れ部２ｆを生じることがある。この表面荒れ部２ｆは、前記銅箔の絶縁基板に接する部分の表面粗さに比べて１．５倍となる凹凸差を有する場合がある。
また、前記貫通孔２ｅが形成された後、デスミア処理が施される。このデスミア処理には、例えばＣＦ４及びＯ２混合ガス或いはＡｒ等の不活性ガスを用いたプラズマデスミア処理や、ウエットデスミヤ処理を適用することができる。
次に、図２（ｄ）に示すように、表面荒れ部２ｆに対して平滑化処理を施して平滑面部２ｇを形成する。前記平滑面部２ｇ表面の算術平均粗さＲａは１μｍ以下、或いは最大高さ粗さＲｚ（日本工業規格ＪＩＳ Ｂ０６０１：２００１）は３μｍ以下であることが好ましい。前記算術平均粗さＲａ、または最大高さ粗さＲｚの好適値に関しては、後述の表１、表２、表３、図３によって詳細に説明する。
前記平滑面部２ｇの算術平均粗さＲａを１μｍ以下（又は最大高さ粗さＲｚを３μｍ以下）にするための平滑化処理を行う方法として、例えば化学的ウエットエッチング法を適用することができる。前記化学的ウエットエッチング法は、具体的には、例えば硫酸加水、硫酸、塩酸、塩化鉄溶液及び塩化銅溶液の群から選択された少なくとも１種類からなる化学的エッチング液を用いて、前記第２導電層２ｂ内表面の表面荒れ部２ｆを溶解することによって平滑化処理する方法である。この方法によれば、算術平均粗さＲａが１μｍ以下の平滑表面からなる平滑面部２ｇを、正確に簡単かつ容易に形成することができる。
また、平滑化処理の他の方法としては、表面荒れ部２ｆに砥粒を衝突させて平滑化するサンドブラスト法、表面荒れ部２ｆをレーザーにより蒸発させて平滑化するレーザーアブレーション法、或いは表面荒れ部２ｆをプラズマガス雰囲気で物理的にエッチングして平滑化するプラズマドライエッチング法を採用することも可能である。
ここで、前記平滑化処理の各方法について、更に、具体的に説明する。
１．化学的ウエットエッチング法；
一例として硫酸と過酸化水素水を用いて、前記導電層２ｂの銅を硫酸銅に溶解させる方法を採用する。この方法は、一般的な処理液のために低コストであり、濃度や温度等の管理によりエッチング量（速度）を調整し易く、前記導電層２ｂ内面を容易に平滑化することができるという利点がある。後述する他の各種方法に比べて、最も好ましい方法である。
２．サンドブラスト法；
砥粒をそのまま、或いは砥粒と水の混合液（研磨剤）を前記導電層２ｂの内面に照射若しくは噴射することによって、前記導電層内面の平滑化処理を行う。この方法は、物理的研磨処理であり、基材との化学反応を起こさないために、処理後のイオンコンタミネーションが少ないという利点がある。
３．レーザーアブレーション法；
対象物である前記導電層内面にエネルギー密度の高いレーザー光を照射し、その照射部分に局所的に急激な温度上昇を発生させ、その部分を液化或いは気化させることによって前記導電層内面の平滑化処理を行う。この方法は、レーザーのエネルギー（周波数又は強度）を調整することにより前記導電層内面の平滑化形状を調整し易いという利点がある。
４．プラズマドライエッチング法；
Ａｒなどのプラズマガスを照射して前記導電層内面を研磨することによって、平滑化処理を行う。この方法は、前記サンドブラスの砥粒に比較して格段に微細かつ精細な平滑化処理が可能であるという利点がある
次に、図２（ｅ）のように、樹脂フィルムＦの上表面に供給された導電ペースト２Ｄを、スキージＳで前記上表面に沿ってスキージングしてスクリーン印刷することによって、図２（ｆ）のように、貫通孔２ｅ内の空間を埋め尽くすまで充填して導電ビア（貫通電極）２ｄを形成する。
その後、図２（ｇ）に示すように、前記樹脂フィルムＦを剥離すると、導電ビア２ｄの上端部は、前記樹脂フィルムＦの厚さ寸法分の高さをもって前記接着材層２ｃの上面側に突出した状態で露出される。つまり、前記樹脂フィルムＦは、その厚さを種々選定することによって導電ビア２ｄの突出高さを調整することができるマスクフィルムである。
以上の製造工程を経て前記第２配線基板基材２が完成する。また、前記第３及び第４配線基板基材３、４は、配線用導電層のパターン形状、導電ビア数及び配置を異ならせることがある以外は前記第２配線基板基材２と同じ材料及び方法で製作される。
本実施形態の説明において、前記第１配線基板基材１は導電ビアを有しないので、図２（ａ）に示された導電層１ｂのパターンニング形成工程でその製作を完了する。このようにして製作された前記第１〜第４配線基板基材１〜４は、図１（ａ）に示すように配置され、前述のように積層配線基板１０の組み立て工程に進められる。
本発明の一実施形態で述べた導電ビア付の配線基板基材の構造及び製造方法によれば、従来、貫通孔を形成しデスミア処理した後に、平滑化処理なしに、導電ペーストを充填していたのに対して、デスミア処理後、図２（ｄ）に示すような平滑化処理が行われているために、前記貫通孔２ｅ形成時に生じた第２導電層２ｂの表面荒れ部２ｆは排除され、平滑面部２ｇが形成される。そうして、図２（ｆ）に示すように導電ペーストが平滑面部２ｇに押圧接触した状態で貫通孔２ｅに充填され、導電ビア２ｄが形成される。
そのために前述したような熱衝撃試験等の各種耐性試験を行っても、従来技術で問題となっていた導電層の表面凹凸差に起因した亀裂破損等を防止できるため、導電層２ｂ〜４ｂの製造時の形状及び導電度が維持されると共に導電層２ｂ〜４ｂと導電ビア２ｄ〜４ｄとの接続信頼性が向上する。
また、第２導電層２ｂ内表面が平滑面部２ｇを有するために、導電ビア（貫通電極）２ｄの下端部は、ペースト内の導電性の金属粒子がその粒径に関係なく一様に分布された状態で前記平滑面部２ｇに押圧接続される。そして、その押圧接続された部分は、図１（ｂ）に示す一括加熱プレス工程で、加圧された状態で前記ペーストが熱硬化されることによって、更に強固に接続固定される。
更に、前述のように、銅箔からなる第２導電層２ｂに拡散し易い錫または主成分が錫となる金属粒子が前記導電性ペーストに含まれる場合は、前記加熱プレス時に前記平滑面部２ｇと各導電ビア２ｄとの接合界面に平滑な合金層が一様に確実に形成されて、その接続強度が増加し接続抵抗がより一層低減され得る。
次に、前述のような本発明の一実施形態に係る方法によって製作された積層配線基板について第１の高温放置試験を行い、その接続信頼性について測定した結果を表１、表２及び図３に示す。この高温放置試験において各サンプルは、ＪＥＤＥＣ・ＭＳＬ・レベル３のもとで吸湿リフロー試験を行った後、１７５℃で１００時間放置した。従来技術及び本発明のいずれについても４００個の導電ビアをサンプルとして試験し、その接続抵抗の平均値（ｍΩ）、標準偏差値及び抵抗変化率（％）について測定した。
まず、表１について説明する。表中の本発明の欄は、平滑化処理により前記導電層（２ｂ〜４ｂ）の各平滑面部表面の算術平均粗さＲａを０．６μｍとした場合の高温放置試験前後の試験結果を表す。また、表中の従来技術の欄は、平滑化処理を施さない特許文献２のような技術を用いた場合の高温放置試験前後の試験結果を表す。
前記試験結果において、貫通孔内での導電層と導電ビアとの接続部の接続抵抗平均値（ｍΩ）に着目してみると、従来技術では高温放置試験後の接続抵抗が試験前の２．５倍にも及ぶ６．９８ｍΩと大幅に増加している。
これに対し、本発明によれば、同試験前後の接続抵抗がそれぞれ２．４２ｍΩ及び２．６８ｍΩと低い値であり、試験前後の変化が小さく、特に試験後の本発明における接続抵抗が従来に比して遙かに小さいことから、本発明における配線基板基材は高い接続信頼性を有していることが分かる。
標準偏差値に関しても、従来技術では、試験前後に拘わらず接続抵抗のばらつきは大きく、しかも試験前後で４．８１ｍΩから７．８７ｍΩへと大きく変化している。一方、本発明では、試験前後に拘わらず接続抵抗のばらつきは従来の１桁以下も小さく、試験前後で０．２５６ｍΩから０．３９３ｍΩへと変化も小さい。
更に、同試験前後の抵抗変化率に関しても、従来技術では、１５２．９％と大きく変化している。一方、本発明では、１０．７％と著しく小さいことが分かる。即ち、本発明は高い接続信頼性を有しかつ品質の揃った配線基板基材が安定して得られ、高性能かつ高品質の積層配線基板を提供することができる。
そして、表２は、平滑化処理によって、導電層（２ｂ〜４ｂ）の各平滑面部の表面、即ちビア底表面の算術平均粗さＲａを０．０５μｍ、０．６μｍ、１．０μｍ、１．５μｍ、２．０μｍとした５種類のサンプルについて、導電層と導電ビアとの接続部の高温放置試験前後の抵抗変化率（％）を測定した結果を表す。また、表２に対応する抵抗変化率に関するグラフを図３に示す。なお、ビア底表面の算術平均粗さＲａは、走査型共晶点レーザ顕微鏡を用いて測定した。
表２及び図３に示されているように、Ｒａが０．６μｍのサンプルは、既に表１にも示したように、抵抗変化率が１０．７％であり、Ｒａが１．０μｍ、１．５μｍ及び２．０μｍのサンプルの場合、それぞれ対応する抵抗変化率が４８．４％、１０２．１％及び１５３．４％となっている。また、高い接続信頼性を有する配線基板基材並びに積層配線基板を、その信頼性を長期に亘って確実に維持して市場に安定して供給するには、実用上、抵抗変化率が５０％以内であることが望ましいので、前記ビア底表面の算術平均粗さＲａを１μｍ以下とすることがより好ましい。更には、平滑化処理時間に係わる生産性を満足するレベルに維持するには、Ｒａが０．０５μｍ以上とすることが望ましく、この場合における抵抗変化率は９．８％と低く抑えられ、その信頼性も満足できる。従って、本発明においての前記Ｒａのより好ましい範囲は０．０５μｍ以上１μｍ以下ということができる。
また、同様の条件にて新たに作製した５種類のサンプルについて第２の高温放置試験を行い、その接続信頼性について測定した結果を表３、及び表３のグラフを図４に示す。この高温放置試験において各サンプルは、ＪＥＤＥＣ・ＭＳＬ・レベル３のもとで吸湿リフロー試験を行った後、１２５℃で１０００時間放置した。また、この場合も４００個の導電ビアをサンプルとして試験し、その接続抵抗の平均値（ｍΩ）、標準偏差値及び抵抗変化率（％）について測定した。表３は、平滑化処理によって、導電層（２ｂ〜４ｂ）の各平滑面部の表面、即ちビア底表面の最大高さ粗さＲｚを１．７μｍ、２．６μｍ、３．０μｍ、６．２μｍ、９．８μｍとした５種類のサンプルについて、導電層と導電ビアとの接続部の高温放置試験前後の抵抗変化率（％）を測定した結果を表す。
表３及び図４に示すように、第２の高温試験において、最大高さ粗さＲｚが１．７μｍのサンプルの抵抗変化率は２．３％となった。同様に、Ｒｚが２．６μｍ、３．０μｍ、６．２μｍ、及び９．８μｍの場合、それぞれ対応する抵抗変化率は８．４％、４３％、１２１％、１３１８％となった。
第１の高温試験結果について述べたように、高い接続信頼性を有する配線基板基材並びに積層配線基板を、その信頼性を長期に亘って確実に維持して市場に安定して供給するには、抵抗変化率が５０％以内であることが望ましい。従って、この試験結果によれば、前記ビア底表面の最大高さ粗さＲｚを３．０μｍ以下とすることがより好ましい。更には、平滑化処理時間に係わる生産性を満足するレベルに維持するには、最大高さ粗さＲｚを１．７μｍ以上とすることが望ましく、この場合における抵抗変化率は２．３％と低く抑えられ、その信頼性も満足できる。従って、本発明においての最大高さ粗さＲｚの好適な範囲は１．７μｍ以上３．０μｍ以下と結論できる。
なお、導電層とビア部の界面について断面観察を行ったところ、Ｃｕ３Ｓｎ、Ｃｕ６Ｓｎ５の合金層が確認された。また、合金層の厚さに関して、平滑化処理を行わないサンプルは薄いのに対し、算術平均粗さＲａ＝０．０５〜１．０μｍとしたサンプル、および最大高さ粗さＲｚ＝１．７〜３．０μｍとしたサンプルは０．５〜２．０μｍの範囲にある事が確認された。
以上のように、本発明の一実施形態に係る配線基板基材を用いて積層配線基板を製造する場合、前記第２〜第４配線基板基材２〜４は、絶縁基板の片面に金属銅箔張りした所謂片面ＣＣＬを用い、その絶縁基板に貫通孔を設けて導電ペーストを印刷充填して前記導電ビア２ｄ〜４ｄを形成することによって簡単に得られる。
そして、ＣＣＬを基材とする第１配線基板基材１上に前記第２〜第４配線基板基材２〜４を順次重ねた後、一括熱プレスすることによって積層配線基板を簡単に製造することができる。従って、本発明の一実施形態に係る製造方法によれば、従来のビルトアップ方式（特許文献１参照）に比べて、全ての工程において、めっき工程を排除し、生産時間及び生産コストを大幅に低減できると共に、前記配線基板基材にかかる熱履歴並びに同基材の劣化を著しく低減できる。
さらに、ビア底表面粗さをＲａ＝０．６μｍ以下、又は最大高さ粗さＲｚ＝３．０μｍ以下とし、低融点金属を含む導電ペーストを使用することによって、最適な合金層が得られ、良好な信頼性が得られる。
前記本発明の一実施形態における図２（ｃ）の工程について、レーザー加工によって、貫通孔内の導電層表面に表面荒れが生じた場合について、図２（ｄ）の工程で平滑化処理を施した例について説明したが、本発明はこのような場合に限定されるものではない。例えば、配線基板基材の製品或いは製造上の目的に応じて予め粗面化された銅箔を用意し、絶縁基板に貫通孔を設けた後、その貫通孔を塞ぐように前記銅箔を張り合わせる場合がある。このような場合でも、前記貫通孔内の銅箔表面に平滑化処理をすることによって前記同様の効果を得ることができる。
また、前記一実施形態における第１配線基板基材１は、絶縁基板にフレキシブルな材料を用いた所謂ＦＰＣで構成したが、絶縁基板に例えばガラスエポキシ樹脂を用いた所謂ＲＰＣで構成してもよい。前記第１配線基板基材１に代えて単層或いは多層のコア配線基板を用いてもよく、前記第１配線基板基材１や前記コア配線基板等上に積層して積層配線基板１０を形成するに際して、必ずしも前記第２〜第４配線基板基材２〜４を全て積層する必要はなく、導電ビア付の配線基板基材は、少なくとも一つ以上が積層されればよい。
更には、前記第１〜第４配線基板基材１〜４の各絶縁基板の少なくとも一つを、例えばガラス繊維に樹脂接着剤を含浸させた絶縁基板で構成してもよく、その場合は、前記接着層１ｃ〜４ｃのような接着層を敢えて貼着する必要はない。
そして、本発明は、前記導電ビア付の配線基板基材が、例えばガラスエポキシ樹脂のようなリジットな絶縁基板を用いた所謂ＲＰＣで構成される場合にも適用できる。
次に、本発明の積層配線基板を利用した他の実施形態について、図５を参照して説明する。図５（ａ）は組み立て後の完成された積層配線基板の断面構造であり、図５（ｂ）はその分解断面図である。即ち、図の上下方向に対して中央に位置するコア配線基板基材４０は、その出発基材として例えば両面銅張積層板（両面ＣＣＬ）を用いて形成されている。コア配線基板基材４０は、例えばガラスエポキシ樹脂或いはポリイミド樹脂などからなる絶縁基板４０ａである。絶縁基板４０ａの両面に設けられた銅層に化学的マスクエッチング等による回路パターン形成を行った結果、前記絶縁基板４０ａの両面に配線用の導電層４０ｂ、４０ｂ１、４０ｂ２が形成される。
そして、図の左右方向の中央部に示されているように、例えばドリル或いはレーザーを用いて、上側導電層４０ｂ１と絶縁基板４０ａと下側導電層４０ｂ２との重なり部分を貫通するスルーホールＴＨが形成されている。前記スルーホールＴＨの内面及び両導電層４０ｂ１、４０ｂ２表面に亘って例えば銅めっきを施すことによって、スルーホール型の層間導電ビア４０ｃが形成されている。前記銅めっきは、ここでは、前記各導電層４０ｂ、４０ｂ１、４０ｂ２に対して全体的に施されているが、マスキングにより前記層間導電ビア４０ｃに対応する部分のみに施すこともできる。
その後、前記コア配線基板基材４０の上側に、第１及び第２配線基板基材４１、４２が順次積層され、同じく下側には第３及び第４配線基板基材４３、４４が順次積層される。これにより積層配線基板が、コア配線基板基材４０を中心とした上下対称積層構造となる。前記第１〜第４の配線基板基材（４１〜４４）の何れもが、これらに対応する絶縁基板（４１ａ〜４４ａ）と、導電層（４１ｂ〜４４ｂ）と、接着層（４１ｃ〜４４ｃ）と、貫通孔（４１ｅ〜４４ｅ）と、導電ビア（４１ｄ〜４４ｄ）とを有し、前記導電層（４１ｂ〜４４ｂ）の前記導電ビア（４１ｄ〜４４ｄ）に接する内面には、平滑化処理による平滑面部（４１ｇ〜４４ｇ）が形成されている。
また、前記第１〜第４配線基板基材４１〜４４は、図１及び図２に示した一実施形態における第１〜第４配線基板基材１〜４と同様な基材を用いて同様な方法で作製される。そして、前記コア配線基板基材４０及び前記第１〜第４配線基板基材４１〜４４は、図５（ｂ）のように相互に位置合わせして重ね合わされる。その後、前述のような真空キュアプレス機に装着して一括加熱プレスすることによって、図５（ａ）に示すような上下対称構造の積層配線基板が組み立てられる。
このような他の実施形態の積層配線基板は、前記コア配線基板基材４０のスルーホール型層間導電ビア４０ｃを通じて、上側の第１及び第２配線基板基材４１、４２の回路と下側の第３及び第４配線基板基材４３、４４の回路とを連結できる。しかも、前記導電層（４１ｂ〜４４ｂ）内面に平滑化処理による平滑面部（４１ｇ〜４４ｇ）が形成されているために、熱衝撃試験等の各種耐性試験に際しても、高い接続信頼性が得られる。
次に、本発明の積層配線基板の更に他の実施形態について、図６を参照して説明する。図６（ａ）は組み立て後の完成された積層配線基板の断面構造であり、図６（ｂ）はその分解断面図である。また、図５に示した実施形態の構成部材と同様な部材については、同一符号を付して、その説明を省略し、特徴的な構成部分について説明する。即ち、この図の上下方向において中央に位置する位置のコア配線基板基材５０は、その出発基材として例えば両面銅張積層板（両面ＣＣＬ）を用いて形成されている。コア配線基板基材５０は、例えばガラスエポキシ樹脂或いはポリイミド樹脂などからなる絶縁基板５０ａである。絶縁基板５０ａの両面の銅層に化学的マスクエッチング等による回路パターン形成を行った結果、前記絶縁基板５０ａの両面に配線用の導電層５０ｂ、５０ｂ１、５０ｂ２が形成される。
そして、図中の左右方向の中央部に示されているように、上側導電層５０ｂ１と絶縁基板５０ａとを貫通するようにレーザー加工を施してレーザービアホール（ＬＶＨ）ＶＨが形成される。前記ビアホールＶＨは、その下面が下側導電層５０ｂ２によって塞がれており、有底の上方開口形状とされている。そこで、前記ビアホールＶＨの内面、上側導電層５０ｂ１表面及び下側導電層５０ｂ２のホールＶＨ内表面に亘って例えば銅めっきを施すことによって、ＬＶＨ型の層間導電ビア５０ｃが形成される。前記銅めっきは、ここでは前記上側導電層５０ｂに対して同時に施しているが、マスキングにより前記層間導電ビア５０ｃに対応する部分のみに施すこともできる。また、下側導電層５０ｂや５０ｂ２への銅めっきは、図示の例では施されてないが、必要に応じて施すのも自由である。
ところで、前記コア配線基板基材５０の上下両側に、前記第１、第２配線基板基材４１、４２と、前記第３、第４配線基板基材４３、４４とを、それぞれ図６（ｂ）のように相互に位置合わせして重ね合わせ、真空キュアプレス機に装着して一括加熱プレスすることによって、図６（ａ）に示すような上下対称積層構造の積層配線基板が組み立てられる。
このような更なる他の実施形態の積層配線基板によれば、前記コア配線基板基材５０のＬＶＨ型層間導電ビア５０ｃを通じて、上側の第１及び第２配線基板基材４１、４２の回路と下側の第３及び第４配線基板基材４３、４４の回路とが連結されることになる。しかも、前記導電層（４１ｂ〜４４ｂ）内面に平滑化処理による平滑面部（４１ｇ〜４４ｇ）が形成されているために、熱衝撃試験等の各種耐性試験に際しても、前記導電層と導電ビアとの高い接続信頼性が得られる。
 産業上の利用の可能性
本発明の積層配線基板及びその製造方法によれば、前記導電層の貫通孔内における表面部分が平滑化処理される。従って、例えば配線基板の熱衝撃試験等の各種耐性試験においても、前記導電層と導電ビアとの高い接続信頼性が得られる。

Claims (9)

  1. 配線基板基材を少なくとも一つ以上積層した積層配線基板の製造方法であって、
    前記配線基板基材に含まれる絶縁基板の第１の面に導電層を設け、
    前記第１の面と反対に面する第２の面から前記導電層に到達する貫通孔を設け、
    前記貫通孔内における前記導電層の表面部分に平滑化処理を施し、
    その後、前記貫通孔内に導電性ペーストを充填して前記導電層に接続する導電ビアを形成することを特徴とする積層配線基板の製造方法。
  2. 前記平滑化処理は、前記貫通孔内における前記導電層の表面部分の算術平均粗さＲａが１．０μｍ以下になるように処理されることを特徴とする請求項１に記載の積層配線基板の製造方法。
  3. 前記平滑化処理は、前記貫通孔内における前記導電層の表面部分の最大高さ粗さＲｚが３μｍ以下になるように処理されることを特徴とする請求項１に記載の積層配線基板の製造方法。
  4. 前記導電性ペーストが前記導電層との間で合金層を形成する金属成分を含むことを特徴とする請求項１〜３の何れかに記載の積層配線基板の製造方法。
  5. 第１の面と、前記第１の面と反対に面する第２の面とを有する絶縁基板と、
    前記第１の面に設けられた導電層と、
    第２の面から前記導電層に到達する貫通孔と前記貫通孔に充填された導電性ペーストとを含む導電ビアと、
    を有する少なくとも一つ以上の配線基板基材
    を備え、
    前記導電層は、前記貫通孔の外側において前記絶縁基板の前記第1の面に接触した表面と、前記貫通孔内において前記導電ビアに接触し、前記第1の面に接触した表面よりも平滑な平滑面部とを備え、前記平滑面部の最大高さ粗さＲｚが３μｍ以下であることを特徴とする積層配線基板。
  6. 第１の面と、前記第１の面と反対に面する第２の面とを有する絶縁基板と、
    前記第１の面に設けられた導電層と、
    第２の面から前記導電層に到達する貫通孔と前記貫通孔に充填された導電性ペーストとを含む導電ビアと、
    を有する少なくとも一つ以上の配線基板基材
    を備え、
    前記導電層は、前記貫通孔の外側において前記絶縁基板の前記第1の面に接触した表面と、前記貫通孔内において前記導電ビアに接触し、前記第1の面に接触した表面よりも平滑な平滑面部とを備え、前記平滑面部の算術平均粗さＲａが１．０μｍ以下であることを特徴とする積層配線基板。
  7. 前記導電性ペーストが前記導電層との間で合金層を形成する金属成分を含むことを特徴とする請求項５に記載の積層配線基板。
  8. 前記導電性ペーストは前記導電層との間で合金層を形成し、前記合金層の厚さは０．５〜２．０μｍであり、前記合金層にはＣｕ３Ｓｎ或いはＣｕ６Ｓｎ５が含まれることを特徴とする請求項５乃至７の何れか一項に記載の積層配線基板。
  9. 配線基板基材を少なくとも一つ以上積層した積層配線基板の製造方法であって、
    予め粗面化された導電層を用意し、
    前記配線基板基材に含まれる絶縁基板の第１の面から、前記第１の面と反対に面する第２の面から前記導電層に到達する貫通孔を設け、
    前記絶縁基板の前記第１の面に、前記貫通孔を塞ぐように、前記導電層を貼り合わせ、
    前記貫通孔内における前記導電層の表面部分に平滑化処理を施し、
    前記貫通孔内に導電性ペーストを充填して前記導電層に接続する導電ビアを形成することを特徴とする積層配線基板の製造方法。
JP2009515174A 2007-05-17 2008-05-14 積層配線基板及びその製造方法 Active JP4955763B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009515174A JP4955763B2 (ja) 2007-05-17 2008-05-14 積層配線基板及びその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007131324 2007-05-17
JP2007131324 2007-05-17
JP2009515174A JP4955763B2 (ja) 2007-05-17 2008-05-14 積層配線基板及びその製造方法
PCT/JP2008/058867 WO2008143099A1 (ja) 2007-05-17 2008-05-14 積層配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2008143099A1 JPWO2008143099A1 (ja) 2010-08-05
JP4955763B2 true JP4955763B2 (ja) 2012-06-20

Family

ID=40031808

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009515174A Active JP4955763B2 (ja) 2007-05-17 2008-05-14 積層配線基板及びその製造方法

Country Status (7)

Country Link
US (1) US8502086B2 (ja)
EP (1) EP2157842B1 (ja)
JP (1) JP4955763B2 (ja)
KR (1) KR101116712B1 (ja)
CN (1) CN101683007B (ja)
TW (2) TW200904291A (ja)
WO (1) WO2008143099A1 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010113448A1 (ja) * 2009-04-02 2010-10-07 パナソニック株式会社 回路基板の製造方法および回路基板
KR101048489B1 (ko) * 2009-06-24 2011-07-11 성균관대학교산학협력단 관통형전극 및 그의 형성방법
JP2011096900A (ja) * 2009-10-30 2011-05-12 Fujitsu Ltd 導電体およびプリント配線板並びにそれらの製造方法
JP5352437B2 (ja) * 2009-11-30 2013-11-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101019756B1 (ko) * 2009-12-24 2011-03-09 제일모직주식회사 비자외선형 다이접착필름 및 제조방법
JP5439165B2 (ja) * 2009-12-28 2014-03-12 株式会社フジクラ 多層配線板及びその製造方法
KR20110113980A (ko) * 2010-04-12 2011-10-19 삼성전자주식회사 필름을 포함한 다층 인쇄회로기판 및 그 제조 방법
KR101156854B1 (ko) * 2010-05-03 2012-06-20 삼성전기주식회사 반도체 패키지 기판 및 그 제조방법
KR20120009705A (ko) 2010-07-20 2012-02-02 삼성정밀화학 주식회사 방향족 액정 폴리에스테르 수지의 제조방법 및 방향족 액정 폴리에스테르 수지 컴파운드의 제조방법
JP2012169486A (ja) * 2011-02-15 2012-09-06 Fujikura Ltd 基材、配線板、基材の製造方法及び配線板の製造方法
KR20140047967A (ko) * 2012-10-15 2014-04-23 삼성전기주식회사 다층형 코어리스 인쇄회로기판 및 그 제조 방법
KR101497192B1 (ko) * 2012-12-27 2015-02-27 삼성전기주식회사 전자부품 내장 인쇄회로기판 및 그 제조방법
WO2014119178A1 (ja) * 2013-01-30 2014-08-07 京セラ株式会社 実装構造体の製造方法
ITMI20130686A1 (it) * 2013-04-24 2014-10-25 Perfetti Van Melle Spa Gomme da masticare
WO2015032062A1 (zh) * 2013-09-06 2015-03-12 Chang Yu-Chun 液态玻璃的应用
US10425724B2 (en) 2014-03-13 2019-09-24 Starkey Laboratories, Inc. Interposer stack inside a substrate for a hearing assistance device
CN107709418B (zh) 2015-05-08 2021-04-27 汉高知识产权控股有限责任公司 可烧结的膜和膏及其使用方法
CN106356355B (zh) * 2015-07-15 2020-06-26 恒劲科技股份有限公司 基板结构及其制作方法
JP2016105512A (ja) * 2016-03-01 2016-06-09 京セラサーキットソリューションズ株式会社 配線基板の製造方法
JP6623941B2 (ja) * 2016-06-09 2019-12-25 株式会社デンソー 多層基板の製造方法
JP6700207B2 (ja) * 2017-02-08 2020-05-27 矢崎総業株式会社 印刷回路の電気接続方法
JP7075785B2 (ja) * 2018-03-08 2022-05-26 スタンレー電気株式会社 回路基板、電子回路装置、および、回路基板の製造方法
CN110798977B (zh) * 2018-08-01 2021-03-23 鹏鼎控股(深圳)股份有限公司 薄型天线电路板及其制作方法
CN112449514B (zh) * 2019-08-31 2022-12-20 鹏鼎控股(深圳)股份有限公司 多层线路板及其制作方法
JP7031955B2 (ja) * 2019-09-10 2022-03-08 Ｆｉｃｔ株式会社 回路基板の製造方法
CN115284696B (zh) * 2022-08-11 2023-07-25 业成科技（成都）有限公司 复合光学膜结构及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003101219A (ja) * 2001-09-27 2003-04-04 Kyocera Corp 配線基板及びその製造方法
JP2003133737A (ja) * 2001-10-29 2003-05-09 Kyocera Corp 多層配線基板及びその製造方法
JP2004179362A (ja) * 2002-11-27 2004-06-24 Kyocera Corp 配線基板およびこれを用いた電子装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3506002B2 (ja) * 1997-07-28 2004-03-15 松下電工株式会社 プリント配線板の製造方法
US6413620B1 (en) * 1999-06-30 2002-07-02 Kyocera Corporation Ceramic wiring substrate and method of producing the same
JP2001102754A (ja) 1999-09-30 2001-04-13 Kyocera Corp 多層配線基板
JP2001230551A (ja) * 2000-02-14 2001-08-24 Ibiden Co Ltd プリント配線板並びに多層プリント配線板及びその製造方法
JP2002134864A (ja) * 2000-10-24 2002-05-10 Ngk Spark Plug Co Ltd 配線基板及び配線基板の製造方法
AU2002216373A1 (en) * 2000-12-21 2002-07-01 Hitachi Ltd. Solder foil and semiconductor device and electronic device
US6623844B2 (en) * 2001-02-26 2003-09-23 Kyocera Corporation Multi-layer wiring board and method of producing the same
JP4392157B2 (ja) * 2001-10-26 2009-12-24 パナソニック電工株式会社 配線板用シート材及びその製造方法、並びに多層板及びその製造方法
JP3996521B2 (ja) 2002-02-22 2007-10-24 株式会社フジクラ 多層配線基板用基材の製造方法
US6767411B2 (en) * 2002-03-15 2004-07-27 Delphi Technologies, Inc. Lead-free solder alloy and solder reflow process
JP3888267B2 (ja) 2002-08-30 2007-02-28 カシオ計算機株式会社 半導体装置およびその製造方法
JP2005045187A (ja) 2003-07-25 2005-02-17 Matsushita Electric Ind Co Ltd 回路基板の製造方法、回路基板および多層回路基板
JP2005251949A (ja) * 2004-03-03 2005-09-15 Sony Corp 配線基板及びその製造方法
JP4747707B2 (ja) * 2004-11-09 2011-08-17 ソニー株式会社 多層配線基板及び基板製造方法
GB2421030B (en) * 2004-12-01 2008-03-19 Alpha Fry Ltd Solder alloy
US7976956B2 (en) * 2005-08-01 2011-07-12 Furukawa Circuit Foil., Ltd. Laminated circuit board

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003101219A (ja) * 2001-09-27 2003-04-04 Kyocera Corp 配線基板及びその製造方法
JP2003133737A (ja) * 2001-10-29 2003-05-09 Kyocera Corp 多層配線基板及びその製造方法
JP2004179362A (ja) * 2002-11-27 2004-06-24 Kyocera Corp 配線基板およびこれを用いた電子装置

Also Published As

Publication number Publication date
US8502086B2 (en) 2013-08-06
JPWO2008143099A1 (ja) 2010-08-05
KR20100008005A (ko) 2010-01-22
EP2157842B1 (en) 2018-03-14
EP2157842A1 (en) 2010-02-24
CN101683007B (zh) 2011-12-28
US20100147576A1 (en) 2010-06-17
TW200904291A (en) 2009-01-16
TW200941656A (en) 2009-10-01
WO2008143099A1 (ja) 2008-11-27
KR101116712B1 (ko) 2012-03-13
CN101683007A (zh) 2010-03-24
EP2157842A4 (en) 2011-11-30

Similar Documents

Publication Publication Date Title
JP4955763B2 (ja) 積層配線基板及びその製造方法
JP4434315B2 (ja) 多層配線基板の製造方法
JP4876272B2 (ja) 印刷回路基板及びその製造方法
TWI381786B (zh) An intermediate member for manufacturing a circuit board and a method of manufacturing the circuit board using the intermediate member
JP2012142559A (ja) 多層配線基板及びその製造方法
JP2005216935A (ja) 半導体装置およびその製造方法
TWI555451B (zh) 電路基板、電路基板的製造方法及電子機器
JP2008103548A (ja) 多層プリント配線板及びその製造方法
JP2006286724A (ja) 配線基板及びその製造方法
JP2008263188A (ja) 回路基板の製造方法
US20120111625A1 (en) Printed circuit board and method for filling via hole thereof
JP2007005815A (ja) 多層印刷回路基板およびその製造方法
JP2009049444A (ja) 多層回路基板の製造方法
JP2005072061A (ja) 配線基板およびその製造方法
JP2010278379A (ja) 配線基板およびその製造方法
KR100722604B1 (ko) 인쇄회로기판의 제조방법
JP2006060150A (ja) 配線基板の製造方法
JP2011181629A (ja) 配線基板およびその製造方法
JP2004241427A (ja) 配線基板の製造方法
JP5303532B2 (ja) プリント配線板、その製造方法、多層プリント配線板、及びその製造方法
JP2005045008A (ja) 多層積層体およびその製造方法
JP2007115951A (ja) インターポーザ基板及びその製造方法
JP2007042721A (ja) 多層配線基板とその製造方法
JP2010034391A (ja) 多層プリント配線板及び多層プリント配線板の製造方法
KR20060003847A (ko) 내층 알씨씨에 범퍼가 구비된 범프 홀을 갖는 다층인쇄회로기판 및 이의 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110812

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120315

R151 Written notification of patent or utility model registration

Ref document number: 4955763

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150323

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250