KR20100008005A - 적층 배선 기판 및 그 제조 방법 - Google Patents

적층 배선 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20100008005A
KR20100008005A KR1020097026234A KR20097026234A KR20100008005A KR 20100008005 A KR20100008005 A KR 20100008005A KR 1020097026234 A KR1020097026234 A KR 1020097026234A KR 20097026234 A KR20097026234 A KR 20097026234A KR 20100008005 A KR20100008005 A KR 20100008005A
Authority
KR
South Korea
Prior art keywords
wiring board
conductive
conductive layer
hole
laminated
Prior art date
Application number
KR1020097026234A
Other languages
English (en)
Other versions
KR101116712B1 (ko
Inventor
다카하루 혼도
Original Assignee
가부시키가이샤후지쿠라
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤후지쿠라 filed Critical 가부시키가이샤후지쿠라
Publication of KR20100008005A publication Critical patent/KR20100008005A/ko
Application granted granted Critical
Publication of KR101116712B1 publication Critical patent/KR101116712B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/2919Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83191Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/0665Epoxy resin
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0394Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0191Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0346Deburring, rounding, bevelling or smoothing conductor edges
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0392Pretreatment of metal, e.g. before finish plating, etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Dicing (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

적층 배선 기판의 제조 방법은 한쪽 면에 도전층(1b∼4b)이 설치된 절연 기판(1a∼4a), 상기 절연 기판에 형성되고 다른쪽 면 측으로부터 상기 도전층에 도달하는 관통 구멍(2e∼4e) 및 상기 관통 구멍 내에 도전성 페이스트를 충전하여 상기 도전층에 접속시킨 도전 비어(2d∼4d)를 가지는 배선 기판 기재(2∼4)를, 적어도 1개 이상 적층한 적층 배선 기판의 제조 방법으로서, 상기 도전성 페이스트가 관통 구멍에 충전되기 전에, 상기 도전층의 관통 구멍 내에서의 표면 부분에 평활화 처리를 실시하여 평활면부(2g)를 형성하는 것을 특징으로 한다.

Description

적층 배선 기판 및 그 제조 방법{LAMINATED WIRING BOARD AND METHOD FOR MANUFACTURING THE SAME}
본 발명은, 적층 배선 기판 및 그 제조 방법에 관한 것으로서, 특히 다층 배선 기판에 있어서, 층간 도전 비어(via)와 배선용 도전층과의 높은 접속 신뢰성을 얻을 수 있는 적층 배선 기판 및 그 제조 방법에 관한 것이다.
최근, 휴대 전화기나 각종 디지털 전자 기기 등의 소형화 및 다기능화의 요구가 높아짐에 따라, 이들 기기에 사용되는 반도체 IC소자 등의 전자 부품, 및 이와 같은 부품이 실장되는 프린트 배선 기판의 소형화 및 다기능화도 강하게 요구되고 있다. 이 요구에 부응하게 위해, 각종 다층 배선 기판 기술의 개발이 진행되고 있다.
종래의 다층 배선 기판 기술의 제1 예로서는, 특허 문헌 1에 나타낸 바와 같은 EWLP(Embedded Wafer Level Package) 기술이 있으며, 이 기술은, 지지판 상에, 예를 들면 반도체칩을 배치하고, 그 위에 절연층, 층간 비어용 금속 기둥 및 배선 금속층을 순차적으로 빌드업하여 다층 구조의 패키지 기판을 형성하는 것이다.
또, 제2 예로서는, 특허 문헌 2에 도시된 바와 같이, 절연 기판의 한쪽 면에 배선용 도전층을, 다른쪽 면에 접착층을 각각 설치하고, 층간 도전 비어가 되는 도 전성 페이스트로 이루어지는 도전 비어(관통 전극)를 설치한 배선 기판을 다수개 준비하고, 이들 배선 기판을 접착층을 통하여 중첩시키고 일괄적으로 가열 압착함으로써 다층 배선 기판을 형성하는 기술이 있다.
특허 문헌 1: 일본 특허출원 공개번호 2004-95836호 특허 공개 공보
특허 문헌 2: 일본 특허출원 공개번호 2003-318546호 특허 공개 공보
특허 문헌 3: 일본 특허출원 공개번호 2001-102754호 특허 공개 공보
특허 문헌 4: 일본 특허출원 공개번호 2005-45187호 특허 공개 공보
[발명이 해결하고자 하는 과제]
상기 제1 예에 나타내는 EWLP 기술은, 궁극적인 소형화를 목표로 하기 위해서는 매우 적합하다. 그러나, 배선 기판 제조 시에 레지스트 마스크 공정, 도금 공정 및 다층화 공정이 반복되므로 공정수가 많아진다. 따라서, 이들 공정에 대하여 시간이 많이 필요하며 제조가 번잡하다. 또한, 다층화할 때마다 가열 공정을 필요로 하여, 일부 절연 기판 수지층에 많은 열 이력이 더해져서 수지 열화 등이 생기기 쉽다.
한편, 상기 제2 예에 나타내는 기술은, 제1 예와 같은 다공정수를 따른 제조의 번잡함이나 열 이력에 의한 절연 기판 수지층 열화를 경감하기에 적합하기는 하다. 그러나, 특허 문헌 2의 도 6의 (e)의 공정에 나타낸 바와 같이, 예를 들면, 레이저 가공에 의해 관통 구멍(14)을 형성할 때, 가공 조작 상, 레이저 빔 강도의 불균일 등에 의해 도전층(12)의 표면에 요철차가 큰데 따른 표면 거침이 생길 우려가 있다.
이 표면 거침을 그대로 둔 채, 특허 문헌 2에 기재된 도 6의 (h)의 공정과 같이 도전성 수지 조성물(페이스트)(15)을 관통 구멍(14)에 충전하여 도전층(12)과 접속한 경우, 예를 들면 배선 기판의 열 충격 시험 등의 각종 내성 시험을 행한 경우, 도전층(12)이 상기 요철의 골 바닥 부분부터 균열 파손되는 등의 열화가 생기고, 그 접속부에 있어서의 접속 신뢰성이 쉽게 저하되는 문제점이 있다.
또, 도전층과 도전성 페이스트와의 접속 형태에 관한 종래 기술의 경향으로서는, 특허 문헌 3이나 특허 문헌 4에도 나타낸 바와 같이, 상기 도전층과 도전성 페이스트와의 밀착성이나 접속 저항 등의 개선을 목적으로 한 상기 도전층 표면의 조면화 기술을 많이 볼 수 있다. 이 기술은, 상기 제2 예와 마찬가지로, 도전층 조면화의 요철에 기인하는 문제점을 안고 있고, 또한 적극적인 조면화에 있어서 표면 거칠기나 요철 형상을 높은 정밀도로 컨트롤할 필요가 있다. 따라서, 이러한 이유로 의해, 그 제조가 번잡해진다.
본 발명은, 전술한 바와 같은 종래의 문제점을 해결하는 것으로서, 특히 다층 배선 기판에 있어서, 층간 도전 비어와 배선용 도전층과의 높은 접속 신뢰성을 얻을 수 있는 적층 배선 기판 및 그 제조 방법을 제공하는 것을 목적으로 한다.
[과제를 해결하기 위한 수단]
본 발명의 제1 태양은 배선 기판 기재를 적어도 1개 이상 적층한 적층 배선 기판의 제조 방법으로서, 상기 배선 기판 기재에 포함되는 절연 기판의 제1 면에 도전층을 설치하고, 상기 제1 면과 반대로 면하는 제2 면으로부터 상기 도전층에 도달하는 관통 구멍을 형성하고, 상기 관통 구멍 내에서의 상기 도전층의 표면 부분에 평활화 처리를 실시하고, 그 후 상기 관통 구멍 내에 도전성 페이스트를 충전하여 상기 도전층에 접속하는 도전 비어를 형성하는 것을 특징으로 한다.
상기 제1 태양에 의한 적층 배선 기판의 제조 방법에 있어서, 상기 평활화 처리는, 상기 관통 구멍 내에서의 상기 도전층의 표면 부분의 산술 평균 거칠기 Ra가 1.0㎛ 이하가 되도록 처리됨으로써 행해지는 것이 바람직하다.
상기 제1 태양에 의한 적층 배선 기판의 제조 방법에 있어서, 상기 평활화 처리는, 상기 관통 구멍 내에서의 상기 도전층의 표면 부분의 최대 높이 거칠기 Rz가 3㎛ 이하가 되도록 처리됨으로써 행해지는 것이 바람직하다.
또, 상기 어느 쪽의 적층 배선 기판의 제조 방법에 있어서, 상기 도전성 페이스트가 상기 도전층 사이에서 합금층을 형성하는 금속 성분을 포함해도 된다.
본 발명의 제2 태양은 적층 배선 기판으로서, 제1 면과, 상기 제1 면과 반대로 면하는 제2 면을 가지는 절연 기판과; 상기 제1 면에 설치된 도전층과; 제2 면으로부터 상기 도전층에 도달하는 관통 구멍과 상기 관통 구멍에 충전된 도전성 페이스트를 포함하는 도전 비어;를 가지는 적어도 1개의 이상의 배선 기판 기재를 구비하고, 상기 관통 구멍 내에서의 상기 도전층의 표면 부분의 최대 높이 거칠기 Rz가 3㎛ 이하인 것을 특징으로 한다.
본 발명의 제3 태양은 적층 배선 기판으로서, 제1 면과, 상기 제1 면과 반대로 면하는 제2 면을 가지는 절연 기판과; 상기 제1 면에 설치된 도전층과; 제2 면으로부터 상기 도전층에 도달하는 관통 구멍과 상기 관통 구멍에 충전된 도전성 페이스트를 포함하는 도전 비어;를 가지는 적어도 1개의 이상의 배선 기판 기재를 구비하고, 상기 관통 구멍 내에서의 상기 도전층의 표면 부분의 산술 평균 거칠기 Ra가 1.0㎛ 이하인 것을 특징으로 한다.
또한, 상기 적층 배선 기판에 있어서, 상기 도전성 페이스트가 상기 도전층 사이에서 합금층을 형성하는 금속 성분을 포함해도 된다.
본 발명의 제4 태양은 적층 배선 기판으로서, 제1 면과, 상기 제1 면과 반대로 면하는 제2 면을 가지는 절연 기판과; 상기 제1 면에 설치된 도전층과; 제2 면으로부터 상기 도전층에 도달하는 관통 구멍과 상기 관통 구멍에 충전된 도전성 페이스트를 포함하는 도전 비어;를 가지는 적어도 1개의 이상의 배선 기판 기재를 구비하고, 상기 도전성 페이스트는 상기 도전층 사이에서 합금층을 형성하고, 상기 합금층의 두께는 0.5∼2.0㎛이며, 상기 합금층에는 Cu3Sn 또는 Cu6Sn5가 포함되는 것을 특징으로 한다.
본 발명의 적층 배선 기판 및 그 제조 방법에 의하면, 상기 도전층의 관통 구멍 내에서의 표면 부분이 평활화 처리된다. 따라서, 예를 들면, 배선 기판의 열 충격 시험 등의 각종 내성 시험에 있어서도, 상기 관통 구멍 내에서의 상기 도전층과 도전 비어와의 높은 접속 신뢰성을 얻을 수 있다.
또, 도전성 페이스트로 이루어지는 도전 비어를 가지는 배선 기판 기재를 사용하고 있다. 따라서, 상기 배선 기판 기재 등을 포함하는 복수의 기재를 접착층을 통하여 일괄적으로 가열 압착함으로써, 공정수를 저감할 수 있다. 이 때문에, 절연 기판에 열 이력에 의한 수지 열화를 일으키지 않고 간단하고 용이하게 적층 배선 기판을 제조할 수 있다.
도 1은 본 발명의 일실시예에 따른 복수의 배선 기판 기재를 적층하여 적층 배선 기판을 제조하는 방법을 설명하기 위한 개략 단면도이며, 도 1의 (a)는 조립 전의 각 배선 기판 기재를 나타내고, 도 1의 (b)는 조립 후의 적층 배선 기판의 구조를 나타낸다.
도 2는 본 발명의 일실시예에 따른 도 1에 있어서의 배선 기판 기재의 제조 방법을 설명하기 위한 도면이며, 도 2의 (a)∼(g)는 제조 공정별로 나타내는 주요부 확대 단면도이다.
도 3은 본 발명의 일실시예에 따른 적층 배선 기판의 고온 방치 후 저항 변화율을 나타낸 표 2를 그래프로 나타낸 특성도이다.
도 4는 본 발명의 일실시예에 따른 적층 배선 기판의 고온 방치 후 저항 변화율을 나타낸 표 3을 그래프로 나타낸 특성도이다.
도 5는 본 발명의 다른 실시예에 따른 적층 배선 기판의 단면도이며, 도 5의 (a)는 조립 후의 적층 배선 기판의 단면도, 도 5의 (b)는 적층 배선 기판의 분해 단면도이다.
도 6은 본 발명의 또 다른 실시예에 따른 적층 배선 기판의 단면도이며, 도 6의 (a)는 조립 후의 적층 배선 기판의 단면도, 도 6의 (b)는 적층 배선 기판의 분해 단면도이다.
이하, 본 발명의 적층 배선 기판 및 그 제조 방법의 일실시예에 대하여, 도 1 및 도 2를 참조하여 설명한다. 도 1은 복수의 배선 기판 기재를 적층하여 적층 배선 기판을 제조하는 방법을 설명하기 위한 개략 단면도이다. 도 1의 (a)는 조립 전의 각 배선 기판 기재를 나타낸다. 도 1의 (b)는 조립 후의 적층 배선 기판의 구조를 나타낸다. 도 2의 (a)∼도 2의 (g)는, 도 1에 있어서의 각 배선 기판 기재의 제조 방법을 공정별로 설명하기 위한 주요부 확대 단면도이다.
먼저, 도 1의 (a)에 나타낸 바와 같이, 복수의 배선 기판 기재, 즉 상하 방향으로 인접하는 제1∼제4 배선 기판 기재(1∼4)를 중첩시키도록 배치한다. 제1 배선 기판 기재(1)는, 예를 들면 폴리이미드 수지 필름으로 이루어지는 제1 절연 기판(1a)과, 제1 절연 기판(1a)의 한쪽 면(상면, 제1 면)에 패터닝 형성된 배선용의, 예를 들면 동박으로 이루어지는 복수의 제1 도전층(1b)과, 제1 절연 기판(1a)의 다른쪽 면(하면, 제2 면)에 전체적으로 접착된 제1 접착층(1c)을 가진다.
이 도면에 나타낸 적층 배선 기판을 하나의 유닛으로 보면, 제1 배선 기판 기재(1)는, 이 유닛의 최하층을 구성하는 것이므로, 제1 접착층(1c)은 필요에 따라 설치하면 된다. 즉, 상기 적층 배선 기판을 전자 기기의 소정 부재나, 예를 들면 코어 배선 기판 등의 다른 배선 기판에 접착하고자 하는 경우에는, 제1 접착층(1c)을 설치해 두는 편이 편리하며, 이와 같은 필요성이 없는 경우에는, 제1 접착층(1c)은 생략해도 된다. 또, 도 1에서는, 제1 배선 기판 기재(1)에는, 도전성 페이스트로 이루어지는 도전 비어는 형성되어 있지 않지만, 필요에 따라 도전 비어를 형성하면 된다.
제2 배선 기판 기재(2)는, 예를 들면 폴리이미드 수지 필름으로 이루어지는 제2 절연 기판(2a)과, 제2 절연 기판(2a)의 한쪽 면(상면, 제1 면)에 패터닝 형성된 배선용의, 예를 들면 동박으로 이루어지는 복수의 제2 도전층(2b)과, 제2 절연 기판(2a)의 다른쪽 면(하면, 제2 면)에 전체적으로 접착된 제2 접착층(2c), 및 각각의 제2 도전층(2b)에 대응하여 형성된 복수의 도전 비어(관통 전극)(2d)를 가진다.
각각의 도전 비어(2d)는, 제2 절연 기판(2a)의 각각의 비어에 대응하는 부분에 형성된 관통 구멍(2e)에 충전된 기둥형 도전 페이스트로 이루어져 있다. 각각의 도전 비어(2d)는, 그 일단(상단면)이 제2 도전층(2b) 내면에 접속되고, 타단(하단면)이 제2 접착층(2c)의 하면으로부터 돌출하도록 형성되어 있다. 그리고, 제2 배선 기판 기재(2)는, 각각의 도전 비어(2d)의 돌출단 각각이 제1 배선 기판 기재(1)의 각각의 제1 도전층(1b)에 중첩되도록 위치를 맞추어서, 제1 배선 기판 기재(1) 상에 대면 배치된다.
제3 배선 기판 기재(3)는, 제3 절연 기판(3a)과, 제3 절연 기판(3a)의 한쪽 면에 패터닝 형성된 배선용의 복수의 제3 도전층(3b)과, 제3 절연 기판(3a)의 다른쪽 면에 접착된 제3 접착층(3c)과, 각각의 제3 도전층(3b)에 대응하여 형성된 복수의 도전 비어(3d) 및 관통 구멍(3e)을 가진다.
마찬가지로, 제4 배선 기판 기재(4)는, 제4 절연 기판(4a)과, 제4 절연 기판(4a)의 한쪽 면에 패터닝 형성된 배선용의 복수의 제4 도전층(4b)과, 제4 절연 기판(4a)의 다른쪽 면에 접착된 제4 접착층(4c)과, 각각의 제4 도전층(4b)에 대응하여 형성된 복수의 도전 비어(4d) 및 관통 구멍(4e)을 가진다. 그리고, 제3 및 제4 배선 기판 기재(3, 4)를 구성하는 각각의 부분은, 제2 배선 기판 기재(2)의 대응하는 각각의 부분의 재료와 동일한 재료가 사용되고 있다.
그런데, 제1∼제4 배선 기판 기재(1∼4)는, 제1∼제4 도전층(1b∼4b)이 동일한 배선 패턴인 것처럼 도시되어 있지만, 적층 배선 기판의 회로 배선 구성의 요구에 따라, 서로 동일한 것 또는 서로 상이한 것 등 다양한 배선 패턴으로 설계된다. 또, 제2∼제4 배선 기판 기재(2∼4)의 각각의 도전 비어(2d, 3d, 4d)는 서로 동일한 수로 스택(stack)된 형태로 도시되어 있지만, 각 배선 기판 기재마다 도전 비어의 수는 임의로 선택할 수 있고, 도전 비어(2d, 3d 및 4d)가 서로 스택되는 경우나 되지 않는 경우 등 다양한 형태를 취할 수 있다.
그리고, 상하에 인접하는 배선 기판 기재끼리에 있어서, 한쪽 배선 기판 기재의 도전 비어의 돌출단이 다른쪽 배선 기판 기재의 대응하는 도전층에 위치맞춤 하여 중첩되도록, 제1∼제4 배선 기판 기재(1∼4)가 적층 배치된 후, 이와 같은 적층체에 상하 양면으로부터 일괄적으로 가열 프레스를 행함으로써, 도 1의 (b)에 나타낸 바와 같은 적층 배선 기판(10)이 제작된다.
상기 일괄 가열 프레스는, 예를 들면, 상기 적층체를 진공 큐어 프레스기에 장착하고, 1 kPa 이하의 감압 분위기 중에서 가열 압착함으로써 행해진다. 이 프레스 시에, 접착층(1c∼4c)은 열 경화되어 인접하는 배선 기판 기재끼리를 접착 고정함과 동시에, 각 도전 비어(2d, 3d, 4d)의 각 도전성 페이스트는, 대응하는 도전 층(1b, 2b, 3b)에 강하게 눌러져서 견고하게 접속된 상태로 열경화된다.
또, 각 도전 비어(2d∼4d)용의 도전성 페이스트는, 제1 금속 성분으로서, 니켈, 철, 알루미늄, 금, 은 및 동의 군으로부터 선택된 적어도 1종류의 낮은 전기 저항으로 양호한 도열성의 금속 입자와, 제2 금속 성분으로서, 주석, 비스머스, 인듐, 아연, 안티몬 및 납의 군으로부터 선택된 적어도 1종류의 저융점 금속 입자를 포함하고, 에폭시 수지를 주성분으로 하는 바인더 성분을 혼합한 페이스트이다. 이와 같은 도전성 페이스트는, 상온에서, 미경화 또는 반경화의 연질 상태에 있으며, 예를 들면 상기 가열 프레스 공정에서와 같은 열 처리에 의해 열 경화되고, 또한 접착 기능을 가진 도전성 재료이다.
또한, 전술한 바와 같이 각 도전층(2b∼4b)이 동 또는 동을 주성분으로 하는 재료인 경우에는, 상기 도전성 페이스트의 성분으로서, 동 또는 동을 주성분으로 하는 재료에 용이하게 확산되는, 주석 또는 주석을 주성분으로 하여 인듐, 아연, 안티몬의 저융점 금속 성분(입자)을 포함시키면 된다. 이 경우, 이 저융점 금속의 양이 증가할수록, 상기 가열 프레스 시에, 각 도전층(2b∼4b)과 각 도전 비어(2d∼4d)와의 계면에서의 이들 사이의 합금층 형성량을 증가시킬 수 있으므로, 접착 강도가 더 한층 향상되고, 또한 전기적 신뢰성을 높일 수 있는 이점이 있다.
다음으로, 도 2를 참조하여, 상기 도전 비어를 가지는 본 발명의 배선 기판 기재의 제조 방법의 일실시예에 대하여 설명한다. 제2∼제4 배선 기판 기재(2∼4)는 서로 마찬가지의 방법으로 제조 가능하므로, 여기서는, 제2 배선 기판 기재(2)의 제조 방법을 대표적으로 설명한다. 도 2는 제2 배선 기판 기재(2)의 주요부인 하나의 도전 비어 주변 부분의 확대 단면도이며, 제2 배선 기판 기재(2)는 도 1의 도면을 상하로 뒤집어서 표시하고 있다.
그리고, 본 실시예에서는 제1∼제4 배선 기판 기재(1∼4)의 출발 기판 기재의 일례로서, 두께 20㎛의 폴리이미드 수지 필름으로 이루어지는 플렉시블 절연 기판의 한쪽 면 전체면에 도전층 재료인 두께 12㎛의 동박을 붙인 편면 동박적층판(CCL; Copper Clad Laminate)이 사용되고, 도전성 페이스트로서 동, 주석의 금속 성분을 주체로 하여 사용하였다.
먼저, 도 2의 (a)에 나타낸 바와 같이, 제2 절연 기판(2a)의 한쪽 면에는, 원하는 회로 패턴을 가지는 배선용의 제2 도전층(2b)이 형성된다. 이 회로 패턴은, 상기 동박 표면에 포토리소그래피에 의해 상기 회로 패턴에 대응하는 에칭 레지스트 패턴(에칭 마스크)을 형성한 후, 상기 동박에 화학 에칭을 행함으로써 얻어진다. 그리고, 이 에칭에는, 예를 들면 염화 제2철을 주성분으로 하는 부식액(etchant)을 사용한다.
그런데, 배선 기판 기재의 출발 기재로서 사용하는 시판중인 전해 박을 사용한 편면 동박적층판(CCL)의, 절연 기판에 접하는 표면은, 그 산술 평균 거칠기 Ra(일본공업규격 JIS B0601: 2001)가 일반적으로 2㎛ 정도로 되어 있다. 따라서, 마이크로적으로 보면 조면(粗面)으로서 취급할 수 있다. 도 2는 이 조면 형태를 과장하여 표현하고 있다.
또, 제2 절연 기판(2a)의 다른 쪽 면에는, 예를 들면 두께 25㎛의 에폭시계 열강화성 수지 필름 접착재로 이루어지는 제2 접착층(2c)이 접착된다. 제2 접착 층(2c)에는, 아크릴계 수지 등의 접착재 또는 열가소성의 접착재를 사용해도 되고, 예를 들면, 니스상(狀)의 수지 접착제를 제2 절연 기판(2a) 표면에 도포하여 형성해도 된다.
그리고, 도 2의 (b)에 나타낸 바와 같이, 제2 접착층(2c)의 표면에, 예를 들면 두께 25㎛의 폴리이미드 수지로 이루어지는 수지 필름 F가 붙여진다. 상기 수지 필름 F는, 폴리이미드 대신 PET나 PEN 등의 플라스틱 필름을 사용해도 된다. 또, 제2 접착층(2c)의 표면에, UV 조사에 의해 접착이나 박리가 가능한 필름을 피착(被着) 형성해도 된다.
다음으로, 도 2의 (c)에 나타낸 바와 같이, 제2 절연 기판(2a), 제2 접착층(2c) 및 수지 필름 F를 관통하는 관통 구멍(2e)이 형성된다. 관통 구멍(2e)은, 수지 필름 F 측으로부터 제2 도전층(2b) 측을 향하여, 예를 들면 YAG 레이저, 탄산 레이저 또는 엑시머 레이저 등에 의한 레이저 빔을 조사하는 레이저 가공에 의해 형성된다. 이 때, 관통 구멍(2e)은, 예를 들면 직경 100㎛로 유저상(有底狀)의 비어 홀이 된다. 이 때, 비어 홀에 있어서의 제2 도전층(2b)의 내측 표면, 즉 비어 바닥 표면이 관통 구멍(2e) 내로 노출된다.
상기 레이저 가공은, 관통 구멍(2e) 내의 비어 바닥 표면을 충분히 노출시킨다. 이 때, 제2 도전층(2b)의 내측 표면(비어 바닥 표면)에, 산술 평균 거칠기 Ra가 3㎛ 이상이 될 정도의 큰 요철 차를 가지는 표면 거침부(2f)가 생기는 경우가 있다. 이 표면 거침부(2f)는, 상기 동박의 절연 기판에 접하는 부분의 표면 거칠기에 비해 1.5배로 되는 요철 차를 가지는 경우가 있다.
또, 관통 구멍(2e)이 형성된 후, 디스미어 처리가 행해진다. 이 디스미어 처리에는, 예를 들면, CF4 및 O2 혼합 가스 또는 Ar 등의 불활성 가스를 사용한 플라즈마 디스미어 처리나, 웨트 디스미어(wet desmear) 처리를 적용할 수 있다.
다음으로, 도 2의 (d)에 나타낸 바와 같이, 표면 거침부(2f)에 대하여 평활화 처리를 실시하여 평활면부(2g)를 형성한다. 평활면부(2g) 표면의 산술 평균 거칠기 Ra는 1㎛ 이하, 또는 최대 높이 거칠기 Rz(일본공업규격 JIS B0601: 2001)는 3㎛ 이하인 것이 바람직하다. 상기 산술 평균 거칠기 Ra, 또는 최대 높이 거칠기 Rz의 적합한 값에 대해서는, 후술하는 표 1, 표 2, 표 3 및 도 3에서 상세하게 설명한다.
평활면부(2g)의 산술 평균 거칠기 Ra를 1㎛ 이하(또는 최대 높이 거칠기 Rz를 3㎛ 이하)로 하기 위한 평활화 처리를 행하는 방법으로서, 예를 들면 화학적 습식(웨트) 에칭법을 적용할 수 있다. 상기 화학적 습식(웨트) 에칭법은, 구체적으로는 예를 들면, 황산 가수, 황산, 염산, 염화 철 용액 및 염화동 용액의 군으로부터 선택된 적어도 1종류로 이루어지는 화학적 에칭액을 사용하여, 제2 도전층(2b) 내표면의 표면 거침부(2f)를 용해함으로써 평활화 처리하는 방법이다. 이 방법에 의하면, 산술 평균 거칠기 Ra가 1㎛ 이하의 평활 표면으로 이루어지는 평활면부(2g)를, 정확하고 간단하면서도 용이하게 형성할 수 있다.
또, 평활화 처리의 다른 방법으로서는, 표면 거침부(2f)에 연마재를 충돌시켜서 평활화하는 샌드 블라스트법, 표면 거침부(2f)를 레이저에 의해 증발시켜서 평활화하는 레이저 어브레이션(lazer abrasion)법, 또는 표면 거침부(2f)를 플라즈마 가스 분위기로 물리적으로 에칭하여 평활화하는 플라즈마 드라이 에칭법을 채용할 수도 있다.
여기서, 상기 평활화 처리의 각 방법에 대하고 더 구체적으로 설명한다.
1. 화학적 웨트 에칭법;
일례로서 황산과 과산화 수소수를 사용하여, 도전층(2b)의 동을 황산동으로 용해시키는 방법을 채용한다. 이 방법은, 일반적인 처리액이므로 저비용이며, 농도나 온도 등의 관리에 의해 에칭량(속도)을 조정하고 쉽고, 도전층(2b)의 내면을 용이하게 평활화할 수 있는 이점이 있다. 후술하는 다른 각종 방법에 비해, 가장 바람직한 방법이다.
2. 샌드 블라스트법;
연마재(abrasive grains), 또는 연마재와 물의 혼합액(연마제)을 도전층(2b)의 내면에 조사 또는 분사함으로써, 상기 도전층 내면의 평활화 처리를 행한다. 이 방법은, 물리적 연마 처리이며, 기재와의 화학 반응을 일으키지 않으므로, 처리 후의 이온 오염물이 적은 이점이 있다.
3. 레이저 어브레이션법;
대상물인 상기 도전층 내면에 에너지 밀도가 높은 레이저광을 조사하고, 이 조사 부분에 국소적으로 급격한 온도 상승을 발생시켜서, 그 부분을 액화 또는 기화시킴으로써 상기 도전층 내면의 평활화 처리를 행한다. 이 방법은, 레이저의 에너지(주파수 또는 강도)를 조정함으로써 상기 도전층 내면의 평활화 형상을 조정하 기 용이한 이점이 있다.
4. 플라즈마 드라이 에칭법;
Ar 등의 플라즈마 가스를 조사하여 상기 도전층 내면을 연마함으로써, 평활화 처리를 행한다. 이 방법은, 상기 샌드 블라스트의 연마재와 비교하여 현격하게 미세하고 높은 정밀도의 평활화 처리가 가능한 이점이 있다.
다음으로, 도 2의 (e)와 같이, 수지 필름 F의 윗표면에 공급된 도전 페이스트(2D)를, 스퀴지(squeegee) S로 상기 윗표면을 따라 스퀴징하여 스크린 인쇄함으로써, 도 2의 (f)와 같이, 관통 구멍(2e) 내의 공간을 다 매립할 때까지 충전하여 도전 비어(관통 전극)(2d)를 형성한다.
그 후, 도 2의 (g)에 나타낸 바와 같이, 상기 수지 필름 F를 박리하면, 도전 비어(2d)의 상단부는, 상기 수지 필름 F의 두께 치수 분의 높이를 가지고 접착재층(2c)의 상면 측으로 돌출된 상태로 노출된다. 즉, 상기 수지 필름 F는, 그 두께를 여러 가지로 선정함으로써 도전 비어(2d)의 돌출 높이를 조정할 수 있는 마스크 필름이다.
이상의 제조 공정을 거쳐 제2 배선 기판 기재(2)가 완성된다. 또, 제3 및 제4 배선 기판 기재(3 및 4)는, 배선용 도전층의 패턴 형상, 도전 비어수 및 배치를 상이하게 하는 경우가 있는 점 이외는 제2 배선 기판 기재(2)와 같은 재료 및 방법으로 제작된다.
본 실시예의 설명에 있어서, 제1 배선 기판 기재(1)는 도전 비어를 가지고 있지 않으므로, 도 2의 (a)에 나타낸 도전층(1b)의 패터닝 형성 공정으로 그 제작 을 완료한다. 이와 같이 하여 제작된 제1∼제4 배선 기판 기재(1∼4)는, 도 1의 (a)에 나타낸 바와 같이 배치되고, 전술한 바와 같이 적층 배선 기판(10)의 조립 공정으로 진행된다.
본 발명의 일실시예에서 언급한 도전 비어부의 배선 기판 기재의 구조 및 제조 방법에 의하면, 종래, 관통 구멍을 형성하고 디스미어 처리한 후에, 평활화 처리를 행하지 않고, 도전 페이스트를 충전한 데 비해, 디스미어 처리 후, 도 2의 (d)에 나타낸 바와 같은 평활화 처리가 행해지고 있으므로, 관통 구멍(2e) 형성 시에 생긴 제2 도전층(2b)의 표면 거침부(2f)는 배제되어, 평활면부(2g)가 형성된다. 이와 같이 하여, 도 2의 (f)에 나타낸 바와 같이 도전 페이스트가 평활면부(2g)에 가압 접촉된 상태로 관통 구멍(2e)에 충전되어 도전 비어(2d)가 형성된다.
그러므로 전술한 바와 같은 열 충격 시험 등의 각종 내성 시험을 행해도, 종래 기술에서 문제점이 되고 있던 도전층의 표면 요철 차에 기인한 균열 파손 등을 방지할 수 있으므로, 도전층(2b∼4b)의 제조 시의 형상 및 도전도가 유지되고, 또한 도전층(2b∼4b)과 도전 비어(2d∼4d)와의 접속 신뢰성이 향상된다.
또, 제2 도전층(2b)의 내표면이 평활면부(2g)를 가지므로, 도전 비어(관통 전극)(2d)의 하단부는, 페이스트 내의 도전성의 금속 입자가 그 입자 직경에 관계없이 한결같은 모양으로 분포된 상태로 평활면부(2g)에 가압 접속된다. 그리고, 이 가압 접속된 부분은, 도 1의 (b)에 나타낸 일괄 가열 프레스 공정에서, 가압된 상태로 상기 페이스트가 열 경화됨으로써, 더욱 견고하게 접속 고정된다.
또한, 전술한 바와 같이, 동박으로 이루어지는 제2 도전층(2b)에 확산되기 용이한 주석 또는 주성분이 주석으로 되는 금속 입자가 상기 도전성 페이스트에 포함되는 경우에는, 상기 가열 프레스 시에 평활면부(2g)와 각 도전 비어(2d)와의 접합계면에 평활한 합금층이 한결같은 모양으로 확실하게 형성되어, 그 접속 강도가 증가하고 접속 저항이 더 한층 저감될 수 있다.
다음으로, 전술한 바와 같은 본 발명의 일실시예에 따른 방법에 의해 제작된 적층 배선 기판에 대하여 제1 고온 방치 시험을 행하고, 그 접속 신뢰성에 대하여 측정한 결과를 표 1, 표 2 및 도 3에 나타낸다. 이 고온 방치 시험에 있어서 각 샘플은, JEDEC·MSL·레벨 3의 하에서 흡습 리플로우 시험을 행한 후, 175℃에서 100시간 동안 방치했다. 종래 기술 및 본 발명 모두에 있어서 400개의 도전 비어를 샘플로서 시험하고, 그 접속 저항의 평균값(mΩ), 표준 편차값 및 저항 변화율(%)에 대하여 측정하였다.
먼저, 표 1에 대하여 설명한다. 표 중의 본 발명의 란은, 평활화 처리에 의해 도전층(2b∼4b)의 각 평활면부 표면의 산술 평균 거칠기 Ra를 0.6㎛로 한 경우의 고온 방치 시험 전후의 시험 결과를 나타낸다. 또, 표 중의 종래 기술의 란은, 평활화 처리를 실시하지 않은 특허 문헌 2와 동일한 기술을 사용한 경우의 고온 방치 시험 전후의 시험 결과를 나타낸다.
[표 1] 접속부 저항값 및 시험 전후의 저항 변화율
Figure 112009077743764-PCT00001
상기 시험 결과에 있어서, 관통 구멍 내에서의 도전층과 도전 비어와의 접속부의 접속 저항 평균값(mΩ)에 주목하여 보면, 종래 기술에서는 고온 방치 시험 후의 접속 저항이 시험 전의 2.5배나 달하는 6.98 mΩ으로 대폭 증가하고 있다.
이에 비해, 본 발명에 의하면, 동일한 시험 전후의 접속 저항이 각각 2.42 mΩ 및 2.68 mΩ으로 낮은 값이며, 시험 전후의 변화가 작고, 특히 시험 후의 본 발명에 있어서의 접속 저항이 종래에 비하여 훨씬 작으므로, 본 발명에 있어서의 배선 기판 기재는 높은 접속 신뢰성을 가지고 있는 것을 알 수 있다.
표준 편차값에 대해서도, 종래 기술에서는, 시험 전후에 관계없이 접속 저항의 불균일은 크며, 또한 시험 전후에서 4.81 mΩ에서 7.87 mΩ으로 크게 변화하고 있다. 한편, 본 발명에서는, 시험 전후에 관계없이 접속 저항의 불균일은 종래보다 한자리수 이하나 작으며, 시험 전후에서 0.256 mΩ에서 0.393 mΩ으로 변화도 작다.
또한, 동일한 시험 전후의 저항 변화율에 대해서도, 종래 기술에서는, 152.9%로 크게 변화하고 있다. 한편, 본 발명에서는, 10.7%로 현저하게 작은 것을 알 수 있다. 즉, 본 발명은 높은 접속 신뢰성을 가지고, 또한 품질이 일정한 배선 기판 기재가 안정적으로 얻어지고, 고성능이면서 고품질의 적층 배선 기판을 제공할 수 있다.
그리고, 표 2는, 평활화 처리에 의해, 도전층(2b∼4b)의 각 평활면부의 표면, 즉 비어 바닥 표면의 산술 평균 거칠기 Ra를 0.05㎛, 0.6㎛, 1.0㎛, 1.5㎛, 2.0㎛로 한 5종류의 샘플에 대하여, 도전층과 도전 비어와의 접속부의 고온 방치 시험 전후의 저항 변화율(%)을 측정한 결과를 나타낸다. 또, 표 2에 대응하는 저항 변화율에 관한 그래프를 도 3에 나타낸다. 그리고, 비어 바닥 표면의 산술 평균 거칠기 Ra는, 주사형 공정점 레이저 현미경을 사용하여 측정하였다.
[표 2] 고온 방치 전후 저항 변화율
Figure 112009077743764-PCT00002
표 2 및 도 3에 나타낸 바와 같이, Ra가 0.6㎛인 샘플은, 이미 표 1에도 나타낸 바와 같이, 저항 변화율이 10.7%이며, Ra가 1.0㎛, 1.5㎛ 및 2.0㎛인 샘플의 경우, 각각 대응하는 저항 변화율이 48.4%, 102.1% 및 153.4%로 되어 있다. 또, 높은 접속 신뢰성을 가지는 배선 기판 기재 및 적층 배선 기판을, 그 신뢰성을 장기간에 걸쳐 확실하게 유지하여 시장에 안정적으로 공급하기 위해서는, 실용적인 면에서, 저항 변화율이 50% 이내인 것이 바람직하므로, 상기 비어 바닥 표면의 산술 평균 거칠기 Ra를 1㎛ 이하로 하는 것이 더욱 바람직하다. 또한, 평활화 처리 시간과 관계되는 생산성을 만족하는 레벨로 유지하기 위해서는, Ra를 0.05㎛ 이상으로 하는 것이 바람직하고, 이 경우에서의 저항 변화율은 9.8%로 낮게 억제되고, 그 신뢰성도 만족할 수 있다. 따라서, 본 발명에서의 전술한 Ra의 보다 바람직한 범위는 0.05㎛ 이상이고 1㎛ 이하라고 할 수 있다.
또, 마찬가지의 조건에 의해 새로 제작한 5종류의 샘플에 대하여 제2 고온 방치 시험을 행하고, 그 접속 신뢰성에 대하여 측정한 결과를 표 3, 및 표 3의 그래프를 도 4에 나타낸다. 이 고온 방치 시험에 있어서 각 샘플은, JEDEC·MSL·레벨 3 하에서 흡습 리플로우 시험을 행한 후, 125℃에서 1000시간 동안 방치했다. 또, 이 경우에도 400개의 도전 비어를 샘플로서 시험하고, 그 접속 저항의 평균값(mΩ), 표준 편차값 및 저항 변화율(%)에 대하여 측정하였다. 표 3은, 평활화 처리에 의해, 도전층(2b∼4b)의 각 평활면부의 표면, 즉 비어 바닥 표면의 최대 높이 거칠기 Rz를 1.7㎛, 2.6㎛, 3.0㎛, 6.2㎛, 9.8㎛로 한 5종류의 샘플에 대하여, 도전층과 도전 비어와의 접속부의 고온 방치 시험 전후의 저항 변화율(%)을 측정한 결과를 나타낸다.
[표 3] 고온 방치 전후 저항 변화율
Figure 112009077743764-PCT00003
표 3 및 도 4에 나타낸 바와 같이, 제2 고온 시험에 있어서, 최대 높이 거칠기 Rz가 1.7㎛인 샘플의 저항 변화율은 2.3%로 되었다. 마찬가지로, Rz가 2.6㎛, 3.0㎛, 6.2㎛, 및 9.8㎛인 경우, 각각 대응하는 저항 변화율은 8.4%, 43%, 121%, 1318%가 되었다.
제1 고온 시험 결과에 대하여 설명한 바와 같이, 높은 접속 신뢰성을 가지는 배선 기판 기재 및 적층 배선 기판을, 그 신뢰성을 장기간에 걸쳐 확실하게 유지하여 시장에 안정적으로 공급하기 위해서는, 저항 변화율이 50% 이내인 것이 바람직하다. 따라서, 이 시험 결과에 의하면, 상기 비어 바닥 표면의 최대 높이 거칠기 Rz를 3.0㎛ 이하로 하는 것이 보다 바람직하다. 또한, 평활화 처리 시간과 관계되는 생산성을 만족시키는 레벨로 유지하기 위해서는, 최대 높이 거칠기 Rz를 1.7㎛ 이상으로 하는 것이 바람직하고, 이 경우에 있어서의 저항 변화율은 2.3%로 낮게 억제되고, 그 신뢰성도 만족할 수 있다. 따라서, 본 발명에서의 최대 높이 거칠기 Rz의 바람직한 범위는 1.7㎛ 이상 3.0㎛ 이하로 결론지을 수 있다.
그리고, 도전층과 비어부의 계면에 대하여 단면 관찰을 행한 바에 의하면, Cu3Sn, Cu6Sn5의 합금층이 확인되었다. 또, 합금층의 두께에 대하여, 평활화 처리를 행하지 않는 샘플은 얇은데 비해, 산술 평균 거칠기 Ra = 0.05∼1.0㎛로 한 샘플, 및 최대 높이 거칠기 Rz = 1.7∼3.0㎛로 한 샘플은 0.5∼2.0㎛의 범위에 있는 것이 확인되었다.
이상과 같이, 본 발명의 일실시예에 따른 배선 기판 기재를 사용하여 적층 배선 기판을 제조하는 경우, 제2∼제4 배선 기판 기재(2∼4)는, 절연 기판의 한쪽 면에 금속 동박을 입힌, 이른바 편면 CCL을 사용하고, 그 절연 기판에 관통 구멍을 형성하여 도전 페이스트를 인쇄 충전하여 도전 비어(2d∼4d)를 형성함으로써 간단하게 얻어진다.
그리고, CCL을 기재로 하는 제1 배선 기판 기재(1) 상에 제2∼제4 배선 기판 기재(2∼4)를 차례로 중첩시킨 후, 일괄적으로 열 프레스함으로써 적층 배선 기판을 간단하게 제조할 수 있다. 따라서, 본 발명의 일실시예에 따른 제조 방법에 의하면, 종래의 빌드업 방식(특허 문헌 1 참조)에 비해, 모든 공정에 있어서, 도금 공정을 배제하고, 생산 시간 및 생산 비용을 대폭 저감할 수 있고, 상기 배선 기판 기재에 관한 열 이력 및 동일 기재의 열화를 현저하게 저감할 수 있다.
또한, 비어 바닥 표면 거칠기 Ra를 0.6㎛ 이하, 또는 최대 높이 거칠기 Rz를 3.0㎛ 이하로 하고, 저융점 금속을 포함하는 도전 페이스트를 사용함으로써, 최적인 합금층을 얻을 수 있고, 양호한 신뢰성을 얻을 수 있다.
상기 본 발명의 일실시예에 있어서의 도 2의 (c)의 공정에 대하여, 레이저 가공에 의해, 관통 구멍 내의 도전층 표면에 표면 거침이 생긴 경우에 대하여, 도 2의 (d)의 공정에서 평활화 처리를 실시한 예에 대하여 설명하였으나, 본 발명은 이와 같은 경우로 한정되는 것은 아니다. 예를 들면, 배선 기판 기재의 제품 또는 제조 상의 목적에 따라 미리 조면화된 동박을 준비하고, 절연 기판에 관통 구멍을 형성한 후, 그 관통 구멍을 막도록 상기 동박을 접착시킬 경우가 있다. 이와 같은 경우라도, 상기 관통 구멍 내의 동박 표면에 평활화 처리를 행함으로써 전술한 바와 마찬가지의 효과를 얻을 수 있다.
또, 상기 일실시예에 있어서의 제1 배선 기판 기재(1)는, 절연 기판에 플렉시블 재료를 사용한 이른바 FPC로 구성하였지만, 절연 기판에, 예를 들면 유리 에폭시 수지를 사용한 이른바 RPC로 구성해도 된다. 제1 배선 기판 기재(1) 대신 단층 또는 다층의 코어 배선 기판을 사용해도 되고, 제1 배선 기판 기재(1)나 상기 코어 배선 기판 등 상에 적층하여 적층 배선 기판(10)을 형성하는데 있어서, 반드시 제2∼제4 배선 기판 기재(2∼4)를 모두 적층할 필요는 없고, 도전 비어부의 배선 기판 기재는, 적어도 1개 이상 적층되면 된다.
또한, 제1∼제4 배선 기판 기재(1∼4)의 각 절연 기판 중 적어도 1개를, 예를 들면 유리 섬유에 수지 접착제를 함침시킨 절연 기판으로 구성해도 되고, 이 경우에는, 접착층(1c∼4c)과 같은 접착층을 굳이 접착할 필요는 없다.
그리고, 본 발명은, 상기 도전 비어부의 배선 기판 기재가, 예를 들면 유리 에폭시 수지와 같은 리지드(rigid)한 절연 기판을 사용한 이른바 RPC로 구성되는 경우에도 적용할 수 있다.
다음으로, 본 발명의 적층 배선 기판을 이용한 다른 실시예에 대하여, 도 5를 참조하여 설명한다. 도 5의 (a)는 조립 후의 완성된 적층 배선 기판의 단면 구조이며, 도 5의 (b)는 그 분해 단면도이다. 즉, 도면의 상하 방향에 대하여 중앙에 위치하는 코어 배선 기판 기재(40)는, 그 출발 기재로서, 예를 들면 양면 동박적층판(양면 CCL)을 사용하여 형성되어 있다. 코어 배선 기판 기재(40)는, 예를 들면 유리 에폭시 수지 또는 폴리이미드 수지 등으로 이루어지는 절연 기판(40a)이다. 절연 기판(40a)의 양면에 설치된 동층(銅層)에 화학적 마스크 에칭 등에 의한 회로 패턴 형성을 행한 결과, 절연 기판(40a)의 양면에 배선용의 도전층(40b, 40b1, 40b2)이 형성된다.
그리고, 도면의 좌우 방향의 중앙부에 나타낸 바와 같이, 예를 들면, 드릴 또는 레이저를 사용하여, 위쪽 도전층(40b1)과 절연 기판(40a)과 아래쪽 도전층(40b2)과의 중첩 부분을 관통하는 스루홀 TH가 형성되어 있다. 상기 스루홀 TH의 내면 및 양 도전층(40b1, 40b2)의 표면에 걸쳐, 예를 들면 동 도금을 행함으로써, 스루홀형의 층간 도전 비어(40c)가 형성되어 있다. 상기 동 도금은, 여기서는, 각 도전층(40b, 40b1, 40b2)에 대하여 전체적으로 행해져 있지만, 마스킹에 의해 층간 도전 비어(40c)에 대응하는 부분에만 행할 수도 있다.
그 후, 코어 배선 기판 기재(40)의 위쪽에, 제1 및 제2 배선 기판 기재(41 및 42)가 차례로 적층되고, 동일하게 아래쪽에는 제3 및 제4 배선 기판 기재(43 및 44)가 차례로 적층된다. 이로써, 적층 배선 기판이, 코어 배선 기판 기재(40)를 중심으로 한 상하 대칭 적층 구조로 된다. 제1∼제4 배선 기판 기재(41∼44) 모두가, 이들에 대응하는 절연 기판(41a∼44a)과, 도전층(41b∼44b)과, 접착층(41c∼44c)과, 관통 구멍(41e∼44e)과, 도전 비어(41d∼44d)를 가지고, 도전층(41b∼44b)의 도전 비어(41d∼44d)에 접하는 내면에는, 평활화 처리에 의한 평활면부(41g∼ 44g)가 형성되어 있다.
또, 제1∼제4 배선 기판 기재(41∼44)는, 도 1 및 도 2에 나타낸 일실시예에 있어서의 제1∼제4 배선 기판 기재(1∼4)와 동일한 기재를 사용하여 동일한 방법으로 제작된다. 그리고, 코어 배선 기판 기재(40) 및 제1∼제4 배선 기판 기재(41∼44)는, 도 5의 (b)와 같이 서로 위치맞춤하여 중첩된다. 그 후, 전술한 바와 같은 진공 큐어 프레스기에 장착하여 일괄적으로 가열 프레스함으로써, 도 5의 (a)에 나타낸 바와 같은 상하 대칭 구조의 적층 배선 기판이 조립된다.
이와 같은 다른 실시예의 적층 배선 기판은, 코어 배선 기판 기재(40)의 스루홀형 층간 도전 비어(40c)를 통해서, 위쪽의 제1 및 제2 배선 기판 기재(41 및 42)의 회로와 아래쪽의 제3 및 제4 배선 기판 기재(43 및 44)의 회로를 연결할 수 있다. 또한, 도전층(41b∼44b) 내면에 평활화 처리에 의한 평활면부(41g∼ 44g)가 형성되어 있으므로, 열 충격 시험 등의 각종 내성 시험 시에도, 높은 접속 신뢰성을 얻을 수 있다.
다음으로, 본 발명의 적층 배선 기판의 또 다른 실시예에 대하여, 도 6을 참조하여 설명한다. 도 6의 (a)는 조립 후의 완성된 적층 배선 기판의 단면 구조이며, 도 6의 (b)는 그 단면도이다. 또, 도 5에 나타낸 실시예의 구성 부재와 마찬 가지의 부재에 대하여는, 동일 부호를 부여하여, 그 설명을 생략하고, 특징적인 구성 부분에 대하여 설명한다. 즉, 이 도면의 상하 방향에 있어서 중앙에 위치하는 위치의 코어 배선 기판 기재(50)는, 그 출발 기재로서, 예를 들면 양면 동박적층판(양면 CCL)을 사용하여 형성되어 있다. 코어 배선 기판 기재(50)는, 예를 들면 유리 에폭시 수지 또는 폴리이미드 수지 등으로 이루어지는 절연 기판(50a)이다. 절연 기판(50a)의 양면의 동층(銅層)에 화학적 마스크 에칭 등에 의한 회로 패턴 형성을 행한 결과, 절연 기판(50a)의 양면에 배선용의 도전층(50b, 50b1, 50b2)이 형성된다.
그리고, 도면 중의 좌우 방향의 중앙부에 나타낸 바와 같이, 위쪽 도전층(50b1)과 절연 기판(50a)을 관통하도록 레이저 가공을 행하여 레이저 비어 홀(LVH)VH가 형성된다. 상기 비어 홀 VH는, 그 하면이 아래쪽 도전층(50b2)에 의해 막혀져 있고, 저부를 가지며 상방으로 개구된 형상으로 되어 있다. 그래서, 상기 비어 홀 VH의 내면, 위쪽 도전층(50b1)의 표면 및 아래쪽 도전층(50b2)의 홀 VH 내표면에 걸쳐, 예를 들면 동 도금을 행함으로써, LVH형의 층간 도전 비어(50c)가 형성된다. 상기 동 도금은, 여기서는 위쪽 도전층(50b)에 대하여 동시에 행하고 있지만, 마스킹에 의해 층간 도전 비어(50c)에 대응하는 부분에만 행할 수도 있다. 또, 아래쪽 도전층(50b나 50b2)에 대한 동 도금은, 도시한 예에서는 행해지지 않았지만, 필요에 따라 자유롭게 행할 수도 있다.
그런데, 코어 배선 기판 기재(50)의 상하 양측에, 제1, 제2 배선 기판 기재(41, 42)와, 제3, 제4 배선 기판 기재(43, 44)를, 각각 도 6의 (b)와 같이 서로 위치맞춤하여 중첩시키고, 진공 큐어 프레스기에 장착하여 일괄적으로 가열 프레스함으로써, 도 6의 (a)에 나타낸 바와 같은 상하 대칭 적층 구조의 적층 배선 기판이 조립된다.
이와 같은 또 다른 실시예의 적층 배선 기판에 의하면, 코어 배선 기판 기재(50)의 LVH형 층간 도전 비어(50c)를 통해서, 위쪽의 제1 및 제2 배선 기판 기재(41 및 42)의 회로와 아래쪽의 제3 및 제4 배선 기판 기재(43 및 44)의 회로가 연결되게 된다. 또한, 도전층(41b∼44b) 내면에 평활화 처리에 의한 평활면부(41g∼44g)가 형성되어 있으므로, 열 충격 시험 등의 각종 내성 시험 시에도, 상기 도전층과 도전 비어와의 높은 접속 신뢰성을 얻을 수 있다.
본 발명의 적층 배선 기판 및 그 제조 방법에 의하면, 상기 도전층의 관통 구멍 내에서의 표면 부분이 평활화 처리된다. 따라서, 예를 들면 배선 기판의 열 충격 시험 등의 각종 내성 시험에 있어서도, 상기 도전층과 도전 비어와의 높은 접속 신뢰성을 얻을 수 있다.

Claims (8)

  1. 배선 기판 기재(基材)를 적어도 1개 이상 적층한 적층 배선 기판의 제조 방법으로서,
    상기 배선 기판 기재에 포함되는 절연 기판의 제1 면에 도전층을 설치하고,
    상기 제1 면과 반대로 면하는 제2 면으로부터 상기 도전층에 도달하는 관통 구멍을 형성하고,
    상기 관통 구멍 내에서의 상기 도전층의 표면 부분에 평활화 처리를 실시하고,
    그 후, 상기 관통 구멍 내에 도전성 페이스트를 충전하여 상기 도전층에 접속하는 도전 비어를 형성하는,
    적층 배선 기판의 제조 방법.
  2. 제1항에 있어서,
    상기 평활화 처리는, 상기 관통 구멍 내에서의 상기 도전층의 표면 부분의 산술 평균 거칠기 Ra가 1.0㎛ 이하가 되도록 처리되는, 적층 배선 기판의 제조 방법.
  3. 제1항에 있어서,
    상기 평활화 처리는, 상기 관통 구멍 내에서의 상기 도전층의 표면 부분의 최대 높이 거칠기 Rz가 3㎛ 이하가 되도록 처리되는, 적층 배선 기판의 제조 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 도전성 페이스트가 상기 도전층 사이에서 합금층을 형성하는 금속 성분을 포함하는, 적층 배선 기판의 제조 방법.
  5. 제1 면과, 상기 제1 면과 반대로 면하는 제2 면을 가지는 절연 기판;
    상기 제1 면에 설치된 도전층; 및
    상기 제2 면으로부터 상기 도전층에 도달하는 관통 구멍과 상기 관통 구멍에 충전된 도전성 페이스트를 포함하는 도전 비어;
    를 가지는 적어도 1개 이상의 배선 기판 기재를 포함하고,
    상기 관통 구멍 내에서의 상기 도전층의 표면 부분의 최대 높이 거칠기 Rz가 3㎛ 이하인,
    적층 배선 기판.
  6. 제1 면과, 상기 제1 면과 반대로 면하는 제2 면을 가지는 절연 기판;
    상기 제1 면에 설치된 도전층; 및
    상기 제2 면으로부터 상기 도전층에 도달하는 관통 구멍과 상기 관통 구멍에 충전된 도전성 페이스트를 포함하는 도전 비어;
    를 가지는 적어도 1개 이상의 배선 기판 기재를 포함하고,
    상기 관통 구멍 내에서의 상기 도전층의 표면 부분의 산술 평균 거칠기 Ra가 1.0㎛ 이하인,
    적층 배선 기판.
  7. 제5항에 있어서,
    상기 도전성 페이스트가 상기 도전층 사이에서 합금층을 형성하는 금속 성분을 포함하는, 적층 배선 기판.
  8. 제1 면과, 상기 제1 면과 반대로 면하는 제2 면을 가지는 절연 기판;
    상기 제1 면에 설치된 도전층; 및
    상기 제2 면으로부터 상기 도전층에 도달하는 관통 구멍과 상기 관통 구멍에 충전된 도전성 페이스트를 포함하는 도전 비어;
    를 가지는 적어도 1개의 이상의 배선 기판 기재를 포함하고,
    상기 도전성 페이스트는 상기 도전층 사이에서 합금층을 형성하고, 상기 합금층의 두께는 0.5㎛∼ 2.0㎛이며, 상기 합금층에는 Cu3Sn 또는 Cu6Sn5가 포함되는,
    적층 배선 기판.
KR1020097026234A 2007-05-17 2008-05-14 적층 배선 기판 및 그 제조 방법 KR101116712B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2007-131324 2007-05-17
JP2007131324 2007-05-17
PCT/JP2008/058867 WO2008143099A1 (ja) 2007-05-17 2008-05-14 積層配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
KR20100008005A true KR20100008005A (ko) 2010-01-22
KR101116712B1 KR101116712B1 (ko) 2012-03-13

Family

ID=40031808

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097026234A KR101116712B1 (ko) 2007-05-17 2008-05-14 적층 배선 기판 및 그 제조 방법

Country Status (7)

Country Link
US (1) US8502086B2 (ko)
EP (1) EP2157842B1 (ko)
JP (1) JP4955763B2 (ko)
KR (1) KR101116712B1 (ko)
CN (1) CN101683007B (ko)
TW (2) TW200904291A (ko)
WO (1) WO2008143099A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101048489B1 (ko) * 2009-06-24 2011-07-11 성균관대학교산학협력단 관통형전극 및 그의 형성방법
KR101156854B1 (ko) * 2010-05-03 2012-06-20 삼성전기주식회사 반도체 패키지 기판 및 그 제조방법
US9012593B2 (en) 2010-07-20 2015-04-21 Shenzhen Wote Advanced Materials Co., Ltd. Method for preparing an aromatic liquid crystal polyester resin and method for preparing a compound of aromatic liquid crystal polyester resin

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2010113448A1 (ja) * 2009-04-02 2012-10-04 パナソニック株式会社 回路基板の製造方法および回路基板
JP2011096900A (ja) * 2009-10-30 2011-05-12 Fujitsu Ltd 導電体およびプリント配線板並びにそれらの製造方法
JP5352437B2 (ja) * 2009-11-30 2013-11-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101019756B1 (ko) * 2009-12-24 2011-03-09 제일모직주식회사 비자외선형 다이접착필름 및 제조방법
JP5439165B2 (ja) * 2009-12-28 2014-03-12 株式会社フジクラ 多層配線板及びその製造方法
KR20110113980A (ko) * 2010-04-12 2011-10-19 삼성전자주식회사 필름을 포함한 다층 인쇄회로기판 및 그 제조 방법
JP2012169486A (ja) * 2011-02-15 2012-09-06 Fujikura Ltd 基材、配線板、基材の製造方法及び配線板の製造方法
KR20140047967A (ko) * 2012-10-15 2014-04-23 삼성전기주식회사 다층형 코어리스 인쇄회로기판 및 그 제조 방법
KR101497192B1 (ko) * 2012-12-27 2015-02-27 삼성전기주식회사 전자부품 내장 인쇄회로기판 및 그 제조방법
WO2014119178A1 (ja) * 2013-01-30 2014-08-07 京セラ株式会社 実装構造体の製造方法
ITMI20130686A1 (it) * 2013-04-24 2014-10-25 Perfetti Van Melle Spa Gomme da masticare
JP2016532304A (ja) * 2013-09-06 2016-10-13 チャン ユチュン 液体ガラスの応用
US10425724B2 (en) 2014-03-13 2019-09-24 Starkey Laboratories, Inc. Interposer stack inside a substrate for a hearing assistance device
JP2018524415A (ja) * 2015-05-08 2018-08-30 ヘンケル アイピー アンド ホールディング ゲゼルシャフト ミット ベシュレンクテル ハフツング 焼結可能フィルムおよびペーストおよびその使用方法
CN106356355B (zh) * 2015-07-15 2020-06-26 恒劲科技股份有限公司 基板结构及其制作方法
JP2016105512A (ja) * 2016-03-01 2016-06-09 京セラサーキットソリューションズ株式会社 配線基板の製造方法
JP6623941B2 (ja) * 2016-06-09 2019-12-25 株式会社デンソー 多層基板の製造方法
JP6700207B2 (ja) * 2017-02-08 2020-05-27 矢崎総業株式会社 印刷回路の電気接続方法
JP7075785B2 (ja) * 2018-03-08 2022-05-26 スタンレー電気株式会社 回路基板、電子回路装置、および、回路基板の製造方法
CN110798977B (zh) * 2018-08-01 2021-03-23 鹏鼎控股(深圳)股份有限公司 薄型天线电路板及其制作方法
CN112449514B (zh) * 2019-08-31 2022-12-20 鹏鼎控股(深圳)股份有限公司 多层线路板及其制作方法
JP7031955B2 (ja) * 2019-09-10 2022-03-08 Fict株式会社 回路基板の製造方法
CN115284696B (zh) * 2022-08-11 2023-07-25 业成科技(成都)有限公司 复合光学膜结构及其制造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3506002B2 (ja) * 1997-07-28 2004-03-15 松下電工株式会社 プリント配線板の製造方法
US6413620B1 (en) * 1999-06-30 2002-07-02 Kyocera Corporation Ceramic wiring substrate and method of producing the same
JP2001102754A (ja) 1999-09-30 2001-04-13 Kyocera Corp 多層配線基板
JP2001230551A (ja) * 2000-02-14 2001-08-24 Ibiden Co Ltd プリント配線板並びに多層プリント配線板及びその製造方法
JP2002134864A (ja) * 2000-10-24 2002-05-10 Ngk Spark Plug Co Ltd 配線基板及び配線基板の製造方法
CN1269612C (zh) * 2000-12-21 2006-08-16 株式会社日立制作所 焊锡箔、半导体器件、电子器件、半导体组件及功率组件
US6623844B2 (en) * 2001-02-26 2003-09-23 Kyocera Corporation Multi-layer wiring board and method of producing the same
JP2003101219A (ja) * 2001-09-27 2003-04-04 Kyocera Corp 配線基板及びその製造方法
JP4392157B2 (ja) * 2001-10-26 2009-12-24 パナソニック電工株式会社 配線板用シート材及びその製造方法、並びに多層板及びその製造方法
JP3894770B2 (ja) * 2001-10-29 2007-03-22 京セラ株式会社 多層配線基板及びその製造方法
JP3996521B2 (ja) 2002-02-22 2007-10-24 株式会社フジクラ 多層配線基板用基材の製造方法
US6767411B2 (en) * 2002-03-15 2004-07-27 Delphi Technologies, Inc. Lead-free solder alloy and solder reflow process
JP3888267B2 (ja) 2002-08-30 2007-02-28 カシオ計算機株式会社 半導体装置およびその製造方法
JP2004179362A (ja) * 2002-11-27 2004-06-24 Kyocera Corp 配線基板およびこれを用いた電子装置
JP2005045187A (ja) 2003-07-25 2005-02-17 Matsushita Electric Ind Co Ltd 回路基板の製造方法、回路基板および多層回路基板
JP2005251949A (ja) * 2004-03-03 2005-09-15 Sony Corp 配線基板及びその製造方法
JP4747707B2 (ja) * 2004-11-09 2011-08-17 ソニー株式会社 多層配線基板及び基板製造方法
GB2421030B (en) * 2004-12-01 2008-03-19 Alpha Fry Ltd Solder alloy
US7976956B2 (en) * 2005-08-01 2011-07-12 Furukawa Circuit Foil., Ltd. Laminated circuit board

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101048489B1 (ko) * 2009-06-24 2011-07-11 성균관대학교산학협력단 관통형전극 및 그의 형성방법
KR101156854B1 (ko) * 2010-05-03 2012-06-20 삼성전기주식회사 반도체 패키지 기판 및 그 제조방법
US9012593B2 (en) 2010-07-20 2015-04-21 Shenzhen Wote Advanced Materials Co., Ltd. Method for preparing an aromatic liquid crystal polyester resin and method for preparing a compound of aromatic liquid crystal polyester resin

Also Published As

Publication number Publication date
US20100147576A1 (en) 2010-06-17
US8502086B2 (en) 2013-08-06
JP4955763B2 (ja) 2012-06-20
WO2008143099A1 (ja) 2008-11-27
KR101116712B1 (ko) 2012-03-13
EP2157842A4 (en) 2011-11-30
CN101683007A (zh) 2010-03-24
TW200904291A (en) 2009-01-16
EP2157842B1 (en) 2018-03-14
TW200941656A (en) 2009-10-01
JPWO2008143099A1 (ja) 2010-08-05
CN101683007B (zh) 2011-12-28
EP2157842A1 (en) 2010-02-24

Similar Documents

Publication Publication Date Title
KR101116712B1 (ko) 적층 배선 기판 및 그 제조 방법
US8419884B2 (en) Method for manufacturing multilayer wiring substrate
JP5013973B2 (ja) プリント配線板及びその製造方法、並びに、このプリント配線板を用いた電子部品収容基板及びその製造方法
KR100595889B1 (ko) 상하도전층의 도통부를 갖는 반도체장치 및 그 제조방법
JP2005216935A (ja) 半導体装置およびその製造方法
JP2012142559A (ja) 多層配線基板及びその製造方法
TWI555451B (zh) 電路基板、電路基板的製造方法及電子機器
KR101484366B1 (ko) 회로 기판의 제조 방법 및 전자 장치의 제조 방법
JPWO2007046459A1 (ja) 多層プリント配線基板及びその製造方法
US10271430B2 (en) Printed wiring board having support plate and method for manufacturing printed wiring board having support plate
JP2008263188A (ja) 回路基板の製造方法
KR100734234B1 (ko) 다층 인쇄회로기판 및 그 제조방법
US20180054888A1 (en) Printed wiring board and method for manufacturing the same
JP2007005815A (ja) 多層印刷回路基板およびその製造方法
JP2010278379A (ja) 配線基板およびその製造方法
JP2005072061A (ja) 配線基板およびその製造方法
KR100722604B1 (ko) 인쇄회로기판의 제조방법
JP2012169486A (ja) 基材、配線板、基材の製造方法及び配線板の製造方法
KR102054198B1 (ko) 배선 기판의 제조 방법
KR20060003847A (ko) 내층 알씨씨에 범퍼가 구비된 범프 홀을 갖는 다층인쇄회로기판 및 이의 제조방법
JP2007115952A (ja) インターポーザ基板及びその製造方法
JP2006156438A (ja) 電子部品搭載装置の製造方法及び電子部品搭載装置
JP5610039B2 (ja) 配線基板の製造方法
KR200412591Y1 (ko) 내층 알씨씨에 범퍼가 구비된 범프 홀을 갖는 다층인쇄회로기판
JP2007115951A (ja) インターポーザ基板及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180119

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190117

Year of fee payment: 8