CN101683007A - 层压配线基板及其制造方法 - Google Patents

层压配线基板及其制造方法 Download PDF

Info

Publication number
CN101683007A
CN101683007A CN200880016458A CN200880016458A CN101683007A CN 101683007 A CN101683007 A CN 101683007A CN 200880016458 A CN200880016458 A CN 200880016458A CN 200880016458 A CN200880016458 A CN 200880016458A CN 101683007 A CN101683007 A CN 101683007A
Authority
CN
China
Prior art keywords
conductive layer
mentioned
base material
hole
substrate base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880016458A
Other languages
English (en)
Other versions
CN101683007B (zh
Inventor
本户孝治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Publication of CN101683007A publication Critical patent/CN101683007A/zh
Application granted granted Critical
Publication of CN101683007B publication Critical patent/CN101683007B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0191—Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0346—Deburring, rounding, bevelling or smoothing conductor edges
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0392—Pretreatment of metal, e.g. before finish plating, etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Dicing (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

本发明提供层压配线基板的制造方法，层压至少一个以上的配线基板基材(2～4)，该配线基板基材具有：在一面设置有导电层(1b～4b)的绝缘基板(1a～4a)、设置于所述绝缘基板且从另一面侧到达所述导电层的贯通孔(2e～4e)、及向所述贯通孔内填充导电性胶而与所述导电层连接的导电柱(2d～4d)，其特征在于，在所述导电性胶填充于贯通孔之前，对所述导电层的贯通孔内的表面部分实施平滑化处理而形成平滑面部(2g)。

Description

层压配线基板及其制造方法
技术领域
本发明涉及层压配线基板及其制造方法，尤其是涉及在多层配线基板中，能够得到层间导电柱和配线用导电层的高的连接可靠性的层压配线基板及其制造方法。
背景技术
近年来，伴随手机和各种数码电子设备等小型化及多功能化的要求提高，也进一步强烈要求用于这些设备的半导体IC元件等电子零件以及安装这样的零件的印刷配线基板的小型化及多功能化。基于这种要求，进行了各种多层配线基板技术的开发。
作为现有的多层配线基板技术的第一例，有专利文献1中记载的EWLP(嵌入式晶圆级封装：Embedded Wafer Level Package)技术，该技术为，在支承板上配置例如半导体芯片，在其上按顺序组合绝缘层、层间柱用金属柱及配线金属层，形成多层结构的封装基板。
另外，作为第二例，如专利文献2所示，其技术为，准备多张配线基板，该配线基板在绝缘基板的一面设置配线用导电层，在另一面设置粘接层，并设置有成为层间导电柱的由导电性胶构成的导电柱(贯通电极)，通过粘接层重叠这些配线基板并一并加热压接，由此形成多层配线基板。
专利文献1：(日本)特开2004-95836号特许公开公报
专利文献2：(日本)特开2003-318546号特许公开公报
专利文献3：(日本)特开2001-102754号特许公开公报
专利文献4：(日本)特开2005-45187号特许公开公报
上述第一例所示的EWLP技术，适合用于以最终的小型化为目标。但是，在制造配线基板时，蚀刻掩模工序、镀敷工序及多层化工序重复进行，因此工序数增多。因此，对于这些工序需要长时间，制造繁杂。另外，每一次进行多层化都需要加热工序，对一部分绝缘基板树脂层施加多次受热履历，容易产生树脂劣化。
另一方面，上述第二例所示的技术优点是减轻了伴随第一例的多工序数的制造的繁杂及热履历造成的绝缘基板树脂层劣化。但是，如专利文献2的图6(e)工序所示，在通过例如激光加工形成贯通孔14时，在加工操作时，因激光束强度的偏差等而可能会在导电层12表面产生凹凸差大的表面粗糙。
在该表面粗糙的状态下，在如专利文献2记载的图6(h)工序那样将导电性树脂组成物(膏)15填充于贯通孔14以与导电层12连接的情况下，例如在进行配线基板的热冲击试验等各种耐性试验的情况下，存在上述导电层12产生从上述凹凸的谷底部分裂纹破损等劣化，其连接部分的连接可靠性容易降低之类的问题。
另外，作为涉及导电层和导电性胶的连接形态的现有技术倾向，如专利文献3和专利文献4所记载的那样，多数为以上述导电层和导电性胶的密接性及连接电阻等改善为目的的上述导电层表面的粗糙面化的技术。该技术和上述第二例同样，带来导电层粗糙面化的凹凸造成的问题，另外，在积极进行粗糙面化时需要高精度地控制表面粗糙度和凹凸形状。因此，由于这些理由，其制造繁杂化。
发明内容
本发明是为解决上述现有的问题而开发的，其目的在于提供一种层压配线基板及其制造方法，尤其是在多层配线基板中能够得到层间导电柱和配线用导电层的高的连接可靠性。
本发明的第一方面提供一种层压配线基板的制造方法，层压至少一个以上的配线基板基材，其特征在于，在所述配线基板基材所包含的绝缘基板的第一面上设置导电层，设置从与所述第一面的相反的第二面到达所述导电层的贯通孔，对所述贯通孔内的所述导电层的表面部分实施平滑化处理，之后，向所述贯通孔内填充导电性胶以形成与所述导电层连接的导电柱。
上述第一方面的层压配线基板的制造方法中，理想的是，所述平滑化处理以所述贯通孔内的所述导电层的表面部分的算术平均粗糙度Ra成为1.0μm以下的方式进行处理。
上述第一方面的层压配线基板的制造方法中，理想的是，所述平滑化处理以所述贯通孔内的所述导电层的表面部分的最大高度粗糙度Rz成为3μm以下的方式进行处理。
上述第任一方面的层压配线基板的制造方法中，所述导电性胶也可以含有在与所述导电层之间形成合金层的金属成分。
本发明第二方面提供一种层压配线基板，其特征在于，具备至少一个以上的配线基板基材，该配线基板基材具有：绝缘基板，其具有第一面和与所述第一面相反的第二面；导电层，其设置于所述第一面上；及导电柱，其包括从第二面到达所述导电层的贯通孔和填充于所述贯通孔中的导电性胶，所述贯通孔内的所述导电层的表面部分的最大高度粗糙度Rz为3μm以下。
本发明第三方面提供一种层压配线基板，其特征在于，具备至少一个以上的配线基板基材，该配线基板基材具有：绝缘基板，其具有第一面和与所述第一面相反的第二面；导电层，其设置于所述第一面上；及导电柱，其包括从第二面到达所述导电层的贯通孔和填充于所述贯通孔中的导电性胶，所述贯通孔内的所述导电层的表面部分的算术平均粗糙度Ra为1.0μm以下。
另外，上述层压配线基板中，所述导电性胶也可以含有在与所述导电层之间形成合金层的金属成分。
本发明第四方面提供一种层压配线基板，其特征在于，具备至少一个以上的配线基板基材，该配线基板基材具有：绝缘基板，其具有第一面和与所述第一面相反的第二面；导电层，其设置于所述第一面上；及导电柱，其包括从第二面到达所述导电层的贯通孔和填充于所述贯通孔中的导电性胶，所述导电性胶在与所述导电层之间形成合金层，所述合金层的厚度为0.5～2.0μm，在所述合金层中含有Cu3Sn或Cu6Sn5。
根据本发明的层压配线基板及其制造方法，上述导电层的贯通孔内的表面部分被进行平滑化处理。因此，例如在配线基板的热冲击试验等各种耐性试验中，也能够得到在上述贯通孔内的上述导电层和导电柱的高的连接可靠性。
另外，使用具有由导电性胶构成的导电柱的配线基板。因此，将含有上述配线基板基材等的多个基材通过粘接层一并加热压接，由此能够降低工序数。因此，在绝缘基板上不会引起热履历而导致的树脂劣化，且能够简单容易地制造层压配线基板。
附图说明
图1是用于说明本发明一实施方式的层压多个配线基板基材来制造层压配线基板的方法的概略剖面图，图1(a)表示组装前的各配线基板基材，图1(b)表示组装后的层压配线基板的结构；
图2是用于说明本发明一实施方式的图1的配线基板基材的制造方法的图，图2(a)～(g)是分制造工序表示的主要部分的放大剖面图；
图3将表示本发明一实施方式的层压配线基板在高温放置后的电阻变化率的表2用图表表示的特性图；
图4将表示本发明一实施方式的层压配线基板在高温放置后的电阻变化率的表3用图表表示的特性图；
图5是本发明其它实施方式的层压配线基板的剖面图，图5(a)是组装后的层压配线基板的剖面图，图5(b)是层压配线基板的分解剖面图；
图6是本发明其它实施方式的层压配线基板的剖面图，图6(a)是组装后的层压配线基板的剖面图，图6(b)是层压配线基板的分解剖面图。
具体实施方式
下面，参照图1及图2对本发明的层压配线基板及其制造方法的一实施方式进行说明。图1是用于说明层压多个配线基板基材来制造层压配线基板的方法的概略剖面图。图1(a)表示组装前的各配线基板基材。图1(b)表示组装后的层压配线基板的结构。图2(a)～图2(g)是用于分工序说明图1中的各配线基板基材的制造方法的主要部分放大剖面图。
首先，如图1(a)所示，将多个配线基板基材即在上下方向相邻的第一～第四配线基板基材1～4以重合的方式配置。上述第一配线基板基材1具有：例如由聚酰胺树脂薄膜构成的第一绝缘基板1a、在上述第一绝缘基板1a的一面(上面、第一面)构图形成的配线用的例如由铜箔构成的多个第一导电层1b、在上述第一绝缘基板1a的另一面(下面，第二面)整体粘接的第一粘接层1c。
若将如该图所示的层压配线基板看作一个单元，则第一配线基板基材1构成该单元的最下层，因此，上述第一粘接层1c可以根据需要设置。即，在想要将上述层压配线基板粘贴于电子设备的规定部件或例如核心配线基板等其它的配线基板的情况下，设置上述第一粘接层1c较为便利，在没有这种必要性的情况下，也可以省略上述第一粘接层1c。另外，图1中，在第一配线基板基材1上未设置由导电性胶构成的导电柱，但是，也可以根据需要设置导电柱。
第二配线基板基材2具有：例如由聚酰胺树脂薄膜构成的第二绝缘基板2a、在上述第二绝缘基板2a的一面(上面、第一面)构图形成的配线用的例如由铜箔构成的多个第二导电层2b、在上述第二绝缘基板2a的另一面(下面，第二面)整体粘接的第二粘接层2c、及与上述各第二导电层2b对应设置的多个导电柱(贯通电极)2d。
上述各导电柱2d由填充于在第二绝缘基板2a的与上述各柱对应的部分形成的贯通孔2e中的柱状的导电性胶构成。上述各导电柱2d形成为，其一端(上端面)与第二导电层2b内面连接，另一端(下端面)从第二粘接层2c的下面突出。而且，上述第二配线基板基材2以上述各导电柱2d的突出端各自与第一配线基板基材1的各第一导电层1b重合的方式对准位置，对面配置在第一配线基板基材1之上。
第三配线基板基材3具有：第三绝缘基板3a、在上述第三绝缘基板3a的一面构图形成的配线用的多个第三导电层3b、在第三绝缘基板3a的另一面粘接的第三粘接层3c、与上述各第三导电层3b对应设置的多个导电柱3d及贯通孔3e。
同样，第四配线基板基材4具有：第四绝缘基板4a、在上述第四绝缘基板4a的一面构图形成的配线用的多个第四导电层4b、在第四绝缘基板4a的另一面粘接的第四粘接层4c、与上述各第四导电层4b对应设置的多个导电柱4d及贯通孔4e。而且，构成第三及第四配线基板基材3、4的各部分使用与上述第二配线基板基材2的对应各部分的材料同样的材料。
但是，如图所示，第一～第四配线基板基材1～4中，其第一～第四导电层1b～4b图示为相同的配线图案，但是，根据层压配线基板的电路配线结构的要求，可以以彼此相同或彼此不同的等各种配线图案进行设计。另外，第二～第四配线基板基材2～4的各导电柱2d、3d、4d以彼此数量相同、正好堆叠的形态进行图示，但是，对于每一个配线基板基材，导电柱数量可以任意选择，可以采用导电柱2d、3d及4d彼此堆叠的情况及不堆叠的情况等各种形态。
而且，以上下相邻的配线基板基材中一配线基板基材的导电柱的突出端与另一配线基板基材的对应的导电层对位重叠的方式，层压配置第一～第四配线基板基材，之后，对这种层压体从上下两面一并进行加热挤压，由此制作图1(b)所示的层压配线基板10。
上述一并加热挤压如下进行，即，例如将上述层压体装载于真空固化压力机，在1kPa以下的减压气氛中加热压接。在该挤压时，上述粘接层1c～4c热固化而将相邻的配线基板基材彼此粘接固定，同时，各导电柱2d、3d、4d的各导电性胶以压扁于对应的导电层1b、2b、3b上而牢固地连接的状态热固化。
另外，上述各导电柱2d～4d用的导电性胶为含有第一金属成分和第二金属成分，且混合了以环氧树脂为主要成分的粘合剂成分的膏。作为上述第一金属成分，为选自镍、铁、铝、金、银及铜中的至少一种低电阻、导热性良好的金属粒子；作为第二金属成分，为选自锡、铋、铟、锌、锑及铅中的至少一种低融点金属粒子。这种导电性胶在常温下处于未固化或半固化的软质状态，例如是通过上述加热挤压工序中的热处理进行热固化，同时实现粘接功能的导电性材料。
另外，如上所述，在上述各导电层2b～4b为铜或以铜为主要成分的材料的情况下，作为上述导电性胶的成分，可以为容易向铜或以铜为主要成分的材料扩散的锡或以锡为主要成分含有铟、锌、锑的低融点金属成分(粒子)。该情况下，增加该低融点金属的量时的优点为，在上述加热挤压时，能够增加上述各导电层2b～4b和各导电柱2d～4d的界面上它们相互的合金层形成量，粘接强度进一步提高，并且，能够提高电可靠性。
下面，参照图2，对具有上述导电柱的本发明的配线基板基材的制造方法的一实施方式进行说明。上述第二～第四配线基板基材2～4可以用相互同样的方法制造，因此，在此以第二配线基板基材2的制造方法为代表进行说明。图2是上述第二配线基板基材2的主要部分即一导电柱周边部分的放大剖面图，第二配线基板基材2相对于图1的图示反过来表示。
此外，在本实施方式中，作为第一～第四配线基板基材1～4的初始基板基材的一例，由厚度为20μm的聚酰胺树脂薄膜构成的柔性的绝缘基板的单面全面使用导电层材料即张贴了厚度12μm的铜箔的单面贴铜板(CCL)，作为导电性胶使用了以铜、锡的金属成分为主体的材料。
首先，如图2(a)所示，在第二绝缘基板2a的一面形成具有所希望的电路图案的配线用第二导电层2b。该电路图案通过在上述铜箔表面利用光刻法形成与该电路图案对应的防蚀涂层图案(蚀刻掩模)后再对上述铜箔实施化学蚀刻而得到。另外，该蚀刻使用例如以氯化亚铁为主要成分的蚀刻剂。
但是，使用了作为配线基板基材的初始基材的市售电解箔的单面贴铜箔的板(CCL)，其与绝缘基板相接的表面的算术平均粗糙度Ra(日本工业规格JIS B0601：2001)通常为2μm左右。因此，在微观上可以作为粗糙面对待。图2夸大表现该粗糙面形态。
另外，在第二绝缘基板2a的另一面粘贴例如由厚度25μm的环氧树脂类热固化性树脂薄膜粘接材料构成的第二粘接层2c。第二粘接层2c可以使用丙烯类树脂等粘接材料或热可塑性的粘接材料，也可以将例如清漆状的树脂粘接剂涂敷于第二绝缘基板2a的表面而形成。
而且，如图2(b)所示，在上述第二粘接层2c的表面粘贴例如由厚度25μm的聚酰胺树脂构成的树脂薄膜F。上述树脂薄膜F可以使用PET和PEN等塑料薄膜代替聚酰胺。另外，在上述第二粘接层2c的表面也可以通过UV照射而覆盖形成可粘接及剥离的薄膜。
接着，如图2(c)所示，形成贯通上述第二绝缘基板2a、第二粘接层2c及树脂薄膜F的贯通孔2e。上述贯通孔2e通过从上述树脂薄膜F侧朝向第二导电层2b侧照射例如YAG激光器、碳酸激光器或受激准分子激光器的激光束的激光加工而形成。此时，上述贯通孔2e成为例如直径100μm有底状的通孔。这时，通孔的第二导电层2b的内侧表面即柱底表面在上述贯通孔2e内露出。
上述激光加工使上述贯通孔2e内的柱底表面充分露出。这时，在上述第二导电层2b的内侧表面(柱底表面)产生具有算术平均粗糙度Ra为3μm以上的大的凹凸差的表面粗糙部2f。该表面粗糙部2f相比于与上述铜箔的绝缘基板相接的部分的表面粗糙度，有时具有1.5倍的凹凸差。
另外，形成上述贯通孔2e后，实施表面沾污去除(desmear)处理。该表面沾污去除处理可以应用使用了例如CF4及O2混合气体或Ar等惰性气体的等离子表面沾污去除处理及湿式表面沾污去除处理。
接着，如图2(d)所示，对表面粗糙部2f实施平滑化处理而形成平滑面部2g。优选上述平滑面部2g表面的算术平均粗糙度Ra为1μm以下，或最大高度粗糙度Rz(日本工业规格JIS B0601：2001)为3μm以下。关于上述算术平均粗糙度Ra或最大高度粗糙度Rz的合适值，通过后述的表1、表2、表3、图3详细地说明。
作为进行用于将上述平滑面部2g的算术平均粗糙度Ra设为1μm以下(或将最大高度粗糙度Rz设为3μm以下)的平滑化处理的方法，可以适用例如化学湿式蚀刻法。上述化学湿式蚀刻法具体而言是通过使用化学蚀刻液溶解上述第二导电层2b内表面的表面粗糙部2f而进行平滑化处理的方法，上述化学蚀刻液由选自例如硫酸加水、硫酸、盐酸、氯化铁溶液及氯化铜溶液中的至少一种构成。根据该方法，能够正确地简单且容易地形成由算术平均粗糙度Ra为1μm以下的平滑表面构成的平滑面部2g。
另外，作为平滑化处理的其它方法，也可以采用使磨料与表面粗糙部2f碰撞进行平滑化的喷砂法、通过激光器使表面粗糙部2f蒸发进行平滑化的激光磨损法、或使表面粗糙部2f在等离子气氛中进行物理蚀刻而平滑化的等离子干式蚀刻法。
在此，对上述平滑化处理的各方法进行更具体的说明。
1、化学的湿式蚀刻法：
作为一例，采用使用硫酸和双氧水使上述导电层2b的铜溶解于硫酸铜的方法。该方法的优点为，因为是一般的处理液，因此成本低，通过浓度及温度等的管理容易调整蚀刻量(速度)，能够容易地将上述导电层2b内面平滑化。与后述的其它的各种方法相比，是最优选的方法。
2、喷砂法：
将磨粒直接或将磨粒和水的混合液(研磨剂)向上述导电层2b的内面照射或喷射，由此，进行上述导电层内面的平滑化处理。该方法是物理研磨处理，与基材不起化学反应，因此，优点是处理后的离子污染物少。
3、激光磨损法：
向对象物即上述导电层内面照射能量密度高的激光，使其照射部分局部发生急剧的温度上升，使该部分液化或气化，由此，进行上述导电层内面的平滑化处理。该方法的优点为，通过调整激光的能量(频率或强度)，容易调整上述导电层内面的平滑化形状。
4、等离子干式蚀刻法：
照射Ar等等离子气体研磨上述导电层内面，由此进行平滑化处理。该方法的优点为，与上述喷砂的磨粒相比能够进行非常微细且精细的平滑化处理。
接着，如图2(e)所示，将供给到树脂薄膜F的上表面的导电性胶2D用刮浆板S沿上述上表面刮浆而进行网版印刷，由此，如图2(f)所示，进行填充直到填满贯通孔2e内的空间，形成导电柱(贯通电极)2d。
之后，如图2(g)所示，剥离上述树脂薄膜F后，导电柱2d的上端部在以上述树脂薄膜F的厚度尺寸的高度向上述粘接材料层2c的上面侧突出的状态下露出。即，上述树脂薄膜F是可以通过分别选定其厚度来调整导电柱2d的突出高度的掩模。
经以上的制造工序完成上述第二配线基板基材2。另外，上述第三及第四配线基板基材3、4除使配线用导电层的图案形状、导电柱数量及配置不同以外，以与上述第二配线基板基材2同样的材料及方法制作。
在本实施方式的说明中，上述第一配线基板基材1没有导电柱，因此，以如图2(a)所示的导电层1b的构图形成工序结束其制作。这样制作的上述第一～第四配线基板基材1～4如图1(a)所示配置，并如上所述前进至层压配线基板10的组装工序。
根据本发明一实施方式中所述的带导电柱的配线基板基材的结构及制造方法，目前，在形成贯通孔并进行了表面沾污去除处理后，不进行平滑化处理而填充导电性胶，与之相对，在进行了表面沾污去除处理后，进行如图2(d)所示的平滑化处理，因此，在形成上述贯通孔2e时产生的第二导电层2b的表面粗糙部2f被排除，形成平滑面部2g。这样，如图2(f)所示，导电性胶以与平滑面部2g按压接触的状态填充于贯通孔2e，形成导电柱2d。
因此，即使进行上述的热冲击试验等各种耐性试验，也能够防止现有技术中成为问题的导电层的表面凹凸差造成的裂纹破损等，因此，能够维持制造导电层2b～4b时的形状及导电度，并且导电层2b～4b和导电柱2d～4d的连接可靠性提高。
另外，第二导电层2b内表面具有平滑面部2g，因此，导电柱(贯通电极)2d的下端部以膏内的导电性的金属粒子与其粒径无关地均匀分布的状态与上述平滑面部2g按压连接。而且，该按压连接的部分在如图1(b)所示的一并加热挤压工序中，在加压的状态下上述膏热固化，由此更牢固地连接固定。
另外，如上述，在上述导电性胶中包含容易向由铜箔构成的第二导电层2b扩散的锡或主要成分为锡的金属粒子的情况下，在上述加热挤压时，在上述平滑面部2g和各导电柱2d的接合界面均匀可靠地形成平滑的合金层，其连接强度增加，连接电阻可进一步降低。
接着，对利用上述的本发明一实施方式的方法制作的层压配线基板进行第一高温放置试验，将对其连接可靠性测定的结果表示于表1、表2及图3。在该高温放置试验中，各试样在JEDEC·MSL·标准3之下进行吸湿软溶试验后，在175℃放置100小时。在现有技术及本发明中都是以400个导电柱作为试样进行试验，测定其连接电阻的平均值(mΩ)、标准偏差值及电阻变化率(％)。
首先，对表1进行说明。表中的本发明栏表示通过平滑化处理将上述导电层(2b～4b)的各平滑面部表面的算术平均粗糙度Ra设定为0.6μm时的高温放置试验前后的实验结果。另外，表中的现有技术栏表示采用了不实施平滑化处理的专利文献2那种的技术时的高温放置试验前后的试验结果。
[表1]
连接部电阻值及试验前后的电阻变化率
在上述试验结果中，着眼于贯通孔内的导电层和导电柱的连接部的连接电阻平均值(mΩ)，现有技术中的高温放置试验后的连接电阻大幅增加到试验前的2.5倍即6.98mΩ。
与之相对，根据本发明，同一试验前后的连接电阻分别为低达2.42mΩ及2.68mΩ的值，试验前后的变化小，尤其是试验后的本发明的连接电阻远小于现有技术，因此，得知本发明的配线基板基材具有高的连接可靠性。
对于标准偏差值，在现有技术中，无论试验前后，连接电阻的偏差都大，而且，在实验前后从4.81mΩ向7.87mΩ大幅度变化。另一方面，在本发明中，无论试验前后，连接电阻的偏差都小至现有技术的1位以下，在实验前后从0.256mΩ到0.393mΩ的变化也小。
另外，对于同一试验前后的电阻变化率，在现有技术中，也大幅度变为152.9％。另一方面，得知在本发明中，显著减小为10.7％。即，本发明可以稳定地得到具有高的连接可靠性且品质一致的配线基板基材，且可以提供高性能且高品质的层压配线基板。
而且，表2表示通过平滑化处理，对将导电层(2b～4b)的各平滑面部的表面即柱底表面的算术平均粗糙度Ra设定为0.05μm、0.6μm、1.0μm、1.5μm、2.0μm的5种试样测定导电层和导电柱的连接部的高温放置试验前后的电阻变化率(％)的结果。另外，图3表示对于与表2对应的电阻变化率的图表。此外，柱底表面的算术平均粗糙度Ra用扫描型共晶点激光显微镜测定。
表2
高温放置后电阻变化率
  柱底表面粗糙度Ra(μm)   电阻变化率(％)
  0.05   9.8
  0.6   10.7
  1.0   48.4
  1.5   102.1
  2.0   153.4
如表2及图3所示，Ra为0.6μm的试样如表1中已经表示的那样，电阻变化率为10.7％，Ra为1.0μm、1.5μm及2.0μm试样的情况下，分别对应的电阻变化率为48.4％、102.1％及153.4％。另外，要使具有高的连接可靠性的配线基板基材以及层压配线基板长期并可靠地维持其可靠性并稳定地供给市场，实用上理想是电阻变化率为50％以内，因此，更优选将上述柱底表面的算术平均粗糙度Ra设定为1μm以下。另外，要维持满足与平滑化处理时间相关的生产性的水平，理想是Ra设定为0.05μm以上，该情况下的电阻变化率较低抑制为9.8％，其可靠性也能够满足。因此，本发明中的上述的Ra的更优选的范围可为0.05μm以上且1μm以下。
另外，对通过同样的条件新制作的5种试样进行第二高温放置试验，将对其连接可靠性测定的结果示于表3，并将表3的图表示于图4。在该高温放置试验中，各试样在JEDEC·MSL·标准3之下进行吸湿软溶试验后，在125℃放置1000小时。另外，在该情况下，也将400个导电柱作为试样进行试验，对其连接电阻的平均值(mΩ)、标准偏差值及电阻变化率(％)进行测定。表3表示通过平滑化处理，对将导电层(2b～4b)各平滑面部的表面即柱底表面的最大高度粗糙度Rz设定为1.7μm、2.6μm、3.0μm、6.2μm、9.8μm的5种试样测定导电层和导电柱的连接部的高温放置试验前后的电阻变化率(％)的结果。
表3
高温放置后电阻变化率
  柱底表面粗糙度Rz(μm)   电阻变化率(％)
  1.7   2.3
  2.6   8.4
  3.0   43
  6.2   121
  9.8   1318
如表3及图4所示，在第二高温试验中，最大高度粗糙度Rz为1.7μm的试样的电阻变化率为2.3％。同样，Rz为2.6μm、3.0μm、6.2μm及9.8μm的情况下，分别对应的电阻变化率为8.4％、43％、121％、1318％。
如对第一高温试验结果所作说明，要使具有高的连接可靠性的配线基板基材以及层压配线基板长期并可靠地维持其可靠性并稳定地供给市场，理想的电阻变化率为50％以内。因此，根据该试验结果，更优选将上述柱底表面的最大高度粗糙度Rz设定为3.0μm以下。另外，要维持满足与平滑化处理时间相关的生产性的水平，理想将最大高度粗糙度Rz设定为1.7μm以上，该情况下的电阻变化率较低抑制为2.3％，其可靠性也能够满足。因此，可以得出结论是，本发明中的最大高度粗糙度Rz合适的范围为1.7μm以上且3.0μm以下。
另外，对导电层和柱部的界面进行断面观察，确认了Cu3Sn、Cu6Sn5合金层。另外，关于合金层的厚度确认了如下事项：不进行平滑化处理的试样薄，与之相对，设定为算术平均粗糙度Ra＝0.05～1.0μm的试样及设定为最大高度粗糙度Rz＝1.7～3.0μm的试样处于0.5～2.0μm范围。
如上所述，在使用本发明一实施方式的配线基板基材制造层压配线基板的情况下，上述第二～第四配线基板基材2～4如下简单地得到：使用在绝缘基板的单面张贴了金属铜箔的所谓单面CCL，在该绝缘基板上设置贯通孔并印刷填充导电性胶，形成上述导电柱2d～4d。
而且，在将CCL作为基材的第一配线基板1上按顺序重叠了上述第二～第四配线基板基材2～4后，通过一并热压能够简单地制造层压配线基板。因此，根据本发明一实施方式的制造方法，与现有的形成方式(专利文献1)相比，在全部工序中，排除镀敷工序，能够大幅降低生产时间及生产成本，并且能够显著降低上述配线基板基材上作用的热经历以及该基材的劣化。
另外，将柱底表面粗糙度设定为Ra＝0.6μm以下，或将最大高度粗糙度设定为Rz＝3.0μm以下，使用含有低融点金属的导电性胶，由此得最合适的合金层，并得良好的可靠性。
对于上述本发明一实施方式的图2(c)的工序，通过激光加工，对于在贯通孔内的导电层表面产生表面粗糙的情况，对在图2(d)的工序中实施平滑化处理的例子进行了说明，但是，本发明不限于这种情况。例如，有时根据配线基板基材的制品或制造上的目的准备预先已粗面化的铜箔，在绝缘基板上设置贯通孔后，以堵塞该贯通孔的方式粘贴上述铜箔。即使在这种情况下，通过对上述贯通孔内的铜箔表面进行平滑化处理，也能够得到上述同样的效果。
另外，上述一实施方式的第一配线基板基材1由在绝缘基板上使用了柔性材料的所谓FPC构成，但是，也可以由在绝缘基板上使用了由例如玻璃环氧树脂的所谓RPC构成。代替上述第一配线基板1也可以使用单层或多层的核心配线基板，在上述第一配线基板基材1或上述核心配线基板等上层压而形成层压配线基板10时，不必将上述第二～第四配线基板基材全部层压，带导电柱的配线基板基材只要层压至少一个以上即可。
另外，也可以用例如在玻璃纤维上浸渍了树脂粘接剂的绝缘基板构成上述第一～第四配线基板基材1～4的各绝缘基板的至少一个，该情况下，不需要粘贴上述粘接层1c～4c那样的粘接层。
而且，本发明也可以适用于，上述带导电柱的配线基板由使用了例如玻璃环氧树脂那样的刚性绝缘基板的所谓RPC构成的情况。
下面，参照图5，对利用了本发明的层压配线基板的其它的实施方式进行说明。图5(a)是组装后完成的层压配线基板的剖面结构，图5(b)是其分解剖面图。即，相对于图的上下方向位于中央的核心配线基板基材40作为其初始基材使用例如两面张贴铜箔的层压板(两面CCL)而形成。核心配线基板基材40为由例如玻璃环氧树脂或聚酰胺树脂等构成的绝缘基板40a。在设置于绝缘基板40a的两面的铜层上通过化学掩模蚀刻等进行电路图案形成的结果，在上述绝缘基板40a的两面形成配线用的导电层40b、40b1、40b2。
而且，如图的左右方向的中央部所示，使用例如钻或激光，形成贯通上侧导电层40b1、绝缘基板40a和下侧导电层40b2的重合部分的通孔TH。遍及上述通孔TH的内面及两导电层40b1、40b2表面实施例如镀铜，由此形成通孔型的层间导电柱40c。上述镀铜在此对于上述各导电层40b、40b1、40b2全体实施，但是，通过掩蔽也可以只实施于与上述层间导电柱40c对应的部分。
之后，在上述核心配线基板基材40的上侧按顺次层压第一及第二配线基板基材41、42，同样，在下侧按顺次层压第三及第四配线基板基材43、44。由此，层压配线基板成为以核心配线基板基材40为中心的上下对称的层压结构。上述第一～第四配线基板基材(41～44)都具有与它们对应的绝缘基板(41a～44a)、导电层(41b～44b)、粘接层(41c～44c)、贯通孔(41e～44e)、导电柱(41d～44d)，在上述导电层(41b～44b)的与上述导电柱(41d～44d)相接的内面形成有平滑化处理而成的平滑面部(41g～44g)。
另外，上述第一～第四配线基板基材41～44使用和图1及图2所示的一实施方式的第一～第四配线基板基材1～4同样的基材并用同样的方法制作。而且，上述核心配线基板基材40及上述第一～第四配线基板基材41～44如图5(b)所示，彼此对位并重合。之后，装载于上述的真空固化压力机一并加热挤压，由此，组装成图5(a)所示的上下对称结构的层压配线基板。
这种其它实施方式的层压配线基板能够通过上述核心配线基板基材40的通孔型层间导电柱40c将上侧的第一及第二配线基板基材41、42的电路和下侧的第三及第四配线基板基材43、44的电路连结。而且，在上述导电层(41b～44b)内面形成平滑化处理而成的平滑面部(41g～44g)，因此，进行热冲击试验等各种耐性试验时也可得高的连接可靠性。
下面，参照图6，对本发明的层压配线基板的其它实施方式进行说明。图6(a)是组装后完成的层压配线基板的剖面结构，图6(b)是其分解剖面图。另外，对于和图5所示的实施方式的构成部件同样的部件标注同一标号，省略其说明，对特征的构成部分进行说明。即，在该图的上下方向位于中央的核心配线基板基材50作为其初始基材例如使用两面张贴铜箔的层压板(两面CCL)而形成。核心配线基板基材50为由例如玻璃环氧树脂或聚酰胺树脂等构成的绝缘基板50a。对绝缘基板50a的两面的铜层通过化学掩模蚀刻等进行电路图案形成，结果，在上述绝缘基板50a的两面形成配线用的导电层50b、50b1、50b2。
而且，如图中的左右方向的中央部所示，以贯通上侧导电层50b1和绝缘基板50a的方式实施激光加工，形成激光通孔(LVH)VH。上述激光通孔VH，其下面通过下侧导电层50b2堵塞，成为有底的上方开口形状。于是，遍及上述激光通孔VH的内面、上侧导电层50b1表面及下侧导电层50b2的孔VH内表面实施例如镀铜，由此形成LVH型层间导电柱50c。上述镀铜在此对于上述上侧导电层50b同时实施，但是，通过掩蔽也可以只对与上述层间导电柱50c对应的部分实施。另外，向下侧导电层50b和50b2的镀铜在图示的例中未进行实施，但是，也可根据需要自由实施。
于是，在上述核心配线基板基材50的上下两侧，使上述第、第二配线基板基材41、42、上述第三、第四配线基板基材43、44分别如图6(b)所示那样彼此对位并重合，且将其装载于真空固化压力机并一并加热挤压，由此，组装成图6(a)所示的上下对称结构的层压配线基板。
根据这种其它实施方式的层压配线基板，通过上述核心配线基板基材50的LVH型层间导电柱50c，能够将上侧的第一及第二配线基板基材41、42的电路和下侧的第三及第四配线基板基材43、44的电路连结。而且，在上述导电层(41b～44b)内面形成平滑化处理而成的平滑面部(41g～44g)，因此，进行热冲击试验等各种耐性试验时也可得到上述导电层和导电柱的高的连接可靠性。
工业实用性
根据本发明的层压配线基板及其制造方法，上述导电层的贯通孔内的表面部分被进行平滑化处理。因此，在例如配线基板的热冲击试验等各种耐性试验中，也可得上述导电层和导电柱的高的连接可靠性。

Claims (8)

1.一种层压配线基板的制造方法，层压至少一个以上的配线基板基材，其特征在于，
在所述配线基板基材所包含的绝缘基板的第一面上设置导电层，
设置从与所述第一面相反的第二面到达所述导电层的贯通孔，
对所述贯通孔内的所述导电层的表面部分实施平滑化处理，
之后，向所述贯通孔内填充导电性胶以形成与所述导电层连接的导电柱。
2.如权利要求1所述的层压配线基板的制造方法，其特征在于，
所述平滑化处理以所述贯通孔内的所述导电层的表面部分的算术平均粗糙度Ra成为1.0μm以下的方式进行处理。
3.如权利要求1所述的层压配线基板的制造方法，其特征在于，
所述平滑化处理以所述贯通孔内的所述导电层的表面部分的最大高度粗糙度Rz成为3μm以下的方式进行处理。
4.如权利要求1～3中任一项中所述的层压配线基板的制造方法，其特征在于，
所述导电性胶含有在与所述导电层之间形成合金层的金属成分。
5.一种层压配线基板，其特征在于，具备至少一个以上的配线基板基材，该配线基板基材具有：
绝缘基板，其具有第一面和与所述第一面相反的第二面；
导电层，其设置于所述第一面上；及
导电柱，其包括从第二面到达所述导电层的贯通孔和填充于所述贯通孔中的导电性胶，
所述贯通孔内的所述导电层的表面部分的最大高度粗糙度Rz为3μm以下。
6.一种层压配线基板，其特征在于，具备至少一个以上的配线基板基材，该配线基板基材具有：
绝缘基板，其具有第一面和与所述第一面相反的第二面；
导电层，其设置于所述第一面上；及
导电柱，其包括从第二面到达所述导电层的贯通孔和填充于所述贯通孔中的导电性胶，
所述贯通孔内的所述导电层的表面部分的算术平均粗糙度Ra为1.0μm以下。
7.如权利要求5所述的层压配线基板，其特征在于，
所述导电性胶含有在与所述导电层之间形成合金层的金属成分。
8.一种层压配线基板，其特征在于，具备至少一个以上的配线基板基材，该配线基板基材具有：
绝缘基板，其具有第一面和与所述第一面相反的第二面；
导电层，其设置于所述第一面上；及
导电柱，其包括从第二面到达所述导电层的贯通孔和填充于所述贯通孔中的导电性胶，
所述导电性胶在与所述导电层之间形成合金层，所述合金层的厚度为0.5～2.0μm，在所述合金层中含有Cu3Sn或Cu6Sn5。
CN2008800164589A 2007-05-17 2008-05-14 层压配线基板及其制造方法 Active CN101683007B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007131324 2007-05-17
JP131324/2007 2007-05-17
PCT/JP2008/058867 WO2008143099A1 (ja) 2007-05-17 2008-05-14 積層配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
CN101683007A true CN101683007A (zh) 2010-03-24
CN101683007B CN101683007B (zh) 2011-12-28

Family

ID=40031808

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800164589A Active CN101683007B (zh) 2007-05-17 2008-05-14 层压配线基板及其制造方法

Country Status (7)

Country Link
US (1) US8502086B2 (zh)
EP (1) EP2157842B1 (zh)
JP (1) JP4955763B2 (zh)
KR (1) KR101116712B1 (zh)
CN (1) CN101683007B (zh)
TW (2) TW200904291A (zh)
WO (1) WO2008143099A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110798977A (zh) * 2018-08-01 2020-02-14 鹏鼎控股(深圳)股份有限公司 薄型天线电路板及其制作方法
CN115284696A (zh) * 2022-08-11 2022-11-04 业成科技（成都）有限公司 复合光学膜结构及其制造方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010113448A1 (ja) * 2009-04-02 2010-10-07 パナソニック株式会社 回路基板の製造方法および回路基板
KR101048489B1 (ko) * 2009-06-24 2011-07-11 성균관대학교산학협력단 관통형전극 및 그의 형성방법
JP2011096900A (ja) * 2009-10-30 2011-05-12 Fujitsu Ltd 導電体およびプリント配線板並びにそれらの製造方法
JP5352437B2 (ja) * 2009-11-30 2013-11-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101019756B1 (ko) * 2009-12-24 2011-03-09 제일모직주식회사 비자외선형 다이접착필름 및 제조방법
JP5439165B2 (ja) * 2009-12-28 2014-03-12 株式会社フジクラ 多層配線板及びその製造方法
KR20110113980A (ko) * 2010-04-12 2011-10-19 삼성전자주식회사 필름을 포함한 다층 인쇄회로기판 및 그 제조 방법
KR101156854B1 (ko) * 2010-05-03 2012-06-20 삼성전기주식회사 반도체 패키지 기판 및 그 제조방법
KR20120009705A (ko) 2010-07-20 2012-02-02 삼성정밀화학 주식회사 방향족 액정 폴리에스테르 수지의 제조방법 및 방향족 액정 폴리에스테르 수지 컴파운드의 제조방법
JP2012169486A (ja) * 2011-02-15 2012-09-06 Fujikura Ltd 基材、配線板、基材の製造方法及び配線板の製造方法
KR20140047967A (ko) * 2012-10-15 2014-04-23 삼성전기주식회사 다층형 코어리스 인쇄회로기판 및 그 제조 방법
KR101497192B1 (ko) * 2012-12-27 2015-02-27 삼성전기주식회사 전자부품 내장 인쇄회로기판 및 그 제조방법
JP6151724B2 (ja) * 2013-01-30 2017-06-21 京セラ株式会社 実装構造体の製造方法
ITMI20130686A1 (it) * 2013-04-24 2014-10-25 Perfetti Van Melle Spa Gomme da masticare
JP2016532304A (ja) * 2013-09-06 2016-10-13 チャン ユチュン 液体ガラスの応用
US10425724B2 (en) 2014-03-13 2019-09-24 Starkey Laboratories, Inc. Interposer stack inside a substrate for a hearing assistance device
KR102360575B1 (ko) 2015-05-08 2022-02-09 헨켈 아이피 앤드 홀딩 게엠베하 소결성 필름 및 페이스트, 및 그의 사용 방법
CN106356355B (zh) * 2015-07-15 2020-06-26 恒劲科技股份有限公司 基板结构及其制作方法
JP2016105512A (ja) * 2016-03-01 2016-06-09 京セラサーキットソリューションズ株式会社 配線基板の製造方法
JP6623941B2 (ja) * 2016-06-09 2019-12-25 株式会社デンソー 多層基板の製造方法
JP6700207B2 (ja) * 2017-02-08 2020-05-27 矢崎総業株式会社 印刷回路の電気接続方法
CN112449514B (zh) * 2019-08-31 2022-12-20 鹏鼎控股(深圳)股份有限公司 多层线路板及其制作方法
JP7031955B2 (ja) * 2019-09-10 2022-03-08 Ｆｉｃｔ株式会社 回路基板の製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3506002B2 (ja) * 1997-07-28 2004-03-15 松下電工株式会社 プリント配線板の製造方法
US6413620B1 (en) * 1999-06-30 2002-07-02 Kyocera Corporation Ceramic wiring substrate and method of producing the same
JP2001102754A (ja) 1999-09-30 2001-04-13 Kyocera Corp 多層配線基板
JP2001230551A (ja) * 2000-02-14 2001-08-24 Ibiden Co Ltd プリント配線板並びに多層プリント配線板及びその製造方法
JP2002134864A (ja) * 2000-10-24 2002-05-10 Ngk Spark Plug Co Ltd 配線基板及び配線基板の製造方法
CN1269612C (zh) * 2000-12-21 2006-08-16 株式会社日立制作所 焊锡箔、半导体器件、电子器件、半导体组件及功率组件
US6623844B2 (en) * 2001-02-26 2003-09-23 Kyocera Corporation Multi-layer wiring board and method of producing the same
JP2003101219A (ja) 2001-09-27 2003-04-04 Kyocera Corp 配線基板及びその製造方法
JP4392157B2 (ja) * 2001-10-26 2009-12-24 パナソニック電工株式会社 配線板用シート材及びその製造方法、並びに多層板及びその製造方法
JP3894770B2 (ja) * 2001-10-29 2007-03-22 京セラ株式会社 多層配線基板及びその製造方法
JP3996521B2 (ja) 2002-02-22 2007-10-24 株式会社フジクラ 多層配線基板用基材の製造方法
US6767411B2 (en) * 2002-03-15 2004-07-27 Delphi Technologies, Inc. Lead-free solder alloy and solder reflow process
JP3888267B2 (ja) 2002-08-30 2007-02-28 カシオ計算機株式会社 半導体装置およびその製造方法
JP2004179362A (ja) * 2002-11-27 2004-06-24 Kyocera Corp 配線基板およびこれを用いた電子装置
JP2005045187A (ja) 2003-07-25 2005-02-17 Matsushita Electric Ind Co Ltd 回路基板の製造方法、回路基板および多層回路基板
JP2005251949A (ja) * 2004-03-03 2005-09-15 Sony Corp 配線基板及びその製造方法
JP4747707B2 (ja) * 2004-11-09 2011-08-17 ソニー株式会社 多層配線基板及び基板製造方法
GB2421030B (en) * 2004-12-01 2008-03-19 Alpha Fry Ltd Solder alloy
US7976956B2 (en) * 2005-08-01 2011-07-12 Furukawa Circuit Foil., Ltd. Laminated circuit board

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110798977A (zh) * 2018-08-01 2020-02-14 鹏鼎控股(深圳)股份有限公司 薄型天线电路板及其制作方法
CN110798977B (zh) * 2018-08-01 2021-03-23 鹏鼎控股(深圳)股份有限公司 薄型天线电路板及其制作方法
CN115284696A (zh) * 2022-08-11 2022-11-04 业成科技（成都）有限公司 复合光学膜结构及其制造方法

Also Published As

Publication number Publication date
CN101683007B (zh) 2011-12-28
KR20100008005A (ko) 2010-01-22
JP4955763B2 (ja) 2012-06-20
JPWO2008143099A1 (ja) 2010-08-05
KR101116712B1 (ko) 2012-03-13
EP2157842A1 (en) 2010-02-24
EP2157842B1 (en) 2018-03-14
US8502086B2 (en) 2013-08-06
US20100147576A1 (en) 2010-06-17
WO2008143099A1 (ja) 2008-11-27
EP2157842A4 (en) 2011-11-30
TW200904291A (en) 2009-01-16
TW200941656A (en) 2009-10-01

Similar Documents

Publication Publication Date Title
CN101683007B (zh) 层压配线基板及其制造方法
KR101679479B1 (ko) 패키지 온 패키지 구조체에서의 휨 제어
US8516690B2 (en) Anisotropic conductive joint package
US7849591B2 (en) Method of manufacturing a printed wiring board
US7793414B2 (en) Methods for forming connection structures for microelectronic devices
US6936532B2 (en) Substrate having a plurality of bumps, method of forming the same, and method of bonding substrate to another
US20060223231A1 (en) Packing method for electronic components
EP1954112A1 (en) Method for fabricating multilayer circuit board, circuit plate, and method for fabricating the circuit plate
KR20070059186A (ko) 상호접속 소자를 제조하는 구조와 방법, 및 이 상호접속소자를 포함하는 다층 배선 기판
CN103748977A (zh) 部件安装印刷电路基板及其制造方法
US8042724B2 (en) Method for electrically connecting to a contact of a microelectronic component on a circuit board or substrate
US6722275B2 (en) Reservoir stencil with relief areas and method of using
CN105304580B (zh) 半导体装置及其制造方法
JP2005072061A (ja) 配線基板およびその製造方法
JP3982444B2 (ja) 異方性導電接着材
KR100722604B1 (ko) 인쇄회로기판의 제조방법
US9673063B2 (en) Terminations
CN208706581U (zh) 埋入式芯片
CN1996582A (zh) 包含多层内连线结构的载板及其制造、回收以及应用方法
Löher et al. Chip embedding into polymer matrices of printed wiring boards
TWI376777B (en) Stacked, interconnected semiconductor packages and method of stacking and interconnecting semiconductor packages
Priyabadini 3D-stacking of ultra-thin chips and chip packages
JPH11135174A (ja) 厚さ方向導電シート及びその製造方法
TW201221004A (en) Method for manufacturing wiring substrate
JPH03101195A (ja) 多層プリント配線基板の接続方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant