TW200904291A - Laminated wiring board and method for manufacturing the same - Google Patents

Laminated wiring board and method for manufacturing the same Download PDF

Info

Publication number
TW200904291A
TW200904291A TW097118142A TW97118142A TW200904291A TW 200904291 A TW200904291 A TW 200904291A TW 097118142 A TW097118142 A TW 097118142A TW 97118142 A TW97118142 A TW 97118142A TW 200904291 A TW200904291 A TW 200904291A
Authority
TW
Taiwan
Prior art keywords
wiring board
conductive
conductive layer
hole
substrate
Prior art date
Application number
TW097118142A
Other languages
English (en)
Inventor
Takaharu Hondo
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Publication of TW200904291A publication Critical patent/TW200904291A/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0191—Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0346—Deburring, rounding, bevelling or smoothing conductor edges
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0392—Pretreatment of metal, e.g. before finish plating, etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Dicing (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Description

200904291 九、發明說明 【發明所屬之技術領域】 本發明係關於疊層配線基板及其製造方法，尤其係關 於在多層配線基板中，可獲得層間導電通孔與配線用導電 層之較高連接可靠性的疊層配線基板及其製造方法。 【先前技術】 近年來隨著行動電話或各種數位電子機器等的小型化 及多功能化的需求提高，該等機器中所使用的半導體1C 元件等電子零件、及安裝有如上所示之零件的印刷配線基 板的小型化及多功能化亦更被強烈要求。爲了因應該要 求，已有各種多層配線基板技術的開發不斷進行中。 以習知的多層配線基板技術的第1例而言，有專利文 獻 1 戶斤示之 EWLP ( Embedded Wafer Level Package )技 術，該技術係在支持板上配置例如半導體晶片，且在其上 依序層積（built up )絕緣層、層間通孔用金屬柱及配線 金屬層而形成多層構造的封裝體基板。 此外，以第2例而言，如專利文獻2所示，有一種技 術係分別在絕緣基板的其中一面設置配線用導電層，在另 一面設置接著層，備妥多數片作爲層間導電通孔且由導電 性膏材（paste )所構成的導電通孔（貫穿電極）的配線基 板，透過接著層將該等配線基板疊合而總括進行加熱壓 接，藉此形成多層配線基板。 (專利文獻1 )日本特開2004-95836號專利公開公報 200904291 (專利文獻2 )曰本特開2003 -3 1 8546號專利公開公 報 (專利文獻3 )日本特開2 〇 〇 1 -1 〇 2 7 5 4號專利公開公 報 (專利文獻4 )日本特開2 〇 〇 5 _ 4 5丨8 7號專利公開公報 【發明內容】 (發明所欲解決之課題） 上述第1例所示之EWLP技術係適於最終以小型化爲 目標。但是’在製造配線基板時，由於反覆進行阻劑遮罩 步驟、鍍敷步驟及多層化步驟，因此製程數變多。因此， 對於該等步驟需要較長時間，製造較爲繁雜。此外，需要 每一次多層化所進行的加熱步驟，對於一部分的絕緣基板 樹脂層施加較多的熱履歷，而容易發生樹脂劣化等。 另一方面，上述第2例所不技術係適於用於減輕第1 例之類的伴隨多製程數所致之製造繁雜程度或因熱履歷而 造成絕緣基板樹脂層劣化。但是，如專利文獻2之第6圖 (e )步驟所示，例如藉由雷射加工形成貫穿孔1 4時，在 加工操作上，會有因雷射束強度不均等而在導電層12表 面產生凹凸差較大的表面粗糙之虞。 在該表面粗糙的情形下，如專利文獻2記載之第6圖 (h )步驟所示，將導電性樹脂組成物（膏材）1 5充塡在 貫穿孔1 4而與導電層1 2相連接時，例如進行配線基板之 熱衝撃試驗等各種耐性試驗時’前述導電層1 2會產生由 -5- 200904291 前述凹凸的谷底部分發生龜裂破損等之劣化，而會 連接部的連接可靠性容易降低的問題。 此外，以導電層與導電性膏材之連接形態相關 技術的傾向而言，亦如專利文獻3或專利文獻4所 多數會看到以前述導電層與導電性膏材的密接性或 抗等的改善爲目的的前述導電層表面的粗面化技術 術與前述第2例相同地，會有因導電層粗面化的凹 起的問題，此外，在進行積極的粗面化時，必須高 控制表面粗糙度或凹凸形狀。因此，基於該等理由 製造繁雜化。 本發明係用以解決前述習知的問題者，目的在 其在多層配線基板中，可獲得層間導電通孔與配線 層之較高連接可靠性的疊層配線基板及其製造方法 (解決課題之手段） 本發明之第1態樣係將配線基板基材疊層至少 上之疊層配線基板之製造方法，其特徵爲：在前述 板基材所包含的絕緣基板的第1面設置導電層，設 前述第1面相反面對的第2面到達前述導電層的貫 在前述貫穿孔內的前述導電層的表面部分施行平 理，之後，在前述貫穿孔內塡充導電性膏材而形成 導電層相連接的導電通孔。 在上述第1態樣之疊層配線基板之製造方法中 前述平滑化處理係以在前述貫穿孔內之前述導電層 有在該 的習知 示，大 連接阻 。該技 凸所引 精度地 ，使其 提供尤 用導電 1個以 配線基 置由與 穿孔’ 滑化處 與前述 ，最好 表面部 -6- 200904291 分的算術平均粗糙度Ra爲Ι.Ομιη以下的方式予以處理。 在上述第1態樣之疊層配線基板之製造方法中，最好 前述平滑化處理係以在前述貫穿孔內之前述導電層表面部 分的最大高度粗糙度Rz爲3 μιη以下的方式予以處理。 此外，在上述任一疊層配線基板之製造方法中，前述 導電性膏材亦可包含在與前述導電層之間形成合金層的金 屬成分。 本發明之第2態樣係一種疊層配線基板，其特徵爲具 備至少1個以上的配線基板基材，該配線基板基材具有： 具有第1面及與前述第1面相反面對的第2面的絕緣基 板；設在前述第1面的導電層：及包含由第2面到達前述 導電層的貫穿孔與塡充在前述貫穿孔的導電性膏材的導電 通孔，前述貫穿孔內之前述導電層表面部分的最大高度粗 糙度Rz爲3μηι以下。 本發明之第3態樣係一種疊層配線基板，其特徵爲具 備至少1個以上的配線基板基材，該配線基板基材具有： 具有第1面及與前述第1面相反面對的第2面的絕緣基 板；設在前述第1面的導電層；及包含由第2面到達前述 導電層的貫穿孔與塡充在前述貫穿孔的導電性膏材的導電 通孔，前述貫穿孔內之前述導電層表面部分的算術平均粗 糙度Ra爲Ι.Ομιη以下。 此外，在上述疊層配線基板中，前述導電性膏材亦可 包含在與前述導電層之間形成合金層的金屬成分。 本發明之第4態樣係一種疊層配線基板，其特徵爲具 200904291 備至少1個以上的配線基板基材，該配線基板基材具有： 具有第1面及與前述第1面相反面對的第2面的絕緣基 板；設在前述第1面的導電層；及包含由第2面到達前述 導電層的貫穿孔與塡充在前述貫穿孔的導電性膏材的導電 通孔，前述導電性膏材係在與前述導電層之間形成合金 層，前述合金層的厚度爲0.5至2.Ομιη，在前述合金層包 含有 Cu3Sn 或 Cu6Sn5。 根據本發明之疊層配線基板及其製造方法，將前述導 電層之貫穿孔內的表面部分進行平滑化處理。因此，在例 如配線基板之熱衝撃試驗等各種耐性試驗中，亦可獲得前 述貫穿孔內之前述導電層與導電通孔的高連接可靠性。 此外，使用具有由導電性膏材所構成之導電通孔的配 線基板基材。因此，將包含前述配線基板基材等之複數個 基材經由接著層而進行總括加熱壓接，藉此可減少製程 數。因此，不會在絕緣基板發生因熱履歷所造成的樹脂劣 化，而可簡單且輕易地製造疊層配線基板。 【實施方式】 以下參照第1圖及第2圖，說明本發明之疊層配線基 板及其製造方法之一實施形態。第1圖係用以說明將複數 個配線基板基材予以疊層而製造疊層配線基板的方法的槪 略剖面圖。第1圖（a )係顯示組裝前的各配線基板基 材。第1圖（b )係顯示組裝後的疊層配線基板的構造。 第2圖（a )至第2圖（g )係按步驟別來說明第1圖中之 -8- 200904291 各配線基板基材之製造方法的主要部位放大剖面圖。 首先’如第1圖（a )所示，以將複數個配線基板基 材，亦即以上下方向相鄰的第1至第4配線基板基材1至 4疊合的方式予以配置。前述第1配線基板基材1係具 有：由例如聚醯亞胺樹脂薄膜所構成的第1絕緣基板1 a、 圖案化形成於前述第1絕緣基板la之其中一面（上面， 第1面）之配線用之由例如銅箔所構成的複數個第丨導電 層lb、以及整體接著於前述第1絕緣基板之另一面 (下面，第2面）的第1接著層ic。 若將該圖所示的疊層配線基板視爲一個單元，第1配 線基板基材1係構成該單元之最下層者，因此前述第1接 著層1 c係可視需要予以設置。亦即，當欲將前述疊層配 線基板貼者於電子機器之預定構件或例如核心（c o r e )配 線基板等其他配線基板時，先設置前述第1接著層1 c則 較爲便利，若沒有其必要性時，亦可省略前述第1接著層 1C。此外，在第1圖中，在第1配線基板基材1並未設置 由導電性膏材所構成的導電通孔，但是亦可視需要而設置 導電通孔。 第2配線基板基材2係具有：由例如聚醯亞胺樹脂薄 膜所構成的第2絕緣基板2a、圖案化形成於前述第2絕緣 基板2a之其中一面（上面，第1面）之配線用之例如由 銅箔所構成的複數個第2導電層2b、整體接著於前述第2 絕緣基板2a之另一面（下面，第2面）的第2接著層 2c、及與前述各第2導電層2b相對應設置的複數個導電 -9 * 200904291 通孔（貫穿電極）2d。 前述各導電通孔2d係由被塡充於形成在與第2絕緣 基板2a之前述各通孔相對應的部分的貫穿孔2e的柱狀導 電膏材所構成。前述各導電通孔2d係以將其一端（上端 面）連接於第2導電層2b內面，另一端（下端面）由第2 接著層2c的下面突出的方式所形成。接著，前述第2配 線基板基材2係以使前述各導電通孔2 d之突出端的各個 與第1配線基板基材1的各第1導電層1 b相疊合的方式 進行對位，而相對面配置於第1配線基板基材1上。 第3配線基板基材3係具有：第3絕緣基板3 a、圖案 化形成於前述第3絕緣基板3 a之其中一面之配線用的複 數個第3導電層3b、接著於第3絕緣基板3a之另一面的 第3接著層3c、與前述各第3導電層3b相對應設置的複 數個導電通孔3d及貫穿孔3e。 同樣地’第4配線基板基材4係具有：第4絕緣基板 4a、圖案化形成於前述第4絕緣基板4a之其中一面之配 線用的複數個第4導電層4b、接著於第4絕緣基板4a之 另一面的第4接著層4c、與前述各第4導電層4b相對應 設置的複數個導電通孔4d及貫穿孔4e。接著，構成第3 及第4配線基板基材3、4的各部分係使用與前述第2配 線基板基材2所對應之各部分的材料爲相同的材料。 但是，第1至第4配線基板基材1至4係以該第1至 第4導電層lb至4b爲相同的配線圖案的方式予以圖示， 但是因應疊層配線基板之電路配線構成的需求，以彼此相 -10- 200904291 同者或彼此不同者等各種配線圖案予以設計。此外，第2 至第4配線基板基材2至4的各導電通孔2d、3d、4d係 相互以同數正好予以堆疊（stack )的形態予以圖示，但是 按各個配線基板基材，導電通孔的數量可任意選擇’且可 採取導電通孔2d、3d及4d相互堆疊或不相互堆疊等各種 形態。 接著，在上下相鄰的配線基板基材彼此中，以使其中 一方的配線基板基材的導電通孔的突出端與另一方的配線 基板基材所對應的導電層相對位予以重疊的方式，將第1 至第4配線基板基材1至4疊層配置之後，在如上所示之 疊層體由上下兩面總括進行加熱衝壓，藉此製作如第1圖 (b )所示的疊層配線基板1 0。 前述總括加熱衝壓係藉由將例如前述疊層體裝設在真 空硬化（cure )衝壓機，在lkPa以下的減壓環境中進行 加熱壓接而進行。在進行該衝壓時，前述接著層lc至4c 係進行熱硬化而將相鄰的配線基板基材彼此接著固定，同 時各導電通孔2d、3 d、4d的各導電性膏材係在以壓碎的 方式強固連接於相對應的導電層1 b、2b、3 b的狀態下予 以熱硬化。 此外，前述各導電通孔2d至4d用的導電性膏材係包 含：作爲第1金屬成分，選自鎳、鐵、鋁、金、銀及銅之 群組的至少1種低電阻且導熱性良好的金屬粒子；及作爲 第2金屬成分，選自錫、鉍、銦、鋅、銻及鉛之群組的至 少1種低融點金屬粒子，且將以環氧樹脂爲主成分的黏結 -11 - 200904291 劑成分加以混合後的膏材。如上所示之導電性膏材係在常 溫下呈未硬化或半硬化的軟質狀態，例如前述加熱衝壓步 驟中藉由熱處理而進行熱硬化，並且達成接著功能的導電 性材料。 此外，如前所述若前述各導電層2b至4b爲銅或以銅 爲主成分的材料時，以前述導電性膏材的成分而言，容易 在銅或以銅爲主成分的材料擴散，亦可以錫或以錫爲主成 分’含有銦、鋅、銻的低融點金屬成分（粒子）。此時， 愈增加其低融點金屬的量，在前述加熱衝壓時，愈可增加 前述各導電層2b至4b與各導電通孔2d至4d的界面中之 該等彼此的合金層形成量，而具有可更加提升接著強度， 並且提高電性可靠性的優點。 接著’參照第2圖，就具有前述導電通孔之本發明之 配線基板基材之製造方法的一實施形態加以說明。前述第 2至第4配線基板基材2至4係可利用彼此相同的方法予 以製造，在此係以第2配線基板基材2之製造方法爲代表 加以說明。第2圖係作爲前述第2配線基板基材2之主要 部分之一導電通孔周邊部分的放大剖面圖，第2配線基板 基材2係對於第1圖的該部分表裏相反予以表示。 其中，在本實施形態中，以第1至第4配線基板基材 1至4之出發基板基材之一例而言，在由厚度20μιη的聚 醯亞胺樹脂薄膜所構成的可撓性絕緣基板的單面整面，使 用舖設有作爲導電層材料之厚度12μιη之銅箔之在單面被 覆有銅的薄板（CCL )，以導電性膏材而言，使用以銅、 -12 - 200904291 錫之金屬成分爲主體者。 首先，如第2圖（a )所示，在第2絕緣基板 中一面，係形成有具有所希望之電路圖案的配線用 導電層2b。該電路圖案係藉由微影，在前述銅箔表 有與該電路圖案相對應的抗蝕刻圖案（蝕刻遮罩） 藉由對前述銅箔施行化學蝕刻而得。其中，在該蝕 用例如以氯化鐵爲主成分的蝕刻劑。 但是，使用作爲配線基板基材的出發基材所使 售的電解箔之在單面被覆有銅的薄板（CCL )之與 板相接的表面，其算術平均粗糙度Ra (日本工業規 B060 1 : 200 1 )—般係形成爲2μηι左右。因此，若 來看，可作爲粗面加以處理。第2圖係誇大呈現該 態。 此外，在第2絕緣基板2a之另一面係貼著有 1P度25μπι之環氧系熱硬化性樹脂薄膜接著材所構 2接著層2c。在第2接著層2c係可使用丙烯酸系 ί妾著材或熱可塑性接著材，亦可將例如清漆狀樹脂 塗佈在第2絕緣基板2 a表面而形成。 接著，第2圖（b)所示，在前述第2接著層 面貼合由例如厚度25μηι的聚醯亞胺樹脂所構成的 膜F。前述樹脂薄膜F係可使用PET或PEN等塑膠 取代聚醯亞胺。此外，亦可在前述第2接著層2 ® ’藉由UV照射而被著形成可接著或剝離的薄膜， 接著’第2圖（c)所示，形成有貫穿前述第 2a之其 之第2 面形成 之後， 刻係使 用之市 絕緣基 ί 格 JIS 以微觀 粗面形 由例如 成的第 樹脂等 接著劑 2c的表 樹脂薄 薄膜來 :c的表 2絕緣 -13- 200904291 基板2a、第2接著層2c及樹脂薄膜F的貫穿孔2e。前述 貫穿孔2e係由前述樹脂薄膜F側朝向第2導電層2b側’ 藉由例如YAG雷射、碳酸雷射或準分子雷射等來照射雷 射束的雷射加工，而藉此形成。此時，前述貫穿孔2 e係 例如直徑1 00 μηα，形成爲有底狀的通孔。此時，通孔中的 第2導電層2b的內側表面，亦即通孔底表面會露出於前 述貫穿孔2 e內。 前述雷射加工係使前述貫穿孔2 e內的通孔底表面充 分露出。此時，在前述第2導電層2b的內側表面（通孔 底表面），有時會產生具有算術平均粗糙度Ra達3 μηι以 上之較大凹凸差的表面粗糙部2f。該表面粗糙部2f有時 具有相較於與前述銅箔的絕緣基板相接部分的表面粗糙度 呈1 · 5倍的凹凸差。 此外，在形成有前述貫穿孔2e之後，施行除膠渣 (desmear )處理。該除膠渣處理係可適用例如使用 CF4 及〇2混合氣體或Ar等惰性氣體的電漿除膠渣處理、或濕 式除膠渣處理。 接著，第2圖（d )所示，對於表面粗糙部2 f施行平 滑化處理而形成平滑面部2g。前述平滑面部2g表面的算 術平均粗糙度Ra爲Ιμηι以下，或最大高度粗糙度Rz (日 本工業規格JIS B0601: 2001)係以3μιη以下爲佳。關於 前述算術平均粗糙度Ra、或最大高度粗糙度Rz的最適 値，藉由後述之表1、表2、表3、第3圖而詳加說明。 以用以將前述平滑面部2g的算術平均粗糙度Ra形成 -14- 200904291 爲1 μπι以下（或最大高度粗糙度Rz爲3 μιη以下）的平滑 化處理的方法而言，可適用例如化學式濕式蝕刻法。具體 而言，前述化學式濕式蝕刻法係使用選自例如硫酸加水、 硫酸、鹽酸、氯化鐵溶液及氯化銅溶液之群組的至少1種 所構成的化學式蝕刻液，藉由溶解前述第2導電層2b內 表面的表面粗糙部2f而進行平滑化處理的方法。根據該 方法，可正確、簡單且輕易地形成由算術平均粗糙度Ra 爲1 μηι以下的平滑表面所構成的平滑面部2g。 此外，以平滑化處理之其他方法而言，亦可採用使磨 粒衝撞表面粗糙部2 f而進行平滑化的噴砂法 '藉由雷射 而使表面粗糙部2f蒸發而進行平滑化的雷射剝蝕法 (laser ablation )、或將表面粗糙部2f在電漿氣體環境下 進行物理性蝕刻而進行平滑化的電漿乾式蝕刻法。 在此進一步具體說明前述平滑化處理的各方法。 1 ·化學式濕式飽刻法： 以一例而言’採用使用硫酸與過氧化氫水溶液，使前 述導電層2b的銅溶解於硫酸銅的方法。該方法係具有由 於爲一般的處理液’故爲低成本，且藉由濃度或溫度等的 管理’易於調整蝕刻量（速度），且可輕易地將前述導電 層2b內面平滑化的優點。與後述之其他各種方法相比， 係最爲理想的方法。 2.噴砂法： -15- 200904291 直接將磨粒或將磨粒與水的混合液（硏磨劑）照射或 噴射在前述導電層2b的內面，藉此進行前述導電層內面 的平滑化處理。該方法爲物理式硏磨處理’由於不會與基 材發生化學反應，因此具有處理後的離子污染（Ionic Contamination )較少的優點。 3. 雷射剝餓（Laser Ablation)法： 在作爲對象物的前述導電層內面照射能量密度較高的 雷射光，在該照射部分局部地發生急遽的溫度上升，而使 該部分液化或氣化，藉此進行前述導電層內面的平滑化處 理。該方法係具有藉由調整雷射的能量（頻率或強度）， 而輕易調整前述導電層內面的平滑化形狀的優點。 4. 電漿乾式蝕刻法： 藉由照射Ar等電漿氣體而硏磨前述導電層內面，來 進行平滑化處理。該方法係具有可進行相較於前述噴砂的 磨粒更爲微細且精細的平滑化處理的優點。 接著，如第2圖（e )所示，將被供給至樹脂薄膜F 之上表面的導電膏材2D，利用刮板（squeegee ) S沿著前 述上表面刮墨而進行網版印刷，藉此如第2圖（f )所 示，塡充至完全掩埋貫穿孔2e內的空間爲止而形成導電 通孔（貫穿電極）2d。 之後，如第2圖（g )所示，當將前述樹脂薄膜F剝 離時，導電通孔2d的上端部係具有前述樹脂薄膜F之厚 -16- 200904291 度尺寸份的高度而在突出於前述接著材層2c之上面側的 狀態下露出。亦即，前述樹脂薄膜F係可藉由選定各種厚 度而調整導電通孔2d之突出高度的遮罩薄膜。 經由以上之製造步驟，完成前述第2配線基板基材 2。此外，前述第3及第4配線基板基材3、4係除了使配 線用導電層之圖案形狀、導電通孔數及配置不同以外，其 餘係以與前述第2配線基板基材2相同的材料及方法予以 製作。 在本實施形態之說明中，前述第1配線基板基材1並 未具有導電通孔，因此以第2圖（a)所示之導電層lb的 圖案化形成步驟即結束其製作。如上所製作的前述第1至 第4配線基板基材1至4係配置成如第1圖（a )所示， 且進至如前所述疊層配線基板1 0之組裝步驟。 根據本發明之一實施形態中所述之具有導電通孔的配 線基板基材之構造及製造方法，以往在形成貫穿孔而進行 除膠渣（De smear )之後，在未進行平滑化處理的情形下 塡充導電膏材，相對於此，由於在除膠渣處理後，進行如 第2圖（d )所示之平滑化處理，因此在形成前述貫穿孔 2e時所產生的第2導電層2b的表面粗糙部2f係被排除而 形成平滑面部2g。如此一來，第2圖（f)所示，導電膏 材在按壓接觸平滑面部2g的狀態下被塡充於貫穿孔2e， 而形成導電通孔2d。 因此即使進行如前所述之熱衝撃試驗等各種耐性試 驗’亦可防止在習知技術中造成問題之因導電層的表面凹 -17- 200904291 凸差而起的龜裂破損等，因此維持製造導電層2b至4b時 之形狀及導電度，並且提升導電層2b至4b與導電通孔2d 至4d的連接可靠性。 此外，由於第2導電層2b內表面具有平滑面部2g’ 因此導電通孔（貫穿電極）2 d的下端部係在膏材內之導電 性金屬粒子無關於其粒徑而均等地分布的狀態下被按壓連 接於前述平滑面部2g。接著，該經按壓連接的部分係藉由 第1圖（b )所示之總括加熱衝壓步驟，在經加壓的狀態 下將前述膏材予以熱硬化，藉此更加強固地連接固定。 此外，如前所述，當在前述導電性膏材包含有容易擴 散於由銅箔所構成的第2導電層2b的錫或主成分爲錫的 金屬粒子時，在前述加熱衝壓時，在前述平滑面部2g與 各導電通孔2d的接合界面均等且確實地形成平滑的合金 層，增加其連接強度，而得以更加減低連接阻抗。 接著，針對藉由如前所述之本發明之一實施形態的方 法所製作的疊層配線基板進行第1高溫放置試驗，將針對 其連接可靠性所測定的結果顯示於表1、表2及第3圖。 在該高溫放置試驗中，各試樣係根據JEDEC. MSL.等級 3來進行吸濕回焊試驗之後’以175 °C放置100小時。針 對習知技術及本發明之任一者，亦以4 0 0個導電通孔爲試 樣而進行試驗，針對其連接阻抗的平均値（πιΩ )、標準 偏差値及阻抗變化率（％ )進行測定。 首先，針對表1加以說明。表中之本發明之欄位係表 示藉由平滑化處理，將前述導電層（2b至4b)之各平滑 -18- 200904291 面部表面之算術平均粗糙度Ra形成爲0·6μπι時之高溫放 置試驗前後的試驗結果。此外’表中之習知技術的欄位係 表示使用未施行平滑化處理之如專利文獻2所示之技術時 之高溫放置試驗前後的試驗結果。 (表1 ) 連接部阻抗値及試驗前後之阻抗變化率 習知技術(Ra=2.0μηι) 本發明(Ra=0.6μιη) 試驗前 試驗後 試驗前 試驗後 平均値(ιηΩ) 2.76 6.98 2.42 2.68 標準偏差値(ιηΩ) 4.81 7.87 0.256 0.393 阻抗變化率(％) 152.9 10.7 在前述試驗結果中，若著眼於貫穿孔內之導電層與導 電通孔之連接部的連接阻抗平均値（Π1Ω )，在習知技術 中，高溫放置試驗後之連接阻抗係大幅增加，達及試驗前 之2.5倍之多的6·98ηιΩ。 相對於此，根據本發明，同試驗前後之連接阻抗分別 爲2·42ηιΩ及2.68ιηΩ，爲較低的値，試驗前後變化較小， 尤其試驗後之本發明的連接阻抗遠小於習知技術，因此可 知本發明中的配線基板基材係具有較高的連接可靠性。 關於標準偏差値，在習知技術中，不論試驗前後，連 接阻抗的不一致均較大，而且在試驗前後，會有較大的變 化，由4.81ιηΩ至7·87ηιΩ。另一方面，在本發明中，不論 試驗前後，連接阻抗的不一致係小於習知的1位數以下， 在試驗前後的變化亦較小，由0.256ιώΩ至〇.393ιηΩ。 -19- 200904291 此外，關於同試驗前後的阻抗變化率，在習知技術 中，亦變化較大，爲 152.9%。另一方面，可知在本發明 中明顯較小，爲1 〇 · 7%。亦即，本發明係具有較高的連接 可靠性，而且穩定獲得品質一致的配線基板基材，可提供 高性能而且高品質的疊層配線基板。 接著，表2係表示針對藉由平滑化處理，將導電層 (2b至4b )之各平滑面部的表面，亦即通孔底表面的算 術平均粗糖度 Ra形成爲 〇·〇5μηι、0_6μιη、1.0 μ m ' 1·5μιη、2.0μηι之5種試樣，測定導電層與導電通孔之連 接部之高溫放置試驗前後的阻抗變化率（％ )後的結果。 此外將關於與表2相對應的阻抗變化率的曲線圖顯示於第 3圖。其中，通孔底表面的算術平均粗糙度Ra係使用掃 描型共晶點雷射顯微鏡予以測定。 (表2 ) 高溫放置後阻抗變化率 通孔底表面粗糖度 阻抗變化率 Ra(“m) (%) 0.05 9.8 0.6 10.7 1.0 48.4 1.5 102.1 2.0 153.4 如表2及第3圖所示，Ra爲0.6 μιη的試樣係亦如表1 所示，阻抗變化率爲10.7%，若爲Ra爲Ι.Ομηι、1·5μηι及 -20- 200904291 2.0μιη的試樣，分別相對應的阻抗變化率成爲48.4%、 1 0 2 · 1 %及1 5 3.4 %。此外，爲了將具有較高連接可靠性的 配線基板基材以及疊層配線基板長期確實地維持其可靠性 而穩定地供給至市場，在實用上以阻抗變化率爲50%以內 爲宜，因此將前述通孔底表面的算術平均粗糙度Ra設爲 1 μηι以下爲更佳。此外，爲了將滿足平滑化處理時間之生 產性的水準，以Ra爲$ 0.0 5 μηα以上爲宜，此時之阻抗變 化率係被抑制爲較低，爲9.8%，亦可滿足其可靠性。因 此，本發明中之前述Ra的較佳範圍可爲0.05 μιη以上、 1 μ m以下。 此外，針對以同樣的條件重新製作的5種試樣進行第 2高溫放置試驗，且將針對其連接可靠性進行測定後的結 果顯示於表3、及將表3的曲線圖顯示於第4圖。在該高 溫放置試驗中，各試樣係根據〗E D E C . M S L ·等級3而進 行吸濕回焊試驗後，以1 2 5 °C放置1 0 0 0小時。此外，此時 亦以400個導電通孔爲試樣進行試驗，針對其連接阻抗的 平均値（ηιΩ )、標準偏差値及阻抗變化率（％ )進行測 定。表3係表示針對藉由平滑化處理，將導電層（2b至 4b)之各平滑面部的表面，亦即通孔底表面的最大高度粗 糖度 Rz 爲 1·7μηι、2.6μιη、3.0μιη、6.2μηι、9.8μιη 之 5 種試樣，測定導電層與導電通孔之連接部之高溫放置試驗 前後之阻抗變化率（％ )後的結果。 200904291 (表3 ) 高溫放置後阻抗變化率 通孔底表面粗糖度 阻抗變化率 Rz(“m) (%) 1.7 2.3 2.6 8.4 3.0 43 6.2 121 9.8 1318 如表3及第4圖所示，在第2高溫試驗中，最大高度 粗糙度Rz爲1.7 μηι之試樣的阻抗變化率爲2.3%。同樣 地，當 Rz 爲 2.6μιη、3.0μπι、6.2μιη、及 9.8μηι 時，分別 相對應的阻抗變化率爲8.4 %、4 3 %、1 2 1 %、1 3 1 8 %。 如針對第1高溫試驗結果之所述般，爲了將具有較高 連接可靠性的配線基板基材以及疊層配線基板長期確實地 維持其可靠性而穩定地供給至市場，以阻抗變化率爲50% 以內爲宜。因此，根據該試驗結果，以將前述通孔底表面 之最大高度粗糙度Rz設爲3. Ομιη以下爲更佳。此外，爲 了維持在滿足平滑化處理時間之生產性的水準’將最大高 度粗糙度Rz設爲1 . 7 μηι以上爲宜’此時之阻抗變化率係 抑制爲較低，爲2 · 3 %，亦可滿足其可靠性。因此可作出 結論爲：本發明中的最大高度粗糙度Rz的較佳範圍爲 1.7μπι 以上、3·0μηι 以下。 其中，針對導電層與通孔部的界面進行剖面觀察的結 果，已確認出Cu3Sn、Cu6Sn5的合金層。此外已確認出關 -22- 200904291 於合金層的厚度，未進行平滑化處理的試樣爲較薄，相對 於此，算術平均粗糙度設爲Ra=0.05至丨·#111的試樣、 及最大高度粗糙度設爲Rz= 1.7至3.0 μηι的試樣係位於 0.5至2.0μιη的範圍。 如以上所示，使用本發明之一實施形態之配線基板基 材來製造疊層配線基板時，前述第2至第4配線基板基材 2至4係藉由使用在絕緣基板的單面被覆金屬銅箔的所謂 單面CCL，在其絕緣基板設置貫穿孔，以印刷塡充導電膏 材，而形成前述導電通孔2d至4d而簡單獲得。 接著，在以CCL爲基材的第1配線基板基材1上依 序重疊前述第2至第4配線基板基材2至4之後，可藉由 總括進行熱衝壓，簡單地製造疊層配線基板。因此，根據 本發明之一實施形態的匕製造方法，相較於習知的積層 (built-up )方式（參照專利文獻1 )，在所有步驟中，可 排除鍍敷步驟，而大幅減低生產時間及生產成本，並且明 顯減低與前述配線基板基材相關的熱履歷及同基材的劣 化。 此外’將通孔底表面粗縫度設爲Ra=〇.6pm以下、或 設爲最大高度粗糙度Rz=3.0pm以下，而使用包含低融點 金屬的導電膏材，藉此獲得最適的合金層，且獲得良好的 可靠性。 關於前述本發明之一實施形態中之第2圖（c)的步 驟’係針對藉由雷射加工’在貫穿孔內的導電層表面產生 表面粗糖時’以第2圖（d )的步驟施行平滑化處理之例 -23- 200904291 而加以說明，但是本發明並非限定於如上所示之情形。例 如，會有備妥按照配線基板基材的製品或製造上的目的而 預先予以粗面化的銅箔，在絕緣基板設置貫穿孔之後，以 閉塞該貫穿孔的方式，舖設前述銅箔的情形。此時亦可藉 由在前述貫穿孔內的銅箔表面進行平滑化處理而獲得前述 相同的效果。 此外，前述一實施形態中的第1配線基板基材1係由 在絕緣基板使用可撓性材料的所謂FPC所構成，但是亦可 由在絕緣基板使用例如玻璃環氧樹脂的所謂RPC所構成。 亦可使用單層或多層的核心配線基板來取代前述第1配線 基板基材1，當疊層在前述第1配線基板基材1或前述核 心配線基板等上而形成疊層配線基板1 0時，並不一定要 將前述第2至第4配線基板基材2至4全部疊層，只要疊 層至少1個以上之具有導電通孔的配線基板基材即可。 此外，亦可將前述第1至第4配線基板基材1至4之 各絕緣基板的至少一個由在例如玻璃纖維含浸有樹脂接著 劑的絕緣基板所構成，此時並不需要貼著如前述接著層1 c 至4c之類的接著層。 接著，本發明係亦適用於當前述具有導電通孔的配線 基板基材係由使用例如玻璃環氧樹脂之類的剛性絕緣基板 的所謂RPC所構成的情形。 接著’參照第5圖，說明利用本發明之疊層配線基板 之其他實施形態。第5圖（a )係組裝後之已完成的疊層 配線基板的剖面構造，第5圖（b )係其分解剖面圖。亦 -24- 200904291 即，相對於圖的上下方向位於中央的核心配線基板基材4 0 係使用例如兩面被覆有銅的疊層板（雙面CCL )作爲其出 發基材而予以形成。核心配線基板基材4 0係由例如玻璃 環氧樹脂或聚醯亞胺樹脂等所構成的絕緣基板40a。在設 於絕緣基板40a之兩面的銅層藉由化學遮罩蝕刻等而進行 電路圖案形成的結果，在前述絕緣基板40a的兩面形成有 配線用的導電層40b、40bl、40b2。 接著，如圖之左右方向的中央部所示，使用例如鑽孔 (drill )或雷射，形成有將上側導電層40bl與絕緣基板 40a與下側導電層40b2之重疊部分加以貫穿的穿通孔 TH。藉由跨及前述穿通孔TH的內面及兩導電層40bl、 4 0b2表面而施行例如鍍銅，形成有穿通孔型的層間導電通 孔 40c。在此，前述鍍銅係對於前述各導電層 40b、 40bl 、40b2 而全體施行，但是亦可藉由遮罩法 (masking )，僅對與前述層間導電通孔40c相對應的部 分施行。 之後，在前述核心配線基板基材40的上側依序疊層 第1及第2配線基板基材4 1、42，同樣地在下側依序疊層 第3及第4配線基板基材4 3、4 4。藉此，疊層配線基板會 成爲以核心配線基板基材4 0爲中心的上下對稱疊層構 造。前述第1至第4配線基板基材（4 1至4 4 )的任一者 係具有與該等相對應的絕緣基板（4 1 a至4 4 a )、導電層 (41b至44b)、接著層（41c至44c)、貫穿孔（41e至 44e)、及導電通孔（41d至44d)，並且在前述導電層 -25- 200904291 (41b至44b)之與前述導電通孔（41d至44d)相接的內 面形成有藉由平滑化處理所得之平滑面部（41g至 44g )。 此外’前述第1至第4配線基板基材41至44係使用 與第1圖及第2圖所示之一實施形態中的第1至第4配線 基板基材1至4相同的基材，以相同的方法所製作。接 著’前述核心配線基板基材4 0及前述第1至第4配線基 板基材41至4 4係如第5圖（b )所示彼此相對位而疊 合。之後’裝設在前述之真空硬化衝壓機而進行總括加熱 衝壓，藉此組裝如第5圖（a )所示之上下對稱構造的疊 層配線基板。 如上所示之其他實施形態的疊層配線基板係可透過前 述核心配線基板基材4 0的穿通孔型層間導電通孔4 0 c，將 上側之第1及第2配線基板基材41、4 2的電路與下側之 第3及第4配線基板基材43、44的電路相連結。而且， 在前述導電層（41b至44b)內面，藉由平滑化處理形成 有平滑面部（41 g至44g)，因此在進行熱衝撃試驗等各 種耐性試驗時，亦可獲得較高的連接可靠性。 接著，就本發明之疊層配線基板之另一其他實施形 態’參照第6圖說明之。第6圖（a )係組裝後所完成之 疊層配線基板的剖面構造，第6圖（b )係其分解剖面 圖。此外，關於與第5圖所示之實施形態的構成構件相同 的構件’係標註同一元件符號，省略其說明，而就具特徴 的構成部分加以說明。亦即，在該圖的上下方向中位於中 -26- 200904291 央的位置的核心配線基板基材5 0係使用例如兩面被覆有 銅之疊層板（雙面CCL )作爲其出發基材而形成。核心配 線基板基材5 0係由例如玻璃環氧樹脂或聚醯亞胺樹脂等 所構成的絕緣基板5 0 a。在絕緣基板5 0 a的兩面的銅層， 藉由化學式遮罩蝕刻等而進行電路圖案形成的結果，在前 述絕緣基板5 0 a的兩面形成配線用的導電層5 0 b、5 0 b 1、 50b2 ° 接著，如圖中之左右方向的中央部所示，以貫穿上側 導電層50bl與絕緣基板50a的方式施行雷射加工而形成 雷射通孔（LVH ) VH。前述通孔VH係被下側導電層50b2 閉塞其下面，形成爲有底的上方開口形狀。因此，跨及前 述通孔VH的內面、上側導電層5 Ob 1表面及下側導電層 50b2的孔VH內表面施行例如鍍銅，藉此形成LVH型的 層間導電通孔50c。前述鍍銅在此係對前述上側導電層 5 0b同時施行，但是亦可藉由遮罩法（masking )，僅對與 前述層間導電通孔5 0c相對應的部分施行。此外，對於下 側導電層5 0 b或5 0 b 2的鍍銅雖在圖示之例中並未施行， 但是亦可任意地視需要予以施行。 但是，在前述核心配線基板基材50之上下兩側，使 前述第1、第2配線基板基材41、42與前述第3'第4配 線基板基材43、44分別如第6圖（b )所示彼此相對位而 疊合，裝設在真空硬化衝壓機而進行總括加熱衝壓’藉此 組裝如第 6圖（a )所示之上下對稱構造的疊層配線基 板。 -27- 200904291 根據如上所示之另外的其他實施形態的疊層配線基 板，透過前述核心配線基板基材5 0的L V Η型層間導電通 孔5 0 c，將上側之第1及第2配線基板基材4 1、4 2的電路 與下側之第3及第4配線基板基材4 3、4 4的電路相連 結。而且，由於在前述導電層（4115至44b)內面，藉由 平滑化處理而形成有平滑面部（41S至44 g) ’因此在進 行熱衝撃試驗等各種耐性試驗時’亦可獲得前述導電層與 導電通孔的高連接可靠性。 (產業上利用可能性） 根據本發明之疊層配線基板及其製造方法，將前述導 電層之貫穿孔內的表面部分予以平滑化處理。因此’在例 如配線基板之熱衝撃試驗等各種耐性試驗中，亦可得前述 導電層與導電通孔之較高的連接可靠性。 【圖式簡單說明】 第1圖係用以說明本發明之一實施形態之將複數個配 線基板基材予以疊層而製造疊層配線基板的方法的槪略剖 面圖，第1圖（a )係顯示組裝前的各配線基板基材’第1 圖（b )係顯示組裝後的疊層配線基板的構造。 第2圖係用以說明本發明之一實施形態之第1圖中之 配線基板基材之製造方法的說明圖，第2圖（a )至（g ) 係以製造步驟別所顯示的主要部位放大剖面圖。 第3圖係將顯示本發明之一實施形態之疊層配線基板 -28- 200904291 在高溫放置後之阻抗變化率的表2以曲線圖予以表示的特 性圖。 第4圖係將顯示本發明之一實施形態之疊層配線基板 在高溫放置後之阻抗變化率的表3以曲線圖予以表示的特 性圖。 第5圖係本發明之其他實施形態之疊層配線基板的剖 面圖，第5圖（a )係組裝後之疊層配線基板的剖面圖， 第5圖（b )係疊層配線基板的分解剖面圖。 第6圖係本發明之另外其他實施形態之疊層配線基板 的剖面圖’第6圖（a )係組裝後之疊層配線基板的剖面 圖’第6圖（b )係疊層配線基板的分解剖面圖。 【主要元件符號說明】 1 :第1配線基板基材 1 a :第1絕緣基板 lb :第1導電層 :第1接著層 2 :第2配線基板基材 2a :第2絕緣基板 2b :第2導電層 2c :第2接著層 2d :導電通孔（貫穿電極） 2D :導電膏材 2e :貫穿孔 -29- 200904291 2 f :表面粗 2 g :平滑面 3 :第3配I 3a :第3絕 3b :第3導 3c :第3接 3d :導電通 3 e :貫穿孔 4 :第4配I 4a :第4絕 4b :第4導 4c :第4接 4d :導電通 4e :貫穿孔 1 〇 :疊層配 4 0 :核心配 40a :絕緣| 40b 、 40b1 、 4 0 c :層間_ 41 :第1配 42 :第2配 43 :第3配 44 :第4配 41 a 至 4 4a: 糖部 部 I基板基材 緣基板 電層 著層 孔 I基板基材 緣基板 電層 著層 孔 線基板 線基板基材 S板 40b2 :導電層 ί電通孔 線基板基材 線基板基材 線基板基材 線基板基材 絕緣基板 -30 200904291 41b 至 44b: 4 1 c 至 4 4 c·· 4 1 d 至 4 4 d : 4 1 e 至 4 4 e : 41g 至 44g ： 5 0 :核心配 5 0 a :絕緣_ 50b 、 50bl 、 50c :層間_ F :樹脂薄月I S :刮板 ΤΗ :穿通孔 V Η :通孔 導電層 接著層 導電通孔 貫穿孔 平滑面部 線基板基材 ^板 5 0b2 :導電層 ^電通孔 -31 -

Claims (1)

  1. 200904291 十、申請專利範圍 1 · 一種疊層配線基板之製造方法’係將配線基板基材 暨層至少1個以上之暨層配線基板之製造方法，其特徵 爲.在則述配線基板基材所包含的絕緣基板的第丨面設置 導電層， 設置由與前述第1面相反面對的第2面到達前述導電 層的貫穿孔， 在前述貫穿孔內的前述導電層的表面部分施行平滑化 處理， 之後’在前述貫穿孔內塡充導電性膏材而形成與前述 導電層相連接的導電通孔。 2 ·如申請專利範圍第1項之疊層配線基板之製造方 法’其中，前述平滑化處理係以在前述貫穿孔內之前述導 電層表面部分的算術平均粗糖度Ra爲1_〇μιη以下的方式 予以處理。 3 ·如申請專利範圍第1項之疊層配線基板之製造方 法’其中，前述平滑化處理係以在前述貫穿孔內之前述導 電層表面部分的最大高度粗稳度RZ爲3μηι以下的方式予 以處理。 4 -如申請專利範圍第1項至第3項中任一項之疊層配 線基板之製造方法’其中，前述導電性膏材係包含在與前 述導電層之間形成合金層的金屬成分。 5_—種疊層配線基板’其特徵爲具備至少1個以上的 配線基板基材，該配線基板基材具有： -32- 200904291 具有第1面及與前述第1面相反面對的第2面的絕緣 基板； 設在前述第1面的導電層；及 包含由第2面到達前述導電層的貫穿孔與塡充在前述 貫穿孔的導電性膏材的導電通孔， 前述貫穿孔內之前述導電層表面部分的最大高度粗糙 度Rz爲3μιη以下。 6 . —種疊層配線基板，其特徵爲具備至少1個以上的 配線基板基材，該配線基板基材具有： 具有第1面及與前述第1面相反面對的第2面的絕緣 基板； 設在前述第1面的導電層；及 包含由第2面到達前述導電層的貫穿孔與塡充在前述 貫穿孔的導電性膏材的導電通孔， 前述貫穿孔內之前述導電層表面部分的算術平均粗糙 度Ra爲Ι.Ομπι以下。 7·如申請專利範圍第5項之疊層配線基板，其中，前 述導電性膏材係包含在與前述導電層之間形成合金層的金 屬成分。 8.—種疊層配線基板，其特徵爲具備至少1個以上的 配線基板基材，該配線基板基材具有： 具有第1面及與前述第1面相反面對的第2面的絕緣 基板； 設在前述第1面的導電層；及 -33- 200904291 包含由第2面到達前述導電層的貫穿孔與塡充在前述 貫穿孔的導電性膏材的導電通孔， 前述導電性膏材係在與前述導電層之間形成合金層， 前述合金層的厚度爲0.5至2.Ομιη，在前述合金層包含有 C113S11 或 CU6S115。 -34-
TW097118142A 2007-05-17 2008-05-16 Laminated wiring board and method for manufacturing the same TW200904291A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007131324 2007-05-17

Publications (1)

Publication Number Publication Date
TW200904291A true TW200904291A (en) 2009-01-16

Family

ID=40031808

Family Applications (2)

Application Number Title Priority Date Filing Date
TW097118142A TW200904291A (en) 2007-05-17 2008-05-16 Laminated wiring board and method for manufacturing the same
TW097120005A TW200941656A (en) 2007-05-17 2008-05-30 Multilayer UV-curable adhesive film

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW097120005A TW200941656A (en) 2007-05-17 2008-05-30 Multilayer UV-curable adhesive film

Country Status (7)

Country Link
US (1) US8502086B2 (zh)
EP (1) EP2157842B1 (zh)
JP (1) JP4955763B2 (zh)
KR (1) KR101116712B1 (zh)
CN (1) CN101683007B (zh)
TW (2) TW200904291A (zh)
WO (1) WO2008143099A1 (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010113448A1 (ja) * 2009-04-02 2010-10-07 パナソニック株式会社 回路基板の製造方法および回路基板
KR101048489B1 (ko) * 2009-06-24 2011-07-11 성균관대학교산학협력단 관통형전극 및 그의 형성방법
JP2011096900A (ja) * 2009-10-30 2011-05-12 Fujitsu Ltd 導電体およびプリント配線板並びにそれらの製造方法
JP5352437B2 (ja) * 2009-11-30 2013-11-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101019756B1 (ko) * 2009-12-24 2011-03-09 제일모직주식회사 비자외선형 다이접착필름 및 제조방법
JP5439165B2 (ja) * 2009-12-28 2014-03-12 株式会社フジクラ 多層配線板及びその製造方法
KR20110113980A (ko) * 2010-04-12 2011-10-19 삼성전자주식회사 필름을 포함한 다층 인쇄회로기판 및 그 제조 방법
KR101156854B1 (ko) * 2010-05-03 2012-06-20 삼성전기주식회사 반도체 패키지 기판 및 그 제조방법
KR20120009705A (ko) 2010-07-20 2012-02-02 삼성정밀화학 주식회사 방향족 액정 폴리에스테르 수지의 제조방법 및 방향족 액정 폴리에스테르 수지 컴파운드의 제조방법
JP2012169486A (ja) * 2011-02-15 2012-09-06 Fujikura Ltd 基材、配線板、基材の製造方法及び配線板の製造方法
KR20140047967A (ko) * 2012-10-15 2014-04-23 삼성전기주식회사 다층형 코어리스 인쇄회로기판 및 그 제조 방법
KR101497192B1 (ko) * 2012-12-27 2015-02-27 삼성전기주식회사 전자부품 내장 인쇄회로기판 및 그 제조방법
US20150366077A1 (en) * 2013-01-30 2015-12-17 Kyocera Corporation Method for producing mounted structure
ITMI20130686A1 (it) * 2013-04-24 2014-10-25 Perfetti Van Melle Spa Gomme da masticare
WO2015032062A1 (zh) * 2013-09-06 2015-03-12 Chang Yu-Chun 液态玻璃的应用
US10425724B2 (en) 2014-03-13 2019-09-24 Starkey Laboratories, Inc. Interposer stack inside a substrate for a hearing assistance device
CN107709418B (zh) 2015-05-08 2021-04-27 汉高知识产权控股有限责任公司 可烧结的膜和膏及其使用方法
CN106356355B (zh) * 2015-07-15 2020-06-26 恒劲科技股份有限公司 基板结构及其制作方法
JP2016105512A (ja) * 2016-03-01 2016-06-09 京セラサーキットソリューションズ株式会社 配線基板の製造方法
JP6623941B2 (ja) * 2016-06-09 2019-12-25 株式会社デンソー 多層基板の製造方法
JP6700207B2 (ja) * 2017-02-08 2020-05-27 矢崎総業株式会社 印刷回路の電気接続方法
JP7075785B2 (ja) * 2018-03-08 2022-05-26 スタンレー電気株式会社 回路基板、電子回路装置、および、回路基板の製造方法
CN110798977B (zh) * 2018-08-01 2021-03-23 鹏鼎控股(深圳)股份有限公司 薄型天线电路板及其制作方法
CN112449514B (zh) * 2019-08-31 2022-12-20 鹏鼎控股(深圳)股份有限公司 多层线路板及其制作方法
JP7031955B2 (ja) * 2019-09-10 2022-03-08 Ｆｉｃｔ株式会社 回路基板の製造方法
CN115284696B (zh) * 2022-08-11 2023-07-25 业成科技（成都）有限公司 复合光学膜结构及其制造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3506002B2 (ja) * 1997-07-28 2004-03-15 松下電工株式会社 プリント配線板の製造方法
US6413620B1 (en) * 1999-06-30 2002-07-02 Kyocera Corporation Ceramic wiring substrate and method of producing the same
JP2001102754A (ja) 1999-09-30 2001-04-13 Kyocera Corp 多層配線基板
JP2001230551A (ja) * 2000-02-14 2001-08-24 Ibiden Co Ltd プリント配線板並びに多層プリント配線板及びその製造方法
JP2002134864A (ja) * 2000-10-24 2002-05-10 Ngk Spark Plug Co Ltd 配線基板及び配線基板の製造方法
CN1269612C (zh) * 2000-12-21 2006-08-16 株式会社日立制作所 焊锡箔、半导体器件、电子器件、半导体组件及功率组件
US6623844B2 (en) * 2001-02-26 2003-09-23 Kyocera Corporation Multi-layer wiring board and method of producing the same
JP2003101219A (ja) 2001-09-27 2003-04-04 Kyocera Corp 配線基板及びその製造方法
JP4392157B2 (ja) * 2001-10-26 2009-12-24 パナソニック電工株式会社 配線板用シート材及びその製造方法、並びに多層板及びその製造方法
JP3894770B2 (ja) * 2001-10-29 2007-03-22 京セラ株式会社 多層配線基板及びその製造方法
JP3996521B2 (ja) 2002-02-22 2007-10-24 株式会社フジクラ 多層配線基板用基材の製造方法
US6767411B2 (en) * 2002-03-15 2004-07-27 Delphi Technologies, Inc. Lead-free solder alloy and solder reflow process
JP3888267B2 (ja) 2002-08-30 2007-02-28 カシオ計算機株式会社 半導体装置およびその製造方法
JP2004179362A (ja) * 2002-11-27 2004-06-24 Kyocera Corp 配線基板およびこれを用いた電子装置
JP2005045187A (ja) 2003-07-25 2005-02-17 Matsushita Electric Ind Co Ltd 回路基板の製造方法、回路基板および多層回路基板
JP2005251949A (ja) * 2004-03-03 2005-09-15 Sony Corp 配線基板及びその製造方法
JP4747707B2 (ja) * 2004-11-09 2011-08-17 ソニー株式会社 多層配線基板及び基板製造方法
GB2421030B (en) * 2004-12-01 2008-03-19 Alpha Fry Ltd Solder alloy
US7976956B2 (en) * 2005-08-01 2011-07-12 Furukawa Circuit Foil., Ltd. Laminated circuit board

Also Published As

Publication number Publication date
KR101116712B1 (ko) 2012-03-13
KR20100008005A (ko) 2010-01-22
TW200941656A (en) 2009-10-01
CN101683007A (zh) 2010-03-24
EP2157842A1 (en) 2010-02-24
WO2008143099A1 (ja) 2008-11-27
JPWO2008143099A1 (ja) 2010-08-05
CN101683007B (zh) 2011-12-28
EP2157842A4 (en) 2011-11-30
US20100147576A1 (en) 2010-06-17
US8502086B2 (en) 2013-08-06
EP2157842B1 (en) 2018-03-14
JP4955763B2 (ja) 2012-06-20

Similar Documents

Publication Publication Date Title
TW200904291A (en) Laminated wiring board and method for manufacturing the same
US8419884B2 (en) Method for manufacturing multilayer wiring substrate
US9711440B2 (en) Wiring board and method for manufacturing the same
TWI621388B (zh) Method for manufacturing multilayer printed wiring board and multilayer printed wiring board
TWI392410B (zh) Multilayer printed wiring board and manufacturing method thereof
US9756735B2 (en) Method for manufacturing printed wiring board
TWI381786B (zh) An intermediate member for manufacturing a circuit board and a method of manufacturing the circuit board using the intermediate member
TWI555451B (zh) 電路基板、電路基板的製造方法及電子機器
KR100957418B1 (ko) 인쇄회로기판의 제조방법 및 그에 따라서 제조된 인쇄회로기판
JP5915882B2 (ja) 配線板及びその製造方法
JP2010161298A (ja) 導電ペーストの充填方法及び多層基板の製造方法
JP2010278379A (ja) 配線基板およびその製造方法
TW201108903A (en) Printed wiring board and method for producing the same
JP2007035716A (ja) プリント基板の製造方法
JP2004241427A (ja) 配線基板の製造方法
JP2014130919A (ja) 多層プリント配線基板及びその製造方法
JP2000294933A (ja) 多層回路基板及びその製造方法
TWI407874B (zh) 多層電路板及其製作方法
JP2006179833A (ja) 配線基板およびその製造方法
JP4492071B2 (ja) 配線基板の製造方法
JP2007115951A (ja) インターポーザ基板及びその製造方法
JP2009054695A (ja) 回路配線基板及びその製造方法
KR100687394B1 (ko) 다층회로기판과 그 제조방법
JP2012169523A (ja) リジッドフレキシブルプリント配線板の製造方法
JP2009290233A (ja) 配線基板とその製造方法