TWI381786B - An intermediate member for manufacturing a circuit board and a method of manufacturing the circuit board using the intermediate member - Google Patents

An intermediate member for manufacturing a circuit board and a method of manufacturing the circuit board using the intermediate member Download PDF

Info

Publication number
TWI381786B
TWI381786B TW95146486A TW95146486A TWI381786B TW I381786 B TWI381786 B TW I381786B TW 95146486 A TW95146486 A TW 95146486A TW 95146486 A TW95146486 A TW 95146486A TW I381786 B TWI381786 B TW I381786B
Authority
TW
Taiwan
Prior art keywords
hole
prepreg
manufacturing
film
conductive paste
Prior art date
Application number
TW95146486A
Other languages
English (en)
Other versions
TW200803685A (en
Inventor
Yoshihiro Kawakita
Toshiaki Takenaka
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Publication of TW200803685A publication Critical patent/TW200803685A/zh
Application granted granted Critical
Publication of TWI381786B publication Critical patent/TWI381786B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0191—Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0264—Peeling insulating layer, e.g. foil, or separating mask
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1059—Splitting sheet lamina in plane intermediate of faces
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/14—Layer or component removable to expose adhesive
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322—Composite web or sheet
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31511—Of epoxy ether
    • Y10T428/31515—As intermediate layer
    • Y10T428/31522—Next to metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

用以製造電路基板之中間構件及使用該中間構件之電路基板的製造方法 技術領域
本發明係有關於用以製造可利用於各種電子機器之電路基板之中間構件及使用該中間構件之電路基板的製造方法。
 背景技術
近年來，隨著電子機器的小型化、高密度化，已開發出可搭載更多電路及零件之可高密度安裝之電路基板。
第7A圖至第7F圖係顯示習知電路基板501之製造方法的截面圖。
第7A圖係用以製造電路基板之中間構件21的截面圖。中間構件21具有預浸片121及有機質膜22，且該有機質膜22係藉由熱滾筒等利用疊層法貼在預浸片121之面121A、121B上者。預浸片121係由玻璃纖維織布、及含浸於玻璃纖維織布中之環氧樹脂等熱固性樹脂構成，熱固性樹脂係藉由乾燥等方法呈B階段狀態。
接著，如第7B圖所示，藉由雷射等加工法在中間構件21上形成貫通孔23後，將中間構件21配置於多孔性薄膜上，透過該多孔性薄膜吸附中間構件21。在吸附中間構件21時，以印刷法等將導電糊填充於貫通孔23中。之後，如第7C圖所示，從多孔性薄膜剝離中間構件21，取得貫通孔23中填充有導電糊之中間構件21。導電糊24可混合導電性粒子和熱固性樹脂、硬化劑、溶劑等而製得。
接下來，如第7D圖所示，剝離有機質膜22，取得導電糊24突出於面121A、121B之預浸片121，然後在預浸片121之面121A、121B上配置銅箔25。
然後，藉由以SUS等金屬中間板挾持預浸片121和銅箔25，利用熱壓進行加熱加壓，使中間構件21熱硬化變成硬化基板122。之後如第7E圖所示，導電糊24經壓縮後變成與銅箔25電氣連接之通孔導體124。
接著，以光蝕刻(photolitho etching)等方法將銅箔25加工成所希望之圖案，作為電路配線層26，並製得第7F圖所示之電路基板501。又，可依需要在電路配線層26和硬化基板122上設置防焊油墨，或是依需要對電路配線層26進行電鍍處理等表面加工處理。
第8A圖至第8D圖係顯示習知多層電路基板503之製造方法的截面圖。
第8A圖係顯示核心基板31，且該核心基板31係以第7A圖至第7F圖所示之方法製造之電路基板501。核心基板31具有分別對應第7F圖所示之硬化基板122、通孔導體124及電路配線層26之硬化基板132、通孔導體133及電路配線層32。
如第8B圖所示，分別將和第7D圖所示之預浸片121和導電糊24相同之預浸片36和導電糊35對稱配置於核心基板31兩面，再將銅箔34疊合在預浸片36上進行熱壓。藉此，可使預浸片36變成硬化基板136，而取得如第8C圖所示之積層硬化物502。
然後再以光蝕刻等方法將銅箔25加工成所欲圖案，作成電路配線層37，製得如第8D圖所示之多層電路基板503。可依需要在電路配線層37和硬化基板136上設置防焊油墨，或是依需要對電路配線層37進行電鍍處理等表面加工處理。
然後，以多層電路基板37為核心基板，重複第8A圖至第8D圖之方法，即可得到多層化之電路基板。
第9A圖至第9C圖係顯示填充有第7C圖所示之導電糊之中間構件之製造步驟的截面圖。
如第9A圖所示，和第7C圖所示之預浸片121一樣，預浸片43之面43A、43B上貼有有機質膜41，且形成有貫通孔44。貼有有機質膜41之預浸片43係吸附於多孔性薄膜45，且貫通孔44內吸附有導電糊42。而貫通孔44係以導電糊42填充。
之後，如第9B、9C圖所示，剝離多孔質糊片45，再將有機質膜41剝離預浸片43。藉此，導電糊42的部分42A、42B可分別從預浸片43之面43A、43B突出相當於有機質膜41厚度的高度。
為了能高密度搭載零件，零件端子間的距離要縮小，故需要縮小配線層之周徑，而通孔導體徑也會隨之變小。
電路配線層或通孔導體隨著高密度安裝而精密化，且隨著薄型化，以前述製造方法製作出之電路基板501、503會有通孔導體與電路配線層之間的連接電阻顯著增大的情形。以下說明其例。
第10A圖至第10C圖係顯示填充有導電糊之另一中間構件153之製造步驟的截面圖。
如第10A圖所示，和第9A圖所示之預浸片43一樣，預浸片53之面53A、53B上分別貼有有機質膜51A、51B，且形成有貫通孔54。貼有有機質膜51A、51B之預浸片53係吸附於多孔性薄膜55，且貫通孔54內吸附有導電糊52。又，貫通孔54係以導電糊52填充。
然後，如第10B圖所示，剝離多孔質糊片45。之後，如第10C圖所示，將有機質膜51A、51B剝離預浸片53。藉此，導電糊52之部分52A會從預浸片53之面53A突出相當於有機質膜51A厚度的高度。在剝離有機質膜51B時，有導電糊52之部分56會和膜51B一起從導電糊52脫離的情形。此時，填充於貫通孔54之導電糊52量較原本應填充之量少，而使電路基板之通孔導體與銅箔之連接電阻顯著增大，在其間產生連接不良。
第11A圖至第11C圖係顯示填充有導電糊之再一中間構件163之製造步驟的截面圖。
如第11A圖所示，和第9A圖所示之預浸片43一樣，預浸片63兩面貼有有機質膜61，且形成有貫通孔64。貼有有機質膜61之預浸片63係吸附於多孔性薄膜65，且貫通孔64內吸附有導電糊62。又，貫通孔64係以導電糊62填充。
然後，如第11B圖所示，在將中間構件163剝離多孔性薄膜65時，會有導電糊62之部分66一起從貫通孔64脫離的情形。此時，如第11C圖所示，導電糊62無法填充於貫通孔64中，而無法在電路基板上作成連接於銅箔之通孔導體。
 發明揭示
本發明之用以製造電路基板之中間構件包含有：預浸片，係形成有貫通孔者；第1膜，係設於前述預浸片之一面，且形成有連結於前述貫通孔之第1孔者；第2膜，係設於前述預浸片之另一面，且形成有連結於前述貫通孔之第2孔者；及導電糊，係填充於前述貫通孔、前述第1孔及前述第2孔中者，且該中間構件之預浸片厚度t1 、預浸片之貫通孔最小徑rm i n 、第1膜厚度tf 1 、第1孔徑rf 1 、第2膜厚度tf 2 、第2孔徑rf 2 滿足rf 1 /tf 1 ≧3、rf 2 /tf 2 ≧3、rm i n /(t1 ＋tf 1 ＋tf 2 )≦1.5的條件。
圖式簡單說明
第1圖係本發明之實施形態之中間構件的截面圖。
第2圖係實施形態之中間構件之放大截面圖。
第3A圖係顯示實施形態之電路基板之製造方法的截面圖。
第3B圖係顯示實施形態之電路基板之製造方法的截面圖。
第3C圖係顯示實施形態之電路基板之製造方法的截面圖。
第3D圖係顯示實施形態之電路基板之製造方法的截面圖。
第3E圖係顯示實施形態之電路基板之製造方法的截面圖。
第3F圖係顯示實施形態之電路基板之製造方法的截面圖。
第3G圖係顯示實施形態之電路基板之製造方法的截面圖。
第3H圖係顯示實施形態之電路基板之製造方法的截面圖。
第4圖係顯示實施形態之電路基板試料的評價結果。
第5圖係形成實施形態之電路基板之溫度量變曲線和壓力量變曲線。
第6A圖係顯示實施形態之多層電路基板之製造方法的截面圖。
第6B圖係顯示實施形態之多層電路基板之製造方法的截面圖。
第6C圖係顯示實施形態之多層電路基板之製造方法的截面圖。
第6D圖係顯示實施形態之多層電路基板之製造方法的截面圖。
第7A圖係顯示習知電路基板之製造方法的截面圖。
第7B圖係顯示習知電路基板之製造方法的截面圖。
第7C圖係顯示習知電路基板之製造方法的截面圖。
第7D圖係顯示習知電路基板之製造方法的截面圖。
第7E圖係顯示習知電路基板之製造方法的截面圖。
第7F圖係顯示習知電路基板之製造方法的截面圖。
第8A圖係顯示習知多層電路基板之製造方法的截面圖。
第8B圖係顯示習知多層電路基板之製造方法的截面圖。
第8C圖係顯示習知多層電路基板之製造方法的截面圖。
第8D圖係顯示習知多層電路基板之製造方法的截面圖。
第9A圖係顯示習知電路基板之製造方法的截面圖。
第9B圖係顯示習知電路基板之製造方法的截面圖。
第9C圖係顯示習知電路基板之製造方法的截面圖。
第10A圖係顯示習知另一電路基板之製造方法的截面圖。
第10B圖係顯示習知另一電路基板之製造方法的截面圖。
第10C圖係顯示習知另一電路基板之製造方法的截面圖。
第11A圖係顯示習知再一電路基板之製造方法的截面圖。
第11B圖係顯示習知再一電路基板之製造方法的截面圖。
第11C圖係顯示習知再一電路基板之製造方法的截面圖。
 實施發明之最佳形態
第1圖係本發明之實施形態之用以製造電路基板之中間構件1001的截面圖。中間構件1001包含有預浸片11；分別貼在預浸片11之面11A、11B上之有機質膜12A、12B。預浸片11形成有貫通面11A、11B間之貫通孔13。有機質膜12A、12B之貫通孔13之開口部分分別形成有孔112A、112B。即，中間構件1001上有貫通孔13、連結於貫通孔13之孔112A、及由孔112B構成之貫通孔1001A形成。貫通孔1001A中填充有導電糊15，即，導電糊15係填充於孔112A、112B及貫通孔13中。
有機質膜12A、12B分別具有厚度tf 1 、tf 2 ，孔112A、112B分別具有孔徑rf 1 、rf 2 。預浸片11具有厚度t1 ，貫通孔13具有最小徑rm i n 。而中間構件1001的厚度t0 則如下所示：t0 ＝t1 ＋tf 1 ＋tf 2
在實施形態中，rf 1 /tf 1 及rf 2 /tf 2 係大於等於3，且rm i n /t0 小於等於1.5。滿足此條件之中間構件1001可防止如第10C圖所示導電糊15之一部附著在有機質膜12A、12B一起脫離的現象，或如第11C圖所示，導電糊15附著在多孔性薄膜65一起脫離的現象產生。
有機質膜12A、12B的厚度tf 1 、tf 2 最好大於等於5μm且小於等於30μm。當厚度tf 1 、tf 2 小於5μm時，有機質膜12A、12B會有在剝離預浸片11時斷裂的情形。而當厚度tf 1 、tf 2 大於30μm時，則如第10C圖所示，會有導電糊15之一部隨有機質膜12A、12B一起脫離的情形。
第2圖係中間構件1001之放大截面圖。預浸片11係由以玻璃纖維織布構成之補強材211、及含浸於補強材211中之環氧樹脂等熱固性樹脂311構成。熱固性樹脂311係藉由乾燥等方法處於B階段狀態。有機質膜12A具有由聚對苯二甲酸乙二酯、聚對萘二甲酸乙二酯(polyethylenetere naphthalate)等樹脂膜構成之芯材312A、及設於芯材312A上之離型劑層412A。離型劑層412A可藉由熱固性樹脂形成。藉由離型劑層412A，可使有機質膜12A易於剝離預浸片11。有機質膜12A係離型劑層412A與預浸片11之面11A相接地設於預浸片11之面11A上。同樣地，有機質膜12B具有由聚對苯二甲酸乙二酯、聚對萘二甲酸乙二酯等樹脂膜構成之芯材312B、及設於芯材312B上之離型劑層412B。離型劑層412B可藉由熱固性樹脂形成。藉由離型劑層412B，可使有機質膜12B易於剝離預浸片11。有機質膜12B係離型劑層412B與預浸片11之面11B相接地設於預浸片11之面11B上。
預浸片11之熱固性樹脂311的軟化溫度最好是較導電糊15開始硬化之反應開始溫度低。在預浸片11加熱成形時，係在預浸片11呈軟化狀態下，貫通孔13內之導電糊15經1次充分壓縮後，導電糊15即開始硬化。因此，藉由導電糊15硬化所得之通孔導體可確實地電氣連接電路配線層。
導電糊15係由至少含有導電性粒子和熱固性樹脂之混合物構成。該導電性粒子最好是金、銅、銀、銦、錫鉛合金等金屬，亦可為該等合金。又，該導電性粒子可為由覆蓋於該等金屬上之球狀物質構成之粒子。導電糊15在常溫時係呈軟化狀態。另外，導電糊15之熱固性樹脂最好是以液狀環氧樹脂為主成分，藉由此材料可高生產性地進行導電糊15之填充，且可確實地連接通孔導體與電路配線層。
在以無機質材料形成預浸片11之補強材211時，補強材211最好是由玻璃纖維織布或是玻璃纖維不織布之至少1者構成，藉由以此材料構成之補強材211，可高成本效益地製得高剛性電路基板。
預浸片11之熱固性樹脂311最好是含有30~80phr之無機填料。藉由調整無機填料之含量，在預浸片11加熱成形時可有效地控制熱固性樹脂311之流動性，故可將由導電糊15構成之通孔導體確實地連接於電路配線層。無機填料係由二氧化矽、氫氧化鋁、氮化鋁、氧化鋁等非導電性無機質構件構成，且最好具有直徑小於等於10μm之任意形狀。
在以有機質材料形成預浸片11之補強材211時，最好是由聚醯亞胺、醯胺等有機質膜、醯胺織布、醯胺不織布之至少1者構成，可將電路基板用於高頻電路且可達到輕量化。此時之預浸片11之熱固性樹脂311最好是以環氧樹脂為主成分，較具成本效益，但亦可聚醯亞胺樹脂、聚酯樹脂，氰酸酯樹脂等其他樹脂為主成分。
接著說明中間構件1001和使用其之電路基板1004之製造方法。第3A圖至第3H圖係顯示中間構件1001和使用其之電路基板1004之製造方法的截面圖。
首先，使含有50phr之軟化點70℃、粒徑2~8μm之氫氧化鋁之70wt%的熱固性環氧樹脂含浸於250mm見方、厚度約40μm之玻璃纖維織布，使其半硬化，準備好厚度60μm之預浸片11。再準備具有離型劑且厚度為10~30μm的聚對苯二甲酸乙二酯(PET)膜12A、12B。如第3A圖所示，將由PET構成之有機質膜12A、12B加溫至約100℃，然後以滾輪貼合機(roll laminator)分別進行熱壓接貼附，使預浸片11之面11A、11B上相接有離型劑，製得有機質膜12A、12B之面212A、212B露出之中間構件1001。
接著，如第3B圖所示，在貼有有機質膜12A、12B之預浸片11上形成以二氧化碳雷射貫通面212A、212B之間的貫通孔1001A。亦如第1圖所示，貫通孔1001A係由貫通預浸片11之面11A、11B之間的貫通孔13，及分別貫通有機質膜12A、12B的貫通孔112A、112B構成。貫通孔112A、112B之孔徑為50~180μm，而貫通孔13之最小徑為40μm~170μm。之後，如第3C圖所示，將中間構件1001之面212B與多孔性薄膜155相接地配置於由纖維素等多孔性材料構成之多孔性薄膜155上，再透過多孔性薄膜155以真空泵吸附中間構件1001。
如第3D圖所示，在以真空泵吸附中間構件1001，並以刮糊刀(squeegee)將導電糊15填充於貫通孔1001A中後，剝下多孔性薄膜155，製得具有填充有導電糊15之貫通孔1001A的中間構件1001。
導電糊15含有為主成分且不含溶劑之熱固型環氧樹脂和銅粉，還含有酸酐基類硬化劑。用3根輥子充分混練85重量%之銅粉、12.5重量%之熱固型環氧樹脂及2.5重量%之硬化劑，製作導電糊15。又，導電糊15開始硬化之反應開始溫度為120℃。
接下來，將有機質膜12A、12B剝離中間構件1001，使導電糊15突出於預浸片11之面11A、11B。之後，如第3E圖所示，分別將厚度14μm之銅箔等金屬箔125A、125B重疊在預浸片11之面11A、11B上，製作第3F圖所示之積層體1002。在實施形態中，金屬箔125A具有128g/m2 之質量厚度。
將積層體1002配置在約1mm厚之SUS304板上，再將其設置在板上。然後，將積層體1002投入真空熱壓機並以2片SUS304板挾持，然後以可使預浸片11之熱固性樹脂311(第2圖)硬化之溫度加熱、加壓，製成第3G圖所示之電路基板1003。當預浸片11在加熱加壓時軟化時，導電糊15會藉由該加壓收縮。電路基板1003包含有預浸片11硬化所得之硬化基板161；分別設在硬化基板161之面161A、161B上之金屬箔125A、125B；及導電糊15硬化所得之通孔導體162。通孔導體162係連接於金屬箔125A、125B，且設在貫通硬化基板161之面161A、161B間之貫通孔1161內。
第5圖係為製作電路形成基板1003而對積層體1002進行加熱加壓時之溫度量變曲線Q1和壓力量變曲線PQ1。預浸片11之熱固性樹脂311的軟化溫度較導電糊15開始硬化的反應開始溫度低。預浸片11係呈B階段半硬化狀態，當對其加熱時，會先暫時軟化後再硬化。
首先，投入積層體1002，將真空壓機的溫度從溫度T11(50℃)以預定期間P1，如30分，維持在樹脂311之軟化溫度T1(70℃)。從溫度變成溫度T1開始，對積層體1002加5MPA的壓力。在期間P1中，因樹脂311軟化而導電糊15未硬化，故導電糊15可藉由所施加之壓力有效地壓縮。
從真空熱壓機的溫度在溫度T1維持期間P1後開始，在期間P2內以5℃/min之升溫速度使加熱壓機的溫度上升並維持在溫度T2(130℃)。因溫度T2較導電糊15之反應開始溫度高，而較樹脂311之硬化溫度低，故在期間P2內導電糊硬化而樹脂311未硬化。在期間P2內，因樹脂311未硬化，故可使預浸片11確實地成型。而且，在期間P2前之期間P1內，導電糊15係在預浸片11之樹脂311呈軟化狀態下經充分壓縮後開始硬化。因此，導電糊15硬化所得之通孔導體162因導電粒子的密度變高，故可使通孔導體162具高導電性，且可確實地電氣連接金屬箔125A、125B。
從真空熱壓機的溫度維持在溫度T2後開始，在期間P3內以5℃/min的升溫速度使加熱壓機的溫度上升並維持在溫度T3(200℃)。在溫度T3時，樹脂311會硬化，使預浸片11變成硬化基板161。
在利用溫度量變曲線Q1使真空熱壓機的溫度變化時，預浸片11的溫度會如量變曲線Q2所示者變化。在期間P1~P3內對積層體1002施加5MPA的壓力，壓接預浸片11與金屬箔125A、125B。
接著，如第3H圖所示，利用光蝕刻法分別將電路基板1003之金屬箔125A、125B圖案化形成電路配線層126A、126B，製得電路基板1004。
以前述方法製作出7種各10片積層體1002試料之試料1~7，再分割1片積層體1002試料，製作出6片電路基板1003試料。電路基板1003試料具有500個通孔導體162。該等試料之通孔導體162的評價結果顯示於第4圖。第4圖係顯示試料之預浸片11厚度t1 ；有機質膜12A、12B的厚度tf1 、tf2 ；貫通孔112A、112B之孔徑rf1 、rf2 ；貫通孔13之最小徑rmin 及與1個通孔導體162相當之金屬箔125A、125B間的電阻。在實施形態中，在通孔導體162正常形成時，電阻R1會小於等於10mΩ，故可以該值作為判定金屬箔125A、126是否已藉由通孔導體162正常連接的基準。第4圖係顯示以下所示之比R1及比R2。
R1=rf1 /tf1 =rf2 /tf2
R2=rmin /(t1 +tf1 +tf2 )
雖然試料1、3~5、7之電阻小於等於10mΩ，可正常地形成通孔導體162並連接於金屬箔125A、125B，但試料2、6之電阻大於10mΩ，故通孔導體126沒有正常地連接於金屬箔125A、125B。
試料2之電阻遠超過作為基準之10mΩ數百Ω。雖然試料2之預浸片11厚度t1 ，貫通孔13之最小徑rmin ，及貫通孔112A、112B之孔徑rf1 、rf1 與試料1相同，但有機質膜12A、12B之厚度tf1 、tf2 較試料1大。在研磨解析試料2之通孔導體162截面時，可知導電糊15之填充量較少。而且，剝離後之有機質膜12A、12B的貫通孔112A、112B上附著有導電糊，可確認有第10C圖所示之不良。因試料2之比R1小於3，故由於第10C圖所示之不良，通孔導體126沒有與金屬箔125A、125B正常地連接。
第10C圖所示之不良係在導電糊15相對於有機質膜25A、25B之孔125A、125B壁面之抗剪強度(shear strength)超過導電糊15之體強度(bulk strength)時產生。只要有機質膜25A、25B之貫通孔125A、125B之孔徑rf 1 、rf 2 對有機質膜25A、25B的厚度tf 1 、tf 2 之比R1大於等於3，就可使導電糊15相對於有機質膜25A、25B之孔125A、125B壁面之抗剪強度小於導電糊15之體強度，故可消除第10C圖所示之不良。
試料6具有相當於通孔導體126與金屬箔125A、125B完全斷線的電阻。雖然試料6之預浸片11的厚度t1 和試料1、2一樣，且貫通孔112A、112B、13之孔徑rf 1 、rf 2 、rm i n 和試料7相同，但有機質膜12A、12B的厚度tf 1 、tf 2 和試料7不同，不良之試料7之有機質膜的厚度tf 1 、tf 2 較試料6之該等厚度大。在解析試料6之通孔導體126截面時，可知貫通孔1001A中未填充有導電糊15。用以將導電糊15填充於貫通孔1001A中之多孔性薄膜155(第3C圖)上附著有與貫通孔1001A同樣大小的導電糊15。由此結果可知，因比R2超過1.5，故會產生第11B圖所示之不良，而幾乎沒有形成通孔導體126。
比R1為3之試料3和比R2為1.5之試料5不會產生前述不良，且電阻小於等於10mΩ。
第11B圖所示之不良係在導電糊15與多孔性薄膜155之密接強度超過導電糊15之體強度時產生。只要貫通孔13之最小徑rm i n 對中間構件1001的厚度t0 之比R2小於等於1.5，就可使導電糊15與多孔性薄膜155之密接強度小於導電糊15之體強度，故不會產生第11B圖所示之不良。
在本實施形態中，雖係說明預浸片11之厚度t1 為60μm之電路基板，但即使預浸片11之厚度t1 為例如80μm、100μm、120μm也會得到相同的結果。
通孔導體162亦可以穿通孔(through hole)、凸塊(bump)、電鍍填孔(filled plating)等使用導電糊15之方法以外方法形成。當利用穿通孔形成通孔導體162時，最好是在穿通孔的空洞中填充樹脂，或進行封蓋電鍍(cap－plating)。
第6A圖至第6D圖係顯示實施形態之多層電路基板1006之製造方法的截面圖。
第6A圖係顯示核心基板531，且該核心基板531係以第3A圖至第3H圖所示之方法製造之電路基板1004。核心基板531具有分別對應第3H圖所示之硬化基板161，通孔導體162及電路配線層126A、126B的硬化基板632，通孔導體633及電路配線層532A、532B。
如第6B圖所示，分別對稱配置和第3E圖所示之預浸片11及導電糊15相同之預浸片536及導電糊535，使電路配線層532A抵接導電糊535，重疊在核心基板531之面531A上。另外，分別對稱配置和第3E圖所示之預浸片11及導電糊15相同之預浸片2536及導電糊2535，使電路配線層532B抵接導電糊2535，重疊在核心基板531之面531B上。然後在預浸片536上重疊銅箔534，並在預浸片2536上重疊銅箔2534，形成積層體，再以2片金屬中間板701挾持該積層體進行熱壓。藉此，預浸片536、2536就會分別變成硬化基板636、2636，且導電糊535、2535會分別變成通孔導體5535、6535，製得如第6C圖所示之積層硬化物1005。
金屬中間板701之熱膨脹係數(線膨脹係數)最好是和核心基板531之熱膨脹係數(線膨脹係數)實質上相同，可藉此防止積層體之核心基板531在熱壓時受到破損。當核心基板531之硬化基板161係由玻璃環氧構成時，因SUS304或SUS301具有和玻璃環氧實質上相同之熱膨脹係數(線膨脹係數)，故最好是使用SUS304或SUS301作為金屬中間板701。
然後，以光蝕刻等方法將銅箔534、2534加工成所希望之圖案，作成電路配線層537、2537，製得第6D圖所示之多層電路基板1006。可依需要在電路配線層537、2537及硬化基板536、2536上設置防焊油墨。或是，可依需要對電路配線層537、2537進行電鍍處理等表面加工處理。
而且，藉由重複進行以多層電路基板1006作為核心基板，第6A圖至第6D圖所示之方法，可製得多層化之電路基板。
核心基板531之電路配線層532A、532B之面5532A、5532B最好為粗面。粗面之面5532A、5532B可在金屬箔534、2534使用面粗化箔，或以CZ處理等化學研磨或是噴砂等物理研磨粗化金屬箔534、2534之面。藉由使經粗化之面5532A、5532B抵接導電糊535、2535，即通孔導體5535、6535，金屬箔534，2534即可確實地連接於通孔導體5535、6535。
如前述，藉由以實施形態之中間構件l001之導電糊15形成之通孔導體162，可製得安定且確實地連接有電路配線層126A、126B之電路基板1004。
而且，藉由實施形態之電路基板1004，還可製得可以通孔導體確實地連接全層且適合高密度安裝之多層電路基板。
產業上利用之可能性
藉由本發明之中間構件，可製得確實且安定地連接有精密化之通孔導體的電路基板。
11．．．預浸片
11A,11B．．．預浸片面
12A,12B．．．有機質膜
13．．．貫通孔
15．．．導電糊
21．．．中間構件
22．．．有機質膜
23．．．貫通孔
24．．．導電糊
25．．．銅箔
25A,25B．．．有機質膜
26．．．電路配線層
31．．．核心基板
32．．．電路配線層
34．．．銅箔
35．．．導電糊
36．．．預浸片
37．．．電路配線層
41．．．有機質膜
42．．．導電糊
42A,42B．．．導電糊部分
43．．．預浸片
43A,43B．．．預浸片面
44．．．貫通孔
45．．．多孔性薄膜
51A,51B．．．有機質膜
52．．．導電糊
53．．．預浸片
53A,53B．．．預浸片面
54．．．貫通孔
55．．．多孔性薄膜
56．．．導電糊部分
61．．．有機質膜
62．．．導電糊
63．．．預浸片
64．．．貫通孔
65．．．多孔性薄膜
66．．．導電糊部分
112A,112B．．．貫通孔
121．．．預浸片
121A,121B．．．預浸片面
122．．．硬化基板
124．．．通孔導體
125A,125B．．．金屬箔
126A,126B．．．電路配線層
133．．．通孔導體
136．．．硬化基板
153．．．中間構件
155．．．多孔性薄膜
161．．．硬化基板
161A,161B．．．電路配線層
162．．．通孔導體
163．．．中間構件
211．．．補強材
212A,212B．．．有機質膜面
311．．．熱固性樹脂
312A,312B．．．芯材
412A,412B．．．離型劑層
501．．．電路基板
502．．．積層硬化物
503．．．多層電路基板
531．．．核心基板
532A,532B．．．電路配線層
534,2534．．．金屬箔
535,2535．．．導電糊
536,2536．．．硬化基板
537,2537．．．電路配線層
632．．．硬化基板
633．．．通孔導體
636,2636．．．硬化基板
701．．．金屬中間板
1001．．．中間構件
1001A．．．貫通孔
1002．．．積層體
1003,1004．．．電路基板
1005．．．積層硬化物
1006．．．多層電路基板
1161．．．貫通孔
5532A,5532B．．．粗化面
5535,6535．．．通孔導體
P1~P3．．．期間
PQ1．．．壓力量變曲線
Q1,Q2．．．溫度量變曲線
T1~T3．．．溫度
t0 ．．．中間構件厚度
t1 ．．．預浸片厚度
tf 1 ,tf 2 ．．．有機質膜厚度
rf 1 ,rf 2 ．．．孔徑
rm i n ．．．貫通孔最小徑
第1圖係本發明之實施形態之中間構件的截面圖。
第2圖係實施形態之中間構件之放大截面圖。
第3A圖係顯示實施形態之電路基板之製造方法的截面圖。
第3B圖係顯示實施形態之電路基板之製造方法的截面圖。
第3C圖係顯示實施形態之電路基板之製造方法的截面圖。
第3D圖係顯示實施形態之電路基板之製造方法的截面圖。
第3E圖係顯示實施形態之電路基板之製造方法的截面圖。
第3F圖係顯示實施形態之電路基板之製造方法的截面圖。
第3G圖係顯示實施形態之電路基板之製造方法的截面圖。
第3H圖係顯示實施形態之電路基板之製造方法的截面圖。
第4圖係顯示實施形態之電路基板試料的評價結果。
第5圖係形成實施形態之電路基板之溫度量變曲線和壓力量變曲線。
第6A圖係顯示實施形態之多層電路基板之製造方法的截面圖。
第6B圖係顯示實施形態之多層電路基板之製造方法的截面圖。
第6C圖係顯示實施形態之多層電路基板之製造方法的截面圖。
第6D圖係顯示實施形態之多層電路基板之製造方法的截面圖。
第7A圖係顯示習知電路基板之製造方法的截面圖。
第7B圖係顯示習知電路基板之製造方法的截面圖。
第7C圖係顯示習知電路基板之製造方法的截面圖。
第7D圖係顯示習知電路基板之製造方法的截面圖。
第7E圖係顯示習知電路基板之製造方法的截面圖。
第7F圖係顯示習知電路基板之製造方法的截面圖。
第8A圖係顯示習知多層電路基板之製造方法的截面圖。
第8B圖係顯示習知多層電路基板之製造方法的截面圖。
第8C圖係顯示習知多層電路基板之製造方法的截面圖。
第8D圖係顯示習知多層電路基板之製造方法的截面圖。
第9A圖係顯示習知電路基板之製造方法的截面圖。
第9B圖係顯示習知電路基板之製造方法的截面圖。
第9C圖係顯示習知電路基板之製造方法的截面圖。
第10A圖係顯示習知另一電路基板之製造方法的截面圖。
第10B圖係顯示習知另一電路基板之製造方法的截面圖。
第10C圖係顯示習知另一電路基板之製造方法的截面圖。
第11A圖係顯示習知再一電路基板之製造方法的截面圖。
第11B圖係顯示習知再一電路基板之製造方法的截面圖。
第11C圖係顯示習知再一電路基板之製造方法的截面圖。
11．．．預浸片
11A,11B．．．預浸片面
12A,12B．．．有機質膜
13．．．貫通孔
15．．．導電糊
112A,112B．．．貫通孔
212A,212B．．．有機質膜面
1001．．．中間構件
1001A．．．貫通孔
t0 ．．．中間構件厚度
t1 ．．．預浸片厚度
tf 1 ,tf 2 ．．．有機質膜厚度
rf 1 ,rf 2 ．．．孔徑
rm i n ．．．貫通孔最小徑

Claims (10)

  1. 一種用以製造電路基板之中間構件，包含有：預浸片，係具有第1面及與前述第1面相對之第2面，且具有厚度t1 ，並且形成有貫通前述第1面與前述第2面之間且具有最小徑為rmin 的貫通孔者；第1膜，係具有離型性，設於前述預浸片之前述第1面，且具有厚度tf1 ，並且形成有連結於前述貫通孔且具有徑rf1 的第1孔者；第2膜，係具有離型性，設於前述預浸片之前述第2面，且具有厚度tf2 ，並且形成有連結於前述貫通孔且具有徑rf2 的第2孔者；及導電糊，係充填在前述貫通孔、前述第1孔及前述第2孔中者，又，前述第1膜及前述第2膜可由前述預浸片剝離，且使前述導電糊之填充在前述第1孔及前述第2孔的部分在自前述預浸片之面突出之情況下殘留，且前述貫通孔、前述第1孔及前述第2孔滿足rf1 /tf1 ≧3 rf2 /tf2 ≧3 rmin /(t1 +tf1 +tf2 )≦1.5的條件，並藉雷射加工。
  2. 如申請專利範圍第1項之中間構件，其中前述預浸片包含有：補強材；及 樹脂，係含浸於前述補強材中者，且前述預浸片之前述樹脂的軟化溫度較前述導電糊之反應開始溫度低。
  3. 如申請專利範圍第2項之中間構件，其中前述補強材由玻璃纖維織布、玻璃纖維不織布及玻璃纖維織布與玻璃纖維不織布之複合材中至少1者構成。
  4. 如申請專利範圍第3項之中間構件，其中前述預浸片之前述樹脂含有30~80phr之無機填料。
  5. 一種電路基板的製造方法，包含有以下步驟：準備預浸片，該預浸片具有第1面及與前述第1面相對之第2面，且具有厚度t1 ；於前述預浸片之前述第1面貼上具有厚度tf1 之第1膜；於前述預浸片之前述第2面貼上具有厚度tf2 之第2膜；以雷射形成貫通孔、前述第1膜之第1孔與前述第2膜之第2孔，前述貫通孔係貫通前述預浸片之前述第1面與前述第2面之間且具有最小徑rmin 者，前述第1孔連結於前述貫通孔且具有徑rf1 ，而前述第2孔則連結於前述貫通孔且具有徑rf2 ；在前述貫通孔、前述第1孔及前述第2孔中填充導電糊；由前述預浸片剝離前述第1膜和前述第2膜，使前述導電糊由前述預浸片之前述第1面與前述第2面之至少 其中一者突出並殘留；在剝離前述第1膜和前述第2膜的步驟後，將第1金屬箔重疊在前述預浸片之前述第1面上，形成積層體；及使前述積層體硬化；且，前述貫通孔、前述第1孔及前述第2孔滿足rf1 /tf1 ≧3 rf2 /tf2 ≧3 rmin /(t1 +tf1 +tf2 )≦1.5的條件。
  6. 如申請專利範圍第5項之電路基板的製造方法，其中使前述積層體硬化的步驟包含有以下步驟：以第1溫度加熱前述積層體；在以前述第1溫度加熱前述積層體的步驟後，以較前述第1溫度高之第2溫度加熱前述積層體；及在以前述第2溫度加熱前述積層體的步驟後，以較前述第2溫度高之第3溫度加熱前述積層體。
  7. 如申請專利範圍第6項之電路基板的製造方法，其中前述預浸片含有樹脂，且前述第1溫度為前述預浸片之前述樹脂的軟化點附近的溫度。
  8. 如申請專利範圍第7項之電路基板的製造方法，其中前述預浸片之前述樹脂的前述軟化溫度較前述導電糊之反應開始溫度低。
  9. 如申請專利範圍第5項之電路基板的製造方法，其中形 成前述積層體的步驟包含有：在剝離前述第1膜和前述第2膜的步驟後，將核心基板疊在前述預浸片之前述第2面上的步驟，而使前述積層體硬化的步驟包含有：以金屬中間板挾持前述積層體的步驟；及對以前述金屬中間板挾持之前述積層體進行加壓加熱的步驟。
  10. 如申請專利範圍第9項之電路基板的製造方法，其中前述金屬中間板的熱膨脹係數與前述核心基板的熱膨脹係數實質上相同。
TW95146486A 2005-12-12 2006-12-12 An intermediate member for manufacturing a circuit board and a method of manufacturing the circuit board using the intermediate member TWI381786B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005357392 2005-12-12

Publications (2)

Publication Number Publication Date
TW200803685A TW200803685A (en) 2008-01-01
TWI381786B true TWI381786B (zh) 2013-01-01

Family

ID=38162818

Family Applications (1)

Application Number Title Priority Date Filing Date
TW95146486A TWI381786B (zh) 2005-12-12 2006-12-12 An intermediate member for manufacturing a circuit board and a method of manufacturing the circuit board using the intermediate member

Country Status (5)

Country Link
US (1) US7828924B2 (zh)
JP (2) JP5098646B2 (zh)
CN (1) CN101313637B (zh)
TW (1) TWI381786B (zh)
WO (1) WO2007069510A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101114058B1 (ko) * 2009-03-12 2012-03-13 다츠다 덴센 가부시키가이샤 다층 배선 기판의 제조 방법과 이에 의해 수득되는 다층 배선 기판
EP2405727A1 (en) * 2009-04-02 2012-01-11 Panasonic Corporation Manufacturing method for circuit board, and circuit board
CN102484950B (zh) * 2009-08-24 2014-12-31 株式会社村田制作所 树脂多层基板以及该树脂多层基板的制造方法
KR101077336B1 (ko) 2009-09-09 2011-10-26 삼성전기주식회사 인쇄회로기판의 제조방법
US9282638B2 (en) * 2012-01-13 2016-03-08 Zycube Co., Ltd. Electrode, electrode material, and electrode formation method
KR20180121507A (ko) * 2016-03-11 2018-11-07 엔지케이 인슐레이터 엘티디 접속 기판
CN107343358B (zh) * 2016-12-06 2019-10-25 华为机器有限公司 一种电路板的加工方法及电路板
WO2018163411A1 (ja) 2017-03-10 2018-09-13 日産自動車株式会社 複合材料部材、複合材料部材の製造方法及びその成形用型
JP2019057697A (ja) * 2017-09-22 2019-04-11 住友電気工業株式会社 プリント配線板及びプリント配線板の製造方法
JP7034853B2 (ja) * 2018-07-04 2022-03-14 Ｎｉｓｓｈａ株式会社 導電シートの製造方法
EP3736852A1 (en) 2019-05-07 2020-11-11 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Aligning component carrier structure with known-good sections and critical section with other component carrier with components and dummies
CN112020222A (zh) * 2019-05-30 2020-12-01 鹏鼎控股(深圳)股份有限公司 内埋电路板及其制作方法
CN113784548B (zh) * 2021-08-10 2024-04-16 深圳市信维通信股份有限公司 三明治胶层制备方法及多层线路板制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004343086A (ja) * 2003-04-25 2004-12-02 Matsushita Electric Ind Co Ltd 回路基板用部材とその製造方法及び回路基板の製造方法
TWI233768B (en) * 2003-05-19 2005-06-01 Dainippon Printing Co Ltd Double-sided wiring board and manufacturing method of double-sided wiring board

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2601128B2 (ja) * 1992-05-06 1997-04-16 松下電器産業株式会社 回路形成用基板の製造方法および回路形成用基板
TW350194B (en) * 1994-11-30 1999-01-11 Mitsubishi Gas Chemical Co Metal-foil-clad composite ceramic board and process for the production thereof the invention relates to the metal-foil-clad composite ceramic board and process for the production
JP2002064270A (ja) * 2000-08-17 2002-02-28 Matsushita Electric Ind Co Ltd 回路基板とその製造方法
JP2002124763A (ja) * 2000-10-16 2002-04-26 Matsushita Electric Ind Co Ltd 回路形成基板の製造方法、回路形成基板および回路形成基板用材料
JP2003008201A (ja) * 2001-06-18 2003-01-10 Nitto Denko Corp 金属箔積層体の製造方法及び配線基板の製造方法
WO2004064465A1 (ja) * 2003-01-14 2004-07-29 Matsushita Electric Industrial Co., Ltd. 回路基板およびその製造方法
JP3982417B2 (ja) 2003-01-14 2007-09-26 松下電器産業株式会社 回路基板の製造方法
US20040214006A1 (en) * 2003-04-25 2004-10-28 Matsushita Electric Industrial Co., Ltd. Member for a circuit board, method of manufacturing the same, and methods of manufacturing circuit boards

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004343086A (ja) * 2003-04-25 2004-12-02 Matsushita Electric Ind Co Ltd 回路基板用部材とその製造方法及び回路基板の製造方法
TWI233768B (en) * 2003-05-19 2005-06-01 Dainippon Printing Co Ltd Double-sided wiring board and manufacturing method of double-sided wiring board

Also Published As

Publication number Publication date
US7828924B2 (en) 2010-11-09
US20090114338A1 (en) 2009-05-07
JPWO2007069510A1 (ja) 2009-05-21
WO2007069510A1 (ja) 2007-06-21
JP2012015562A (ja) 2012-01-19
CN101313637B (zh) 2010-08-18
JP5098646B2 (ja) 2012-12-12
CN101313637A (zh) 2008-11-26
TW200803685A (en) 2008-01-01

Similar Documents

Publication Publication Date Title
TWI381786B (zh) An intermediate member for manufacturing a circuit board and a method of manufacturing the circuit board using the intermediate member
JP4955763B2 (ja) 積層配線基板及びその製造方法
WO2001045478A1 (fr) Carte a circuit imprime multicouche et procede de production
EP1180920B1 (en) Method of manufacturing a circuit board
CN100539813C (zh) 电路成形基板制造方法和用于制造电路成形基板的材料
TWI406619B (zh) 多層印刷配線板及其製造方法
US7816611B2 (en) Circuit board
TW511441B (en) Multi-layer circuit board and method of manufacturing same
WO2006118141A1 (ja) 多層配線基板およびその製造方法
US20130062099A1 (en) Multiple layer z-axis interconnect apparatus and method of use
JP4765125B2 (ja) 多層プリント配線板形成用多層基材及び多層プリント配線板
JP2006313932A (ja) 多層回路基板とその製造方法
JP5077800B2 (ja) 多層プリント配線板の製造方法
KR20060037238A (ko) 회로 기판의 제조 방법
WO2003009656A1 (en) Circuit-formed substrate and method of manufacturing circuit-formed substrate
TWI412313B (zh) 多層印刷配線板及其製法
JP6058321B2 (ja) 配線基板の製造方法
JPH08316598A (ja) プリント配線板およびその製造方法
JP3738536B2 (ja) プリント配線基板の製造方法
JP2007035716A (ja) プリント基板の製造方法
JP3238901B2 (ja) 多層プリント配線基板およびその製造方法
JP2007165436A (ja) 回路基板の製造方法
JP4892924B2 (ja) 多層プリント配線基板及びその製造方法
JP2008235640A (ja) 回路基板と回路基板の製造方法
JP3840953B2 (ja) 回路基板およびその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees