KR20060037238A - 회로 기판의 제조 방법 - Google Patents

회로 기판의 제조 방법 Download PDF

Info

Publication number
KR20060037238A
KR20060037238A KR1020057018645A KR20057018645A KR20060037238A KR 20060037238 A KR20060037238 A KR 20060037238A KR 1020057018645 A KR1020057018645 A KR 1020057018645A KR 20057018645 A KR20057018645 A KR 20057018645A KR 20060037238 A KR20060037238 A KR 20060037238A
Authority
KR
South Korea
Prior art keywords
prepreg sheet
resin
laminate
temperature
circuit board
Prior art date
Application number
KR1020057018645A
Other languages
English (en)
Other versions
KR100737057B1 (ko
Inventor
요시히로 가와키타
도시아키 다케나카
다다시 도죠
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR20060037238A publication Critical patent/KR20060037238A/ko
Application granted granted Critical
Publication of KR100737057B1 publication Critical patent/KR100737057B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/14—Layered products comprising a layer of metal next to a fibrous or filamentary layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
    • B32B3/26—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer
    • B32B3/266—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer characterised by an apertured layer, the apertures going through the whole thickness of the layer, e.g. expanded metal, perforated layer, slit layer regular cells B32B3/12
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B5/00—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts
    • B32B5/02—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts characterised by structural features of a fibrous or filamentary layer
    • B32B5/022—Non-woven fabric
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2250/00—Layers arrangement
    • B32B2250/40—Symmetrical or sandwich layers, e.g. ABA, ABCBA, ABCCBA
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2260/00—Layered product comprising an impregnated, embedded, or bonded layer wherein the layer comprises an impregnation, embedding, or binder material
    • B32B2260/02—Composition of the impregnated, bonded or embedded layer
    • B32B2260/021—Fibrous or filamentary layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2260/00—Layered product comprising an impregnated, embedded, or bonded layer wherein the layer comprises an impregnation, embedding, or binder material
    • B32B2260/04—Impregnation, embedding, or binder material
    • B32B2260/046—Synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2262/00—Composition or structural features of fibres which form a fibrous or filamentary layer or are present as additives
    • B32B2262/02—Synthetic macromolecular fibres
    • B32B2262/0261—Polyamide fibres
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/202—Conductive
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0116—Porous, e.g. foam
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/068—Features of the lamination press or of the lamination process, e.g. using special separator sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Textile Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Casting Or Compression Moulding Of Plastics Or The Like (AREA)

Abstract

기재(substrate)와 상기 기재에 함침된 수지를 갖는 프리프레그 시트를 준비한다. 상기 프리프레그 시트 상에 금속박을 겹쳐서 적층체를 얻는다. 상기 적층체를 상기 수지의 연화점 근방의 온도로 유지된 가열 장치에 설치한다. 상기 적층체를 상기 온도로 또한 소정의 압력으로 압축한다. 상기 적층체의 상기 금속박과 상기 프리프레그 시트를 접착하여 상기 수지를 경화함으로써 회로 기판을 얻는다. 이 방법에 의해, 압축률이 작은 프리프레그 시트에서도 관통공에 충전된 도전 페이스트의 저항치가 안정된다.

Description

회로 기판의 제조 방법{METHOD OF MANUFACTURING CIRCUIT BOARD}
본 발명은 양면 상에 마련된 회로 패턴을 갖는 회로 기판의 제조 방법에 관한 것이다.
최근, 전자기기의 소형화, 고밀도화에 따라, 산업용으로 머물지 않고 민생용의 기기에 있어서도 다층의 회로 기판이 강하게 요망되고 있다.
이러한 회로 기판에서는, 복수층의 회로 패턴간을 이너비아홀(inner via-hole)로 접속하는 방법 및 신뢰도가 높은 구조가 불가결하다. 일본 특허 공개 평성 제6-268345호 공보는, 도전성 페이스트로 이루어지는 이너비아홀을 갖는 다층의 회로 기판의 종래의 제조 방법을 개시하고 있다. 이 종래의 제조 방법으로서, 4층의 회로 기판의 종래의 제조 방법에 대하여 설명한다.
우선, 다층 회로 기판의 베이스로 되는 양면 회로 기판의 제조 방법을 설명한다. 도 6a~도 6g은 양면 회로 기판의 종래의 제조 방법의 공정을 나타내는 단면도이다.
프리프레그 시트(pre-preg sheet)(101)는, 예컨대 방향족 폴리아미드 섬유로 두께 t101이 150㎛이고 압축률이 대략 35%인 부직포의 코어 재료와 그 코어 재료에 함침된 열경화성 에폭시 수지를 갖는 복합재로 이루어지는 기재이다. 프리프레그 시트(101)는, 압축성을 얻기 위해서 공공부(空孔部)를 구비한 다공질의 재료가 선택된다.
우선, 도 6a에 양면에 리형성(離型性) 필름(102a, 102b)이 접착된 프리프레그 시트(101)를 나타낸다. 리형성 필름(102a, 102b)은 한 면에 Si계의 리형제(離型劑)가 도포되어, 예컨대 폴리에틸렌 테레프탈레이트 등의 필름으로 이루어진다. 프레그 시트(101)의 소정의 개소에, 도 6b에 도시하는 바와 같이, 레이저 가공법 등에 의해 관통공(103)이 형성된다. 다음에 도 6c에 도시하는 바와 같이, 인쇄법 등에 의해 관통공(103)에 도전성 페이스트(104)가 충전된다.
다음에 도 6d에 도시하는 바와 같이, 프리프레그 시트(101)의 양면에서 리형성 필름(102a, 102b)이 박리된다. 그리고, 도 6e에 도시하는 바와 같이, 프리프레그 시트(101)의 양면에 금속박(105a, 105b)이 실려, 열프레스로 가열 가압된다. 이에 따라, 도 6f에 도시하는 바와 같이, 프리프레그 시트(101)의 두께 t102가 대략 100㎛로 압축되고, 프리프레그 시트(101)와 금속박(105a, 105b)이 접착된다. 그리고 금속박(105a, 105b)은 관통공(103)에 충전된 도전성 페이스트(104)에 의해 전기적으로 접속된다.
그리고, 도 6g에 도시하는 바와 같이, 금속박(105a, 105b)을 선택적으로 에칭하여 회로 패턴(106a, 106b)이 형성되어 양면 회로 기판을 얻을 수 있다.
도 7a~도 7d는, 다층 기판의 종래의 제조 방법을 나타내는 단면도이며, 4층 의 회로 기판의 종래의 제조 방법에 대하여 설명한다.
우선, 도 7a에 도시하는 바와 같이, 도 6a~도 6g에 나타내는 긍정에 의해 제조된 회로 패턴(106a, 106b)을 갖은 양면 회로 기판(110)과, 도 6a~도 6d에 나타내는 공정에 의해 제조된 관통공(103)에 도전성 페이스트(104)가 충전된 프리프레그 시트(101a, 101b)를 준비한다.
다음에, 도 7b에 도시하는 바와 같이, 적층 플레이트(도시하지 않음)에 금속박(105b), 프리프레그 시트(101b), 양면 회로 기판(110), 프리프레그 시트(101a), 금속박(105a)이 이 순서로 위치 결정되어 포개어진다.
다음에, 금속박(115b), 프리프레그 시트(101b), 양면 회로 기판(110), 프리프레그 시트(101a), 금속박(115a)을 열프레스로 가열 가압한다. 이에 따라, 도 7c에 도시하는 바와 같이, 프리프레그 시트(101a, 101b)가 두께 t102로 압축되어 양면 회로 기판(110)과 금속박(115a, 115b)과 접착되고, 회로 패턴(106a, 106b)은 도전성 페이스트(104)에 의해 금속박(105a, 105b)과 전기적으로 접속된다.
그리고, 도 7d에 도시하는 바와 같이, 금속박(115a, 115b)을 선택적으로 에칭하여 회로 패턴(106c, 106d)이 형성되어 4층 기판(120)을 얻을 수 있다.
4층 이상의 다층 기판, 예컨대 6층 기판은, 도 7a~도 7d에 나타내는 공정으로 얻어진 4층 기판(120)을 양면 회로 기판(110) 대신에 이용하여, 도 7a~도 7d에 나타내는 공정을 반복하는 것에 의해 얻어진다.
회로 기판의 상기 종래의 제조 방법에 있어서는, 회로 기판의 미세화에 대응하기 위해서 관통공의 직경을 작게 하여 관통공의 천설 피치를 좁게 한 경우, 다음 과 같은 과제가 발생한다.
다공질 재료로서의 프리프레그 시트는 압축성을 얻기 위한 공공부를 갖고 있다. 이 공공부의 프리프레그 시트에 대한 부피의 비율이 큰 경우, 공공부로 도전성 페이스트의 일부가 진입하기 쉬워져, 도통공에서의 도전 페이스트의 저항치가 크고, 또한 인접하는 도통공의 도전 페이스트와의 절연이 되기 어렵게 되는 경우가 있다. 따라서, 공공률이 낮은 재료를 사용하는 것이 바람직하지만, 공공률이 낮은 재료는 압축률을 크게 할 수 없다.
도 8a, 도 8b는 종래의 제조 방법으로 얻어진 회로 기판의 단면도이다.
도 8a에 도시하는 바와 같이, 압축률 35%의 프리프레그 시트(101)에서는, 도전성 페이스트(104)는 프리프레그 시트(101)에 함침된 수지가 면 방향 D101에 흐르기 전에 충분히 프리프레그 시트(101)가 압축되기 때문에, 관통공(103)으로부터 도전성 페이스트(104)는 유출되지 않고, 도전 페이스트(104)는 안정한 저항치를 갖는다.
그러나, 공공률이 높고 압축률이 낮은 프리프레그 시트(101), 예컨대 도 8b에 도시하는 바와 같이, 압축률이 10% 미만의 프리프레그 시트(101)에서는, 가열 가압시의 도전성 페이스트(104)의 압축률도 작아지고, 도전성 페이스트(104)는 흐름(115)이 발생하여, 도전성 페이스트(104)중의 도전성 입자간의 압접력이 저하한다.
이것으로부터 가열 가압에 의해 프리프레그 시트(101)중의 수지가 용융하여 면 방향 D101에 흐를 때에, 도전성 페이스트(104)가 관통공(103)으로부터 유출된 다. 도전성 페이스트(104)중의 도전성 입자간의 압접력의 저하에 의해, 도전 페이스트(104)의 관통공(103) 내에 존재하는 부분의 저항치가 증대하여, 금속박(105a, 105b) 사이의 접속 저항이 커져, 회로 기판으로서의 품질의 저하를 초래하는 경우도 있다.
이 과제를 해결하도록, 코어 재료와 코어 재료에 함침된 수지를 갖는 프리프레그 시트와 금속박을 포갠 후, 이것을 소정의 압력으로 가압하면서, 수지의 연화점 근방의 제 1 온도로 일정 시간 가열한 후, 또한 제 1 온도보다 높은 제 2 온도로 일정 시간 가열하여 가압했다.
이 제조 방법에 있어서, 제 1 온도로부터 제 2 온도까지는 연속적인 공정이며, 따라서, 이 사이의 승온 속도는 제한된다. 구체적으로는, 제 1 온도로부터 제 2 온도로 할 때, 쿠션재, SUS 판 등의 중간재에 의한 열전도의 지연에 의하여, 프리프레그 시트의 수지가 용융유동하는 온도에 있어서의 온도의 상승이 둔하여, 소망하는 승온 속도에 달하지 않는 경우가 있다. 즉, 성형시의 수지의 유동성이 충분히 확보되지 않기 때문에, 특히 수지의 용융점도가 높은 경우에 프리프레그 시트는 성형하기 어려운 경우가 있다.
기재와 상기 기재에 함침된 수지를 갖는 프리프레그 시트를 준비한다. 상기 프리프레그 시트 상에 금속박을 겹쳐서 적층체를 얻는다. 상기 적층체를 상기 수지의 연화점 근방의 온도로 유지된 가열 장치에 설치한다. 상기 적층체를 상기 온도로 또한 소정의 압력으로 압축한다. 상기 적층체의 상기 금속박과 상기 프리프레그 시트를 접착하여 상기 수지를 경화함으로써, 회로 기판을 얻는다.
이 방법에 의해, 압축률이 작은 프리프레그 시트라도 관통공에 충전된 도전 페이스트의 저항치가 안정된다.
도 1a는 본 발명의 실시예에서의 양면 회로 기판의 제조 방법을 나타내는 단면도,
도 1b는 실시예에서의 양면 회로 기판의 제조 방법을 나타내는 단면도,
도 1c는 실시예에서의 양면 회로 기판의 제조 방법을 나타내는 단면도,
도 1d는 실시예에서의 양면 회로 기판의 제조 방법을 나타내는 단면도,
도 1e는 실시예에서의 양면 회로 기판의 제조 방법을 나타내는 단면도,
도 1f는 실시예에서의 양면 회로 기판의 제조 방법을 나타내는 단면도,
도 1g는 실시예에서의 양면 회로 기판의 제조 방법을 나타내는 단면도,
도 1h는 실시예에서의 양면 회로 기판의 제조 방법을 나타내는 단면도,
도 2a는 실시예에서의 프리프레그 시트의 수지 상태의 측정 방법을 나타내는 도면,
도 2b는 실시예에서의 프리프레그 시트의 수지 상태를 나타내는 도면,
도 3은 실시예에서의 프리프레그 시트의 압축시의 프로파일을 나타내는 도면,
도 4는 실시예에서의 프리프레그 시트의 압축시의 다른 프로파일을 나타내는 도면,
도 5는 실시예에서의 프리프레그 시트의 압축시의 또 다른 프로파일을 나타내는 도면,
도 6a는 양면 회로 기판의 종래의 제조 방법을 나타내는 단면도,
도 6b는 양면 회로 기판의 종래의 제조 방법을 나타내는 단면도,
도 6c는 양면 회로 기판의 종래의 제조 방법을 나타내는 단면도,
도 6d는 양면 회로 기판의 종래의 제조 방법을 나타내는 단면도,
도 6e는 양면 회로 기판의 종래의 제조 방법을 나타내는 단면도,
도 6f는 양면 회로 기판의 종래의 제조 방법을 나타내는 단면도,
도 6g는 양면 회로 기판의 종래의 제조 방법을 나타내는 단면도,
도 7a는 4층의 회로 기판의 종래의 제조 방법을 나타내는 단면도,
도 7b는 4층의 회로 기판의 종래의 제조 방법을 나타내는 단면도,
도 7c는 4층의 회로 기판의 종래의 제조 방법을 나타내는 단면도,
도 7d는 4층의 회로 기판의 종래의 제조 방법을 나타내는 단면도,
도 8a는 종래의 제조 방법으로 얻어진 회로 기판의 단면도,
도 8b는 종래의 제조 방법으로 얻어진 회로 기판의 단면도이다.
도 1a ~도 1g은 본 발명의 실시예에서의 양면 회로 기판의 제조 방법을 나타 내는 단면도이다.
프리프레그 시트(1)는, 섬유 시트에 의한 기재(1a)인 250㎜각, 두께 대략 110㎛의 방향족 폴리아미드 섬유의 부직포와 그것에 함침된 연화점 70℃, 최저 용융점도 1000Pa·s의 열경화성 에폭시 수지(1b)를 갖는 복합재로 이루어진다. 그 복합재는 열프레스되어 두께가 100㎛ 정도로 압축되고, 수지는 B 스테이지(반경화) 상태이다.
관통공(3)에 충전되는 도전성 페이스트(4)는, 85중량%의 도전성의 충전재와, 용제를 포함하지 않는 12.5중량%의 열경화형 에폭시 수지와, 2.5중량%의 산무수물계의 경화제를 3개 롤에 의해 충분히 혼련하여 얻어진다.
도전성의 충전재로서는 평균 입경 2㎛의 Cu 분말을 이용하지만, Au, Ag 및 그들의 합금 등의 분말을 이용하여도 좋다.
열경화형 에폭시 수지로서는 연화용융한 때의 점도가 70℃ 이하에 있어서 최하점으로 되는 것을 선택했다.
도전성 페이스트(4)에 함유되는 열경화형 에폭시의 연화점은 프리프레그 시트(1)에 함침된 열경화성 에폭시의 연화점보다도 낮은 것이 바람직하다.
도 2a에 도시하는 바와 같이, 셀(51)내에 수지(52)를 가하여, 수지(52)에 피스톤(53)으로 5MPa의 압력을 가하면서 수지(52)를 가열한다. 계속해서, 가열에 의해 수지(52)가 연화·유동했을 때의 피스톤(53)의 변위량(54)을 계측했다.
피스톤(53)의 변위량(54)을 도 2b에 나타낸다. 수지(52)의 연화점 T1(65℃)부터 용융점 T2(85℃)의 온도 영역 R1은 수지(52)의 연화 영역이며, 수지는 부드럽 지만 흐르기 어렵다. 이 연화 영역에서는, 프리프레그 시트(1)가 압축하기 쉽게 되기 때문에, 온도 영역 R1이 압축 공정에 적합하다. 용융점 T2(85℃)에서 140℃의 온도 영역은, 수지(52)가 유동하여 경화 반응이 진행하는 유동/경화 영역 R2이며, 수지가 유동하기 때문에 성형 공정에 적합하다.
이하에 실시예에 의한 회로 기판의 제조 방법을 설명한다. 도 1a ~도 1e에 나타내는 공정은 도 6a~도 6e에 나타내는 종래의 공정과 동일이며, 설명을 생략한다.
(비교예 1)
도 6e에 도시하는 바와 같이, 상온에서 프리프레그 시트(101)에 두께 18㎛의 동박(105a, 105b)을 겹쳐서 적층체(181)를 형성한, 대략 1㎜ 두께의 스테인레스 경면판을 거쳐서 적층체(181)를 10세트 플레이트 상에 설치했다.
다음에 도 6f에 도시하는 바와 같이, 진공열 프레스기 상에 적층체(181)를 탑재하고, 가열하여 가압했다. 도 3은 그 때의 온도 프로파일 Tp1과 적층체의 온도 Tb1을 나타낸다. 적층체(181)의 수지의 유동·경화 영역 R1에 있어서의 승온 속도는 5℃/min에 설정하고, 영역 R1에 있어서 5MPa의 압력으로 적층체(181)를 가압하여 성형했다.
(비교예 2)
도 6e에 도시하는 바와 같이, 상온에서 프리프레그 시트(101)에 18㎛의 동박 (105a, 105b)을 겹쳐서 적층체(181)를 형성하고, 대략 1㎜ 두께의 스테인레스 경면판을 거쳐서 적층체를 10세트 플레이트 상에 설치했다.
다음에 도 6f에 도시하는 바와 같이, 열프레스기 상에 적층체(181)를 투입하고, 가열/가압했다. 도 4에 그 때의 온도 프로파일 Tp2과 적층체의 온도 Tb2를 나타낸다. 수지의 연화 영역 R1에 있어서 적층체(181)를 5MPa의 압력으로 가압하여 성형했다.
유동·경화 영역 R2에 있어서의 온도 프로파일 Tp2의 승온 속도는, 도 3에 나타내는 온도 프로파일 Tp1과 동일한 5℃/min이지만, 적층체(181)의 온도 Tb2의 승온 속도는 3℃/min였다.
(실시예 1)
우선 도 1e에 도시하는 바와 같이, 상온에서 프리프레그 시트(1)에 18㎛ 동박(5a, 5b)을 겹쳐서 적층체(81)를 형성하고, 대략 1㎜ 두께의 스테인레스 경면판을 거쳐서 적층체(81)를 10세트 플레이트 상에 설치했다.
다음에, 플레이트상의 적층체(81)를 70℃로 유지한 가열·가압 장치인 열프레스기에 투입하여, 5MPa의 압력으로 10분 가압한 후, 적층체(81)를 취출했다.
다음에 도 1f에 도시하는 바와 같이, 진공열 프레스기로 적층체(81)를 도 3에 나타내는 온도 프로파일 Tp1로 가열하고, 수지의 유동·경화 영역 R2에서 5MPa의 압력으로 가압하여 성형했다.
또, 적층체(81)를 가열 장치인 건조기로 80℃로 가열하고, 그 후, 진공열 프 레스기에 투입하더라도 좋다.
이 방법에 의해, 가열 장치, 가압 장치인 열프레스기나 중간재인 스테인레스판의 온도의 상승의 지연에 의한 적층체(81)에서의 소정의 승온 속도를 얻을 수 있다.
(실시예 2)
도 1e에 도시하는 바와 같이, 프리프레그 시트(1)에 18㎛ 동박(105a, 105b)을 겹쳐서 적층체(81)를 형성한다. 그리고, 도 1h에 도시하는 바와 같이, 미리 건조기로 80℃로 가열해 놓은 적층 장치인 대략 1㎜ 두께의 스테인레스 경면판(83) 사이에 10세트의 적층체(81)를 두고 플레이트 상에 설치했다.
다음에, 진공열 프레스기에 적층체(81)를 투입하여, 도 3에 나타내는 온도 프로파일 Tp1로 가열하고 적층체의 온도를 이용하여, 수지의 유동·경화 영역 R2에 5MPa의 압력으로 가압하여 성형했다.
이 방법에 의해, 가열 장치나 중간재인 스테인레스판의 온도의 상승의 지연에 의한 적층체(81)에서의 소정의 승온 속도를 얻을 수 있다.
(실시예 3)
도 1e에 도시하는 바와 같이, 상온에서 프리프레그 시트(1)에 18㎛ 동박(5a, 5b)를 겹쳐 10세트의 적층체(81)를 형성하고, 대략 1㎜ 두께의 스테인레스 경면판 상에 설치했다.
다음에, 진공열 프레스기에 적층체(81)를 투입하여, 가열 가압했다. 도 5에 그 때의 온도 프로파일 Tp3과 적층체(81)의 온도 Tb3을 나타낸다. 수지의 연화 영역 R1에서의 온도 70℃에서 적층체(81)를 10min 유지하여 압력 5MPa로 압축한 후, 50℃ 이하까지 냉각하고, 또한 수지의 유동·경화 영역 R2에 있어서의 온도 프로파일 Tp3의 승온 속도를 5℃/min에 설정했다.
또, 도 3~도 5는 온도 프로파일 Tp1, Tp2, Tp3 및 적층체(81, 181)의 온도 Tb1, Tb2, Tb3만을 나타내고, 수지의 경화 영역 및 냉각시의 온도 프로파일, 압력프로파일 및 진공압은 생략한다. 또, 수지의 경화 영역 R2에 있어서는, 비교예 1~2 및 실시예 1~3 모두 수지를 경화시키기 위해서 200℃에서 대략 60분 유지시킨 후, 냉각했다.
실시예 1~3 및 비교예 2의 적층체(81, 181)를 압축하는 공정에서, 도전성 페이스트 중의 열경화형 에폭시 수지의 연화가 일어나고, 그 점도는 최하점에 달한다. 이에 따라 도전성 페이스트(4)는 어떠한 압력에서도 변형하고, 천천히 압축되어 간다.
이것 때문에 관통공(3)으로부터 열경화형 에폭시 수지(무용제형(無溶劑型))가 동박으로 확산되는 동시에 도전성 페이스트 중의 Cu 분말간의 압접력을 크게 할 수 있다.
실시예 1~3 및 비교예 2에 있어서의 적층체(81, 181)의 압축후에 동박(5a, 5b, 105a, 105b)을 벗겨 프리프레그 시트(1, 101)를 관찰하여, 도전성 페이스트(4, 104) 중의 수지가 동박(5a, 5b, 105a, 105b)에 확산하고 있는 것과, 프리프레그 시 트(1, 101)는 약간 성형되어 두께가 얇아지고 있는 것을 확인했다.
실시예 1~3 및 비교예 2의 제조 방법에 의해 제작한 양면 회로 기판(도 1g) 및 4층의 다층 회로 기판의 도통공(3, 103)에서의 도전 페이스트(4, 104)의 저항치는, 비교예 1의 회로 기판에 대하여 대략 20% 낮았다. 단, 비교예 2는, 성형하는 공정의 승온 속도가 느리고, 수지가 충분히 유동하지 않았기 때문에, 프리프레그 시트(101)의 성형 불량의 하나인 표백 현상이 확인되었다.
또한, 실시예 1~3의 회로 기판의 관통공(3) 주변을 확인한 바, 도전성 페이스트(4)의 유출이 없는 것을 외관적으로 확인할 수 있었다.
실시예 1~3의 기판에서는, 압축되는 비율이 작은 프리프레그 시트(1)라도 관통공(3)이 충전된 것으로 도전 페이스트(4)의 저항치가 안정되어, 고품질의 회로 기판을 얻을 수 있다. 또한, 실시예에서는, 적층과 압축을 동시에 행한 후, 기판을 성형하더라도 동일한 효과를 얻을 수 있다. 이에 따라, 다른 능력이나 기능의 성형설비, 프레스 중간재, 및 프리프레그 시트의 용해 특성의 제한을 해소할 수 있다.
따라서, 성형에 있어서, 연속적인 승온 가열이 아닌 압축에 대응하는 온도 프로파일을 일반적인 프레스 프로파일에 내장하더라도 동일한 효과를 얻을 수 있기 때문에, 생산성이 향상한다.
또한, 적층체(81)를 가온로(加溫爐) 등의 가열 장치 또는 열프레스 등의 가열·가압 장치에 설치함으로써 가열한다. 또한. 적층체(81)는 가열된 적층 장치를 이용하여 형성된다. 생산 설비의 가동 능력이나, 적층체(81)의 형성 능력에 따 라서, 가열·가압 장치나 적층 장치중 어느 것, 또는 쌍방을 조합시킴으로써 생산성의 향상과, 품질의 안정을 도모할 수 있다.
또, 실시예에서는 프리프레그 시트(1)에 방향족 폴리아미드 섬유로 구성된 부직포에 열경화성 에폭시 수지를 함침시킨 복합재를 이용했지만, 섬유 시트인 직포에 의한 기재와 그것에 열경화성 수지를 주체로 하는 수지 재료를 함침하여 B 스테이지의 프리프레그 시트(1)를 제작하더라도 좋다.
또한, 프리프레그 시트(1)는 유리 섬유의 직포나 부직포 등의 섬유 시트에 열경화성 수지를 주체로 하는 수지 재료를 함침한 B 스테이지의 프리프레그 시트라도 좋다. 특히 도 1f에서 압축되는 압축률이 낮은 프리프레그 시트(1)일수록 효과가 크고, 예컨대 유리 섬유를 주체로 한 직포에 열경화성 수지를 함침한 B 스테이지의 프리프레그 시트(1)를 압축률 10% 미만으로 압축하는 경우에는, 도통공(3)의 도전 페이스트(4)의 저항치가 대략 30% 종래예보다 낮은 것을 확인했다. 또한, 실시예에서는 다층 회로 기판으로서 4층의 다층 회로 기판에 대하여 설명했지만, 4층 이상의 다층의 회로 기판이라도 동일한 효과가 얻어진다. 이상과 같이 본 발명은, 각 실시예에 나타낸 재료·조건 등에 한정되는 것이 아니라, 본 발명과 같이 적층 공정, 압축 공정, 성형 공정을 실시하면 동일한 효과를 얻을 수 있다.
또한 성형설비, 프레스 중간재 및 프리프레그 시트의 용융 특성의 제한에 대하여 제한을 해소할 수 있다. 특히 도전 페이스트(4)가 충전된 구멍(3)을 갖는 구비한 프리프레그 시트(1)에 유효하고, 도통 확보를 위한 수지점도의 조정의 제약을 해소할 수 있다.
또한, 적층 공정과 압축 공정을 동시에 행한 후, 성형 공정을 실시하더라도 동일한 효과를 얻을 수 있다. 또한, 성형 공정에서, 압축 공정에 상당하는 온도 프로파일을 독립된 형태로 일반적인 프레스 프로파일에 내장하더라도 동일한 효과를 얻을 수 있다.
실시예에 의하면, 특히, 성형 공정전에 프리프레그 시트를 구성하는 함침 수지의 연화점 근방의 온도로 일정 시간, 소정의 압력으로 가열 가압하는 압축 공정을 함으로써 금속박 또는 회로 기판 상의 도체 회로와 프리프레그 시트라는 이종(異種) 재료의 접착성 및 평탄성을 높일 수 있다. 또한 상기 수지의 연화점 이하까지 온도를 냉각함으로써, 프리프레그 시트의 수지 용융시에서의 도전성 페이스트의 유출을 억제할 수 있기 때문에, 접속 저항치가 안정된다.
성형전에 프리프레그 시트(1)를, 함침된 수지의 연화점 근방의 온도로 일정 시간, 소정의 압력으로 가열 가압하여 압축하는 것으로, 금속박 또는 회로 기판 상의 도체 회로와 프리프레그 시트라는 이종 재료의 접착력을 향상시켜, 기판을 평탄히 할 수 있다.
성형전에 압축함으로써, 우선 도전 페이스트(4)만이 집중적으로 가압되고, 또한 금속박(5a, 5b)과 접촉이 강해져, 도전 페이스트(4)의 수지 성분이 금속박(5a, 5b)의 표면에 확산하여 도전 페이스트(4)의 도전성 입자간의 압접력이 커진다. 이에 따라, 프리프레그 시트(1)의 수지의 용융에 의한 도전 페이스트(4)의 유출을 억제할 수 있어, 도전 페이스트(4)의 저항치가 안정된다.
도전성 페이스트(4) 중의 열경화성 수지의 연화점은 프리프레그 시트(1) 중 의 수지의 연화점보다도 낮더라도 좋다. 이에 따라 프리프레그 시트(1)의 수지의 용융점도가 높은 영역, 즉 수지는 부드럽지만 흐르기 어려운 영역으로 함으로써 프리프레그 시트(1)는 압축하기 쉽게 되고, 또한 도전 페이스트(4) 중의 도전성 입자간의 압접력을 크게 할 수 있다. 또한, 프리프레그 시트(1)의 수지의 용융으로 프리프레그 시트(1)의 변형이 작아지는 것으로 수지의 흐름을 작게 할 수 있어 도전 페이스트(4)를 유출하기 어렵게 된다.
또한 압축에 있어서, 도전 페이스트(4) 중의 수지의 연화를 촉진시켜, 도전 페이스트의 점도를 최하점 근방으로 함으로써 도전 페이스트(4) 중의 수지가 금속박(5a, 5b) 표면에 확산하기 쉽게 되어, 도전 페이스트(4) 중의 도전성 입자간의 압접력을 크게 할 수 있다.
프리프레그 시트(1)는 B 스테이지인 것에 의해, 동박(5a, 5b)과 접착력을 크게 할 수 있다.
프리프레그 시트(1)의 기재로서 방향족 폴리아미드 섬유의 부직포를 채용함으로써, 회로 기판의 기계적 강도를 크고, 경량으로 할 수 있다. 또한 관통공(3)의 직경을 작게 할 수 있어, 구멍(3)에 충전된 도전 페이스트(4)의 저항치가 안정되어, 고품질의 회로 기판을 얻을 수 있다.
프리프레그 시트(1)의 기재로서 유리 섬유의 직포 또는 부직포를 채용함으로써, 회로 기판의 기계적 물리화학적 강도를 향상시킬 수 있고, 특히 비교적 세로 방향의 압축률이 낮은 경우에 프리프레그 시트(1)의 관통공(3)에 충전된 도전 페이스트의 저항치를 안정되게 할 수 있어, 고품질의 회로 기판을 얻을 수 있다.
프리프레그 시트(1)에 함침된 수지(1b)의 연화점 근방의 온도로 설정된 가열 온도를 유지하면서 일정 시간, 소정의 압력으로 가열 가압하는 것으로, 프리프레그 시트(1)의 수지 흐름을 억제할 수 있다. 특히 압축률이 10% 이하라는 비교적 낮은 유리 섬유의 직포 또는 부직포에 의한 기재(1a)를 갖는 프리프레그 시트(1)에 그 효과는 현저하다.
프리프레그 시트(1)에 함침되는 수지(1b)의 연화점 근방의 온도에서의 압축의 후에 적층체(81)를 이것보다 높은 온도로 성형하는 것으로, 층간의 접착력을 향상할 수 있고, 도전 페이스트의 저항치가 안정되어, 고품질의 회로 기판을 얻을 수 있다.
프리프레그 시트(1)에 함침된 수지(1b)의 연화점 근방의 온도로 적층체(81)를 가열하고, 다음에 이것보다 높은 온도인 수지의 유동·경화 영역의 온도로 가열하는 것으로 층간의 접착력을 향상할 수 있다.
프리프레그 시트(1)에 함침된 수지(1b)의 연화점 근방의 온도로 적층체(81)를 가열하고, 다음에 이것보다 높은 온도인 수지의 유동·경화 영역의 온도로 가열하며, 또한 유동·경화 영역의 온도보다 높은 수지(1b)의 경화 온도로 가열하는 것으로, 층간의 접착력을 향상시킬 수 있다. 따라서, 도전 페이스트의 저항치가 안정되어, 고품질의 회로 기판을 얻을 수 있다.
프리프레그 시트(1)에 함침되는 수지(1b)에 50℃~130℃의 온도범위의 연화 영역을 갖는 것을 선정함으로써, 부드럽지만 흐르기 어려운 영역으로서 65℃~85℃의 온도 범위를 얻을 수 있고, 유동하여, 경화 반응이 진행하는 영역으로서 85℃ ~140℃의 온도 범위를 얻을 수 있다. 이 수지에 의해, 압축하기 쉽고, 수지가 유동하기 쉬워 성형하기 쉬운 프리프레그 시트(1)를 얻을 수 있다. 이에 따라, 압축률이 작은 프리프레그 시트(1)의 관통공(3)에 충전된 도전 페이스트(4)의 저항치가 안정되어, 고품질의 회로 기판을 얻을 수 있다.
적층체(81)를 일단, 가열 장치 또는 가열·가압 장치로부터 취출함으로써 적층체(81)를 수지(1b)의 연화점 이하까지 온도를 냉각한다. 이에 따라, 동박(5a, 5b)이나 회로 기판 상의 회로 패턴(6a, 6b)과 프리프레그 시트(1)라는 이종 재료의 접착력을 크게 할 수 있고, 평탄하게 할 수 있다. 또한 수지(1b)의 연화점 이하까지 냉각함으로써, 프리프레그 시트(1)의 수지의 용융시에서의 도전 페이스트(4)의 유출을 억제할 수 있기 때문에, 도전 페이스트의 저항치를 안정시킬 수 있다.
또한, 적층체(81)를 가온로 등의 가열 장치로 가열하고, 취출하는 과정에서 온도를 내리는 것에 의해, 품질 및 생산성을 향상시킬 수 있다.
본 발명에 의한 방법에 의해 얻어진 회로 기판에서는, 압축률이 작은 프리프레그 시트라도 관통공에 충전된 도전 페이스트의 저항치가 안정된다.

Claims (17)

  1. 기재(substrate)와 상기 기재에 함침된 수지를 갖고, 제 1 면과 상기 제 1 면의 반대의 제 2 면을 갖는 프리프레그 시트(pre-preg sheet)를 준비하는 단계와,
    상기 프리프레그 시트의 상기 제 1 면 상에 제 1 금속박을 겹쳐서 적층체를 얻는 단계와,
    상기 적층체를 상기 수지의 연화점 근방의 온도로 유지된 가열 장치에 설치하는 단계와,
    상기 적층체를 상기 온도로 또한 소정의 압력으로 압축하는 단계와,
    상기 적층체의 상기 제 1 금속박과 상기 프리프레그 시트를 접착하여 상기 수지를 경화하는 단계
    를 구비한 회로 기판의 제조 방법.
  2. 제 1 항에 있어서,
    상기 적층체를 압축하는 단계는, 상기 프리프레그 시트를 10% 미만의 압축률로 압축하는 단계를 포함하는 제조 방법.
  3. 제 1 항에 있어서,
    상기 적층체를 상기 온도로 또한 소정의 압력으로 압축하는 단계의 후에, 상기 적층체를 상기 가열 장치로부터 취출하는 단계를 더 포함하는 제조 방법.
  4. 기재와 상기 기재에 함침된 수지를 갖는, 제 1 면과 상기 제 1 면의 반대의 제 2 면을 갖는 프리프레그 시트를 준비하는 단계와,
    상기 프리프레그 시트의 상기 제 1 면 상에 제 1 금속박을 상기 수지의 연화점 근방의 온도로 겹쳐서 적층체를 형성하는 단계와,
    상기 적층체를 압축하는 단계와,
    상기 적층체의 상기 제 1 금속박과 상기 프리프레그 시트를 접착하여 상기 수지를 경화하는 단계
    를 구비한 회로 기판의 제조 방법.
  5. 제 4 항에 있어서,
    상기 적층체를 압축하는 단계는, 상기 프리프레그 시트를 10% 미만의 압축률로 압축하는 단계를 포함하는 제조 방법.
  6. 기재와 상기 기재에 함침된 수지를 갖는, 제 1 면과 상기 제 1 면의 반대의 제 2 면을 갖는 프리프레그 시트를 준비하는 단계와,
    상기 프리프레그 시트의 상기 제 1 면 상에 제 1 금속박을 겹쳐서 적층체를 형성하는 단계와,
    상기 적층체를 상기 수지의 연화점 근방의 온도로 또한 소정의 압력으로 압축하는 단계와,
    상기 적층체를 상기 제 1 압력으로 압축하는 단계의 후에, 상기 수지의 연화점 이하까지 상기 적층체를 냉각하는 단계와,
    상기 적층체에 상기 적층체의 상기 제 1 금속박과 상기 프리프레그 시트를 접착하여 상기 수지를 경화하는 단계
    를 구비한 회로 기판의 제조 방법.
  7. 제 6 항에 있어서,
    상기 적층체를 상기 제 1 압력으로 압축하는 단계는, 상기 프리프레그 시트를 10% 미만의 압축률로 압축하는 단계를 포함하는 제조 방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 프리프레그 시트의 상기 제 1 면 상에 상기 제 1 금속박을 겹쳐서 상기 적층체를 형성하는 단계는, 상기 프리프레그 시트의 상기 제 2 면 상에 제 2 금속 박을 겹쳐서 상기 적층체를 얻는 단계를 포함하는 제조 방법.
  9. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 프리프레그 시트에 상기 제 1 면과 상기 제 2 면을 관통하는 관통공을 형성하는 단계와,
    상기 관통공에 도전 페이스트를 충전하는 단계
    를 더 포함하는 제조 방법.
  10. 제 9 항에 있어서,
    상기 도전 페이스트는 도전성 충전재와 열경화성 수지를 포함하고,
    상기 열경화성 수지의 연화점은 상기 프리프레그 시트의 상기 수지의 연화점보다도 낮은 제조 방법.
  11. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 프리프레그 시트는 압축할 수 있는 B 스테이지인 제조 방법.
  12. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 프리프레그 시트의 상기 기재는 방향족 폴리아미드 섬유의 부직포인 제조 방법.
  13. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 프리프레그 시트의 상기 기재는 유리 섬유로 이루어지는 제조 방법.
  14. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 적층체에 상기 적층체의 상기 제 1 금속박과 상기 프리프레그 시트를 접착하여 상기 수지를 경화하는 단계는,
    상기 수지의 연화점 근방의 제 1 온도보다도 높은 제 2 온도로 상기 적층체를 가열하는 단계와,
    상기 제 2 온도로 상기 적층체를 가열하는 단계의 후에, 상기 제 2 가열 온도보다도 높은 제 3 가열 온도로 상기 적층체를 가열하는 단계
    를 포함하는 제조 방법.
  15. 제 14 항에 있어서,
    제 2 가열 온도는 상기 수지의 유동·경화 영역의 온도인 제조 방법.
  16. 제 14 항에 있어서,
    제 3 가열 온도는 상기 수지의 경화 온도인 제조 방법.
  17. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 프리프레그 시트의 상기 수지는 50℃~130℃의 온도 범위의 연화 영역을 갖는 제조 방법.
KR1020057018645A 2003-12-10 2004-11-30 회로 기판의 제조 방법 KR100737057B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003411456A JP3972895B2 (ja) 2003-12-10 2003-12-10 回路基板の製造方法
JPJP-P-2003-00411456 2003-12-10

Publications (2)

Publication Number Publication Date
KR20060037238A true KR20060037238A (ko) 2006-05-03
KR100737057B1 KR100737057B1 (ko) 2007-07-06

Family

ID=34674990

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057018645A KR100737057B1 (ko) 2003-12-10 2004-11-30 회로 기판의 제조 방법

Country Status (7)

Country Link
US (1) US7281325B2 (ko)
EP (1) EP1694105A4 (ko)
JP (1) JP3972895B2 (ko)
KR (1) KR100737057B1 (ko)
CN (1) CN100477883C (ko)
TW (1) TW200522831A (ko)
WO (1) WO2005057997A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101019155B1 (ko) * 2008-12-03 2011-03-04 삼성전기주식회사 기판 제조방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101374390B (zh) * 2007-08-24 2011-03-30 富葵精密组件(深圳)有限公司 用于电路板导电胶填充的导气板及导电胶填充方法
DE102009051374A1 (de) * 2009-10-30 2011-06-16 Robert Bosch Gmbh Vorrichtung zum Refelektieren beschleunigter Elektronen
CN102244980A (zh) * 2010-05-13 2011-11-16 台光电子材料股份有限公司 金属基板的制造方法
SG190948A1 (en) * 2010-12-02 2013-07-31 Toray Industries Method for producing metal composite, and chassis for electronic equipment
GB2489508B8 (en) * 2011-03-31 2016-03-16 Plasyl Ltd Improvements for electrical circuits
WO2014088099A1 (ja) * 2012-12-06 2014-06-12 三菱瓦斯化学株式会社 金属箔張積層板の製造方法
DE102012025409A1 (de) * 2012-12-20 2014-06-26 Thomas Hofmann Leiterplatte mit echtholzlagenverbundwerkstoff
CN103153001B (zh) * 2013-02-05 2016-11-16 浙江宇视科技有限公司 一种pcb板加工方法
JP6206159B2 (ja) * 2013-12-17 2017-10-04 三菱電機株式会社 半導体装置の製造方法
US9380700B2 (en) * 2014-05-19 2016-06-28 Sierra Circuits, Inc. Method for forming traces of a printed circuit board
US9631279B2 (en) * 2014-05-19 2017-04-25 Sierra Circuits, Inc. Methods for forming embedded traces

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE788117A (fr) * 1971-08-30 1973-02-28 Perstorp Ab Procede de production d'elements pour circuits imprimes
GB8333753D0 (en) * 1983-12-19 1984-01-25 Thorpe J E Dielectric boards
EP0291629A3 (de) * 1987-05-16 1990-02-28 Aeg Isolier- Und Kunststoff Gmbh Verfahren zum kontinuierlichen Herstellen von bandförmigem Basismaterial
SE470277B (sv) * 1992-11-06 1993-12-20 Metfoils Ab Förfarande vid mönsterkortstillverkning samt användning därvid
US5527998A (en) * 1993-10-22 1996-06-18 Sheldahl, Inc. Flexible multilayer printed circuit boards and methods of manufacture
JP3889856B2 (ja) * 1997-06-30 2007-03-07 松下電器産業株式会社 突起電極付きプリント配線基板の製造方法
JPH11238958A (ja) * 1998-02-24 1999-08-31 Matsushita Electric Ind Co Ltd 回路基板の製造方法及び製造装置
US6183880B1 (en) * 1998-08-07 2001-02-06 Mitsui Mining & Smelting Co., Ltd. Composite foil of aluminum and copper
JP2000117894A (ja) * 1998-10-20 2000-04-25 Hitachi Chem Co Ltd 積層板の製造方法及び該製造方法にて製造された積層板
US6163957A (en) * 1998-11-13 2000-12-26 Fujitsu Limited Multilayer laminated substrates with high density interconnects and methods of making the same
JP2000156566A (ja) * 1998-11-20 2000-06-06 Matsushita Electric Ind Co Ltd プリント配線基板の製造方法および電子部品実装配線基板の製造方法
JP2002067061A (ja) * 2000-08-29 2002-03-05 Matsushita Electric Works Ltd 金属張り積層板の製造方法
JP4245870B2 (ja) * 2001-09-03 2009-04-02 パナソニック株式会社 回路形成基板の製造装置および回路形成基板の製造方法
JP3572305B2 (ja) * 2001-09-27 2004-09-29 松下電器産業株式会社 絶縁シートおよび多層配線基板ならびにその製造方法
JP2003213017A (ja) * 2002-01-17 2003-07-30 Hitachi Chem Co Ltd プリプレグの製造方法
EP1487245B1 (en) * 2003-01-14 2013-03-27 Panasonic Corporation Manufacturing method for a circuit board
JP3982417B2 (ja) * 2003-01-14 2007-09-26 松下電器産業株式会社 回路基板の製造方法
JP3982418B2 (ja) * 2003-01-14 2007-09-26 松下電器産業株式会社 回路基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101019155B1 (ko) * 2008-12-03 2011-03-04 삼성전기주식회사 기판 제조방법

Also Published As

Publication number Publication date
EP1694105A1 (en) 2006-08-23
TWI337516B (ko) 2011-02-11
US7281325B2 (en) 2007-10-16
EP1694105A4 (en) 2009-12-23
US20060064871A1 (en) 2006-03-30
KR100737057B1 (ko) 2007-07-06
CN100477883C (zh) 2009-04-08
TW200522831A (en) 2005-07-01
JP3972895B2 (ja) 2007-09-05
CN1723746A (zh) 2006-01-18
WO2005057997A1 (ja) 2005-06-23
JP2005175116A (ja) 2005-06-30

Similar Documents

Publication Publication Date Title
KR101116079B1 (ko) 다층 프린트 배선판의 제조방법 및 다층 프린트 배선판
JP5098646B2 (ja) 回路基板の製造方法
US7816611B2 (en) Circuit board
EP1180920B1 (en) Method of manufacturing a circuit board
JP3903701B2 (ja) 多層回路基板とその製造方法
KR100737057B1 (ko) 회로 기판의 제조 방법
JP2006313932A (ja) 多層回路基板とその製造方法
JP2009182070A (ja) 多層プリント配線板形成用多層基材及び多層プリント配線板
JP2007109697A (ja) 多層プリント配線板及びその製造方法
JP3956667B2 (ja) 回路基板およびその製造方法
JP3982417B2 (ja) 回路基板の製造方法
JP3145079B2 (ja) 多層プリント基板の製造方法とその製造装置
JP2012243829A (ja) 多層プリント配線板およびその製造方法
JP3982418B2 (ja) 回路基板の製造方法
JP3928560B2 (ja) 回路基板
JP4196125B2 (ja) 回路基板の製造方法
JP4196126B2 (ja) 回路基板の製造方法
JP4622939B2 (ja) 回路基板の製造方法
JPH05167250A (ja) 多層プリント配線板の製造方法
JP3823940B2 (ja) 回路形成基板の製造方法
JP3840953B2 (ja) 回路基板およびその製造方法
JP2007165436A (ja) 回路基板の製造方法
JP2008235640A (ja) 回路基板と回路基板の製造方法
JPH0768654A (ja) 積層板成形用離形シート及びこの離形シートを用いた多層板の製造方法
JP2007109727A (ja) 多層プリント配線板及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20130618

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee