CN100477883C - 电路基板的制造方法 - Google Patents

电路基板的制造方法 Download PDF

Info

Publication number
CN100477883C
CN100477883C CNB2004800017488A CN200480001748A CN100477883C CN 100477883 C CN100477883 C CN 100477883C CN B2004800017488 A CNB2004800017488 A CN B2004800017488A CN 200480001748 A CN200480001748 A CN 200480001748A CN 100477883 C CN100477883 C CN 100477883C
Authority
CN
China
Prior art keywords
preliminary
laminated body
resin
temperature
dip piece
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004800017488A
Other languages
English (en)
Other versions
CN1723746A (zh
Inventor
川北嘉洋
竹中敏昭
东條正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1723746A publication Critical patent/CN1723746A/zh
Application granted granted Critical
Publication of CN100477883C publication Critical patent/CN100477883C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/14—Layered products comprising a layer of metal next to a fibrous or filamentary layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
    • B32B3/26—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer
    • B32B3/266—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer characterised by an apertured layer, the apertures going through the whole thickness of the layer, e.g. expanded metal, perforated layer, slit layer regular cells B32B3/12
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B5/00—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts
    • B32B5/02—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts characterised by structural features of a fibrous or filamentary layer
    • B32B5/022—Non-woven fabric
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2250/00—Layers arrangement
    • B32B2250/40—Symmetrical or sandwich layers, e.g. ABA, ABCBA, ABCCBA
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2260/00—Layered product comprising an impregnated, embedded, or bonded layer wherein the layer comprises an impregnation, embedding, or binder material
    • B32B2260/02—Composition of the impregnated, bonded or embedded layer
    • B32B2260/021—Fibrous or filamentary layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2260/00—Layered product comprising an impregnated, embedded, or bonded layer wherein the layer comprises an impregnation, embedding, or binder material
    • B32B2260/04—Impregnation, embedding, or binder material
    • B32B2260/046—Synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2262/00—Composition or structural features of fibres which form a fibrous or filamentary layer or are present as additives
    • B32B2262/02—Synthetic macromolecular fibres
    • B32B2262/0261—Polyamide fibres
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/202—Conductive
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0116—Porous, e.g. foam
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/068—Features of the lamination press or of the lamination process, e.g. using special separator sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Textile Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Casting Or Compression Moulding Of Plastics Or The Like (AREA)

Abstract

准备具有基材及浸渍所述基材的树脂的预浸片。在所述的预浸片上重叠金属箔得到叠层体。把上述叠层体放置于保持在所述树脂软化点附近温度的加热装置内。把所述叠层体以所述温度并以预定压力进行压缩。把所述叠层体的所述金属箔与所述预浸片粘接并使所述树脂固化，由此得到电路基板。按此方法，即使使用了压缩率小的预浸片，其充填于贯通孔中导电胶的电阻值也是稳定的。

Description

电路基板的制造方法
技术领域
本发明涉及一种双面设有电路图形的电路基板的制造方法。
技术背景
近年来随着电子设备的小型化、高密度化，不论是工业还是民用设备都对多层电路基板有迫切的需求。
在这种电路基板中在数层电路图形之间用内导通孔连接的方法以及高可靠性的结构是不可缺少的。特开平6-268345号公报公示了具有由导电胶构成的内导通孔的多层电路基板的现有制造方法。现对该法的四层电路基板制造方法进行说明。
首先，对作为多层电路基板基础的双面电路基板的制造方法进行说明。图6A～6G是表示双面电路基板的现行制造方法肯定的剖面图。
预浸片101是由具有例如芳香族聚酰胺纤维制成的厚度t101为150μm、压缩率约为35％的无纺布芯材及在此芯材上浸渍的热固性环氧树脂的复合材料组成的基材。为了获得可压缩性，预浸片101可选用内含空孔部的多孔质材料。
首先，图6A表示两面粘接有脱膜性薄膜102a、102b的预浸片101。脱膜性薄膜102a、102b是在单面上涂有Si系的脱膜剂，由例如聚对苯二甲酸乙二醇酯等的薄膜所构成。如图6B所示，在预浸片101所选定的位置上用激光加工等方法形成贯通孔103。此后如图6C所示，通过印刷法等方法在贯通孔103内充填导电胶104。
其次如图6D所示，从预浸片101的两面把脱膜性薄膜102a、102b剥离。然后，如图6E所示，在预浸片101的两面覆载金属箔105a、105b，用热压机进行加热加压。由此，如图6F所示，预浸片101的厚度t102被压缩成约100μm，预浸片101与金属箔105a、105b粘接在一起。而金属箔105a、105b通过在贯通孔103中充填导电胶104实行电连接。
然后，如图6G所示，对金属箔105a、105b进行选择性腐蚀形成电路图形106a、106b而得到双面电路基板。
图7A～7D为表示多层基板的现行制造方法的剖面图，现对四层电路基板的制造方法加以说明。
首先，如图7A所示，先准备由图6A～图6G所示工序制得的具有电路图形106a、106b的双面电路基板110，以及由图6A～图6D所示工序制造的在贯通孔103内充填导电胶104的预浸片101a、101b。
其次，如图7B所示，在叠层板(未图示)上按金属箔105b、预浸片101b、双面电路基板110、预浸片101a、金属箔105a的顺序定位并重叠在一起。
此后，对金属箔105b、预浸片101b、双面电路基板110、预浸片101a、金属箔105a用热压机进行加热加压。由此，如图7C所示，预浸片101a、101b压缩为厚度t102，双面电路基板110和金属箔105a、105b粘接，电路图形106a、106b通过导电胶104与金属箔105a、105b电连接。
然后，如图7D所示，对金属箔105a、105b进行选择性腐蚀，形成电路图形106c、106d，得到四层基板120。
对于四层或以上的多层基板，例如6层基板，是用由图7A～图7D所示工序得到的四层基板120代替双面电路基板110，再重复图7A～图7D所示工序而得。
对于电路基板的上述现有制造方法，为了对应电路板的精细化，在贯通孔直径变小，贯通孔的设立间距变窄的情况下，会产生以下问题。
作为多孔质材料的预浸片含有空孔部以获得压缩性。该空孔部相对于预浸片的体积比越大，部分导电胶也越易进入空孔部，有时会造成导通孔中的导电胶电阻值变大，并且和相邻导通孔中导电胶的绝缘性变差。因此，最好使用空孔度低的材料，但是空孔度低的材料其压缩率不够大。
图8A、图8B是用现有制造方法所得电路板的剖面图。
如图8A所示，在压缩率35％的预浸片101中浸渍的树脂按面方向D101流动之前，预浸片D101就已被充分压缩，导电胶104不会由贯通孔103流出，因而导电胶104具有稳定的电阻值。
但是，对于空孔度高压缩率低的预浸片101，如图8B所示压缩率不到10％的预浸片101，在加热加压时导电胶104的压缩率也变小，导电胶104形成流出区115，导电胶104中的导电性粒子间的压接力降低。
由此通过加热加压，预浸片101中的树脂熔融并往表面方向D101流动时，导电胶104从贯通孔103流出。由于导电胶104中的导电性粒子间的压接力降低，也往往造成在贯通孔103内的导电胶104的部分电阻值增大，金属箔105a、105b间的连接电阻变大，作为整个电路基板的质量降低。
为了解决此问题，把具有芯材及浸渍于芯材中的树脂的预浸片与金属箔重叠后，按预定的压力对其加压并同时在树脂软化点附近的第一温度加热一定时间后，再在比第一温度高的第二温度下加热一定时间并加压。
在该制造方法中，从第一温度升温至第二温度是连续的工序，因此，可以控制其间的升温速度。具体来说，从第一温度升到第二温度时，由于缓冲材料、SUS板等中间材料的热传导慢，预浸片树脂在熔融流动温度内温度的上升较为迟缓，有时不能达到所希望的升温速度。也即因不能充分确保成形时树脂的流动性，所以尤其在树脂的熔融粘度高的场合，预浸片往往难以成形。
发明内容
准备具有基材和浸渍于所述基材中的树脂的预浸片。在所述预浸片上重叠金属箔得到叠层体。把所述叠层体置于加热装置中，并保持于所述树脂的软化点附近的温度。把所述叠层体在所述温度下以预定压力进行压缩。把所述叠层体的金属箔与上述预浸片粘接，使所述树脂固化，由此制得电路基板。
按照本方法，即使采用了压缩率小的预浸片，充填于贯通孔内的导电胶也具有稳定的电阻值。
附图说明
[图1A]图1A是表示本发明实施方式中双面电路基板制造方法的剖面图。
[图1B]图1B是表示本发明实施方式中双面电路基板制造方法的剖面图。
[图1C]图1C是表示本发明实施方式中双面电路基板制造方法的剖面图。
[图1D]图1D是表示本发明实施方式中双面电路基板制造方法的剖面图。
[图1E]图1E是表示本发明实施方式中双面电路基板制造方法的剖面图。
[图1F]图1F是表示本发明实施方式中双面电路基板制造方法的剖面图。
[图1G]图1G是表示本发明实施方式中双面电路基板制造方法的剖面图。
[图1H]图1H是表示本发明实施方式中双面电路基板制造方法的剖面图。
[图2A]图2A表示实施方式中预浸片的树脂状态的测定方法。
[图2B]图2B表示实施方式中预浸片的树脂状态。
[图3]图3表示实施方式中预浸片压缩时的温度分布图。
[图4]图4表示实施方式中预浸片压缩时的另一温度分布图。
[图5]图5表示实施方式中预浸片压缩时的又一温度分布图。
[图6A]图6A是表示双面电路基板现有制造方法的剖面图。
[图6B]图6B是表示双面电路基板现有制造方法的剖面图。
[图6C]图6C是表示双面电路基板现有制造方法的剖面图。
[图6D]图6D是表示双面电路基板现有制造方法的剖面图。
[图6E]图6E是表示双面电路基板现有制造方法的剖面图。
[图6F]图6F是表示双面电路基板现有制造方法的剖面图。
[图6G]图6G是表示双面电路基板现有制造方法的剖面图。
[图7A]图7A是表示四层电路基板现有制造方法的剖面图。
[图7B]图7B是表示四层电路基板现有制造方法的剖面图。
[图7C]图7C是表示四层电路基板现有制造方法的剖面图。
[图7D]图7D是表示四层电路基板现有制造方法的剖面图。
[图8A]图8A是现有制造方法所得电路基板的剖面图。
[图8B]图8B是现有制造方法所得电路基板的剖面图。
[符号说明]
1    预浸片
1a   预浸片
1b   预浸片
2a   脱膜性薄膜
2b   脱膜性薄膜
3    贯通孔
4    导电胶
5a   金属箔
5b   金属箔
6a   电路图形
6b   电路图形
6c   电路图形
6d   电路图形
具体实施方式
图1A～图1G是表示本发明实施方式中双面电路基板制造方法的剖面图。
预浸片1由具有以纤维板为基材1a的250mm方形、厚约110μm的芳香族聚酰胺纤维的无纺布和所浸渍的软化点为70℃、最低熔融粘度为1000Pa·S的热固性环氧树脂1b的复合材料组成。此复合材料经热压后其厚度被压缩为100μm左右，树脂为B阶(半固化)状态。
贯通孔3中所充填的导电胶4是把85重量％的导电性填料和不含溶剂的12.5重量％的热固化型环氧树脂及2.5重量％的酸酐系固化剂，用3个辊充分混合搅拌而得。
作为导电性填料使用平均粒径为2μm的铜粉末，用金、银及它们的合金等的粉末也可。
作为热固化型环氧树脂选择软化熔融时的粘度在小于等于70℃处于最低值的种类。
在导电胶4中所含有的热固化型环氧树脂的软化点，最好是低于在预浸片1中所浸渍的热固化型环氧树脂的软化点。
如图2A所示，在容器51内加入树脂52，用活塞53对树脂52施加5MPa的压力，同时对树脂52加热。随后，测量树脂52因加热而软化·流动时活塞53的位移量54。
在图2B中示出活塞53的位移量54。由树脂52的软化点T1(65℃)至熔融点T2(85℃)的温度区域R1是树脂52的软化区域，此时树脂变柔软但还难以流动。在此软化区域内预浸片1易于压缩，因此在温度区域R1内适于进行压缩工序。从熔融点T2(85℃)至140℃的温度区域，为树脂52流动而进行固化反应的流动/固化区域R2，树脂由于流动适宜于成形工序。
以下说明实施方式中电路基板的制造方法。图1A～图1E所示工序与图6A～图6E所示的现用方法的工序是相同的，所以省略了有关说明。
(比较例1)
如图6E所示，在常温下于预浸片101上重叠厚度18μm的铜箔105a、105b，形成叠层体181。通过约1mm厚的不锈钢镜面板，把10组叠层体181安置在钢板上。
其次如图6F所示，在热压机上搭载叠层体181，加热加压。图3表示此时的温度分布图Tp1和叠层体的温度Tb1。对于叠层体181的树脂流动、固化区域R2，设定其升温速度为5℃/分钟，在区域R1内以5MPa的压力对叠层体181加压成形。
(比较例2)
如图6E所示，在常温下于预浸片101上重叠厚18μm的铜箔105a、105b，形成叠层体181。通过约1mm厚的不锈钢镜面板，把10组叠层体安置在钢板上。
其次如图6F所示，在热压机上放入叠层体181，并加热/加压。图4表示此时的温度分布图Tp2和叠层体的温度Tb2。在树脂的软化区域R1，把叠层体181以5MPa的压力加压成形。
在流动、固化区域R2内，温度分布图Tp2的升温速度为5℃/分钟，与图3所示的温度分布Tp1相同。而叠层体181的温度Tb2，其升温速度为3℃/分钟。
(实施例1)
首先，如图1E所示，在常温下于预浸片1上重叠18μm的铜箔5a、5b，形成叠层体81。通过约1mm厚的不锈钢镜面板，把10组叠层体81安置在钢板上。
其次，把钢板上的叠层体81放入保持于70℃的加热加压装置热压机内，以5MPa的压力加压10分钟后，取出叠层体81。
此后，如图1F所示，用真空热压机按照图3所示的温度分布图Tp1把叠层体81加热，在树脂的流动、固化区域R2内，以5MPa的压力加压成形。
此外，也可用加热装置的干燥器把叠层体81于80℃下加热，此后再投入真空热压机内。
按此方法，即使对于因加热装置、加压装置的热压机和中间材料不锈钢板造成温度上升滞后的叠层体81，也可得到预定的升温速度。
(实施例2)
如图1E所示，在预浸片1上重叠18μm的铜箔5a、5b，以形成叠层体81。然后，如图1H所示，预先用干燥器在80℃下加热叠层装置，此叠层装置为用约1mm厚的不锈钢镜面板83挟以10组叠层体81，放置在钢板上。
其次把叠层体81放入真空热压机内，按图3所示温度分布图Tp1加热，在树脂流动、固化区域R2内以5MPa的压力加压成形。
按此方法，即使对于因加热装置和中间材料不锈钢板造成温度上升滞后的叠层体81，也可得到预定的升温速度。
(实施例3)
如图1E所示，在常温下于预浸片1上重叠18μm厚的铜箔5a、5b，形成10组叠层体81，放置于约1mm厚的不锈钢镜面板上。
其次，把叠层体81放入真空热压机内，加热加压。图5表示此时的温度分布图Tp3和叠层体81的温度Tb3。将叠层体81在树脂软化区域R1的70℃温度下保持10分钟，以5MPa压力进行压缩后，冷却到50℃或以下，并设定在树脂的流动、固化区域R2内，温度分布图Tp3的升温速度为5℃/分钟。
此外，在图3～图5中仅表示了温度分布图Tp1、Tp2、Tp3以及叠层体81、181的温度Tb1、Tb2、Tb3，省略了树脂固化区域以及冷却时的温度分布图、压力分布图及真空压。另外在树脂固化区域R2内，比较例1～2及实施例1～3中任何一个都在200℃下保持约60分钟以使树脂固化，然后再冷却。
在实施例1～3及比较例2对叠层体81、181的压缩工序中，导电胶中的热固化型环氧树脂发生软化，其粘度达到最低点。由此导电胶4在各种压力下都会发生变形，缓缓被压缩。
为此，在热固化型环氧树脂(无溶剂型)从贯通孔3向铜箔扩散的同时，导电胶中的铜粉末间的压接力可增大。
在实施例1～3及比较例2中对叠层体81、181压缩后，剥去铜箔5a、5b、105a、105b，观察预浸片1、101，确认导电胶4、104中的树脂向铜箔5a、5b、105a、105b扩散，以及预浸片1、101略有成形厚度减薄的情况。
按照实施例1～3及比较例2的制造方法制作的双面电路基板(图1G)以及四层的多层电路基板，其导通孔3、103中导电胶4、104的电阻值，相对于比较例1的电路基板约低20％。其中可以确认，比较例2因其成形工序的升温速度迟缓，树脂没有充分流动，从而预浸片101存在着一种成形不良的所谓白化现象。
再有，从外观上可以确定，在实施例1～3中电路基板的贯通孔3周围没有导电胶4的流出。
在实施例1～3的基板中，即使使用了压缩率小的预浸片1，贯通孔3中所充填的导电胶4的电阻值仍很稳定，可得到高质量的电路基板。此外，实施方式中同时进行叠层和压缩后再使基板成形，也可得到同样效果。由此，对于不同能力和机能的成形设备、压制中间材料、以及预浸片熔融特性的限制可以解除。
因此在成形时，把与非连续升温加热的压缩相对应的温度分布与通常的压力分布图相组合，也能得到同样效果，从而可提高生产效率。
另外，把叠层体81置于加温炉等加热装置或热压机等加热、加压装置中进行加热。用被加热的叠层装置可形成叠层体81。对应于生产设备的运转能力或叠层体81的形成能力，可采用加热、加压装置或叠层装置中的任一种，或是把双方组合起来使用，以谋求生产效率的提高和质量的稳定。
再有在实施方式中，对预浸片1使用了芳香族聚酰胺纤维构成的无纺布浸渍热固化性环氧树脂的复合材料。也可以使用纤维片织布基材和热固化性树脂为主体的浸渍树脂材料，制作B阶的预浸片1。
另外，预浸片1也可采用由玻璃纤维的织布或无纺布等的纤维片浸渍热固化性树脂为主体的树脂材料所构成的B阶预浸片。尤其在图1F中进行压缩时，预浸片1的压缩率越低则其实施效果越大。例如，对以玻璃纤维为主体的织布浸渍了热固化性树脂的B阶预浸片1，在以小于10％压缩率压缩时，已确定其导通孔3中导电胶4的电阻值比以往产品约低30％。又在实施方式中以4层电路基板作为多层电路基板进行说明，不过对于4层以上的多层电路基板也能取得同样的效果。如上本发明并不限定于各实施方式所示的材料、条件等，如将本发明的方法施行于叠层工序、压缩工序、成形工序也可取得同样效果。
再有，可取消对于成形设备、压制中间材料及预浸片的熔融特性的限制。这对于具有被导电胶4所充填的孔3的预浸片1尤为有效，可以解除为了确保导通而对树脂粘度进行调整的限制。
此外，在同时进行叠层工序和压缩工序后施行成形工序，也可得到同样的效果。再有在成形工序中，把相当于压缩工序的温度分布图以独立形式与通常的压力分布图组合，也能得到同样效果。
按照实施方式，特别是于成形工序前先在构成预浸片的浸渍树脂软化点附近温度下，以一定时间和预定的压力进行加热加压的压缩工序，就可提高金属箔或电路基板上的导体电路与预浸片的异种材料之间的粘接性或平坦性。再通过冷却至上述树脂软化点或以下温度，可抑制预浸片的树脂熔融时导电胶的流出，使连接电阻值稳定。
在成形前把预浸片1在所浸渍树脂软化点附近的温度下，以一定时间、预定的压力加热加压并压缩，金属箔或电路基板上导体电路与预浸片的异种材料间的粘接力可得以提高，基板变得平坦。
在成形前进行压缩，首先只是导电胶4被集中加压，并加强了与金属箔5a、5b的接触，导电胶4中的树脂成分向金属箔5a、5b的表面扩散，导电胶4中导电性粒子间的压接力变大。由此，预浸片1中因树脂熔融而造成的导电胶4的流出受到抑制，导电胶4的电阻值成为稳定。
导电胶4中热固化性树脂的软化点也以比预浸片1中树脂的软化点低为宜。由此，在预浸片1中的树脂熔融粘度高的区域，也就是在树脂变软但尚难流动的区域，预浸片1较易压缩，进而使导电胶4中导电性粒子间的压接力增大。预浸片1因树脂熔融而致的半固化片1的变形变小，树脂的流动小，导电胶4将难以流出。
在压缩时，促进了导电胶4中的树脂软化，导电胶4的粘度处于最低点附近，导电胶4中的树脂易于扩散到金属箔5a、5b的表面，导电胶4中导电性粒子间的压接力将增大。
由于预浸片1属于B阶，与铜箔5a、5b的粘接力很大。
预浸片1的基材采用芳香族聚酰胺纤维无纺布，因而电路基板的机械强度大且重量轻。更进而能减小贯通孔3的直径，可制得在孔3中所充填导电胶4的电阻值稳定、高质量的电路基板。
预浸片1的基材采用玻璃纤维织布或无纺布，则可提高电路基板的机械、物理化学强度，尤其在纵方向的压缩率较低的场合，预浸片1的贯通孔3中充填的导电胶的电阻值可以很稳定、得到高质量的电路基板。
把在预浸片1中所浸渍树脂1b的软化点附近的温度设定为加热温度，在保持加热温度的同时，以一定时间及预定压力进行加热加压，可抑制预浸片1的树脂流动。特别是对于以压缩率较低为10％或以下的玻璃纤维织布或无纺布为基材1a的预浸片1，其效果很显著。
在预浸片1的浸渍树脂1b的软化点附近的温度下进行压缩后，将叠层体81于较此更高的温度下成形，由此可提高层间的粘接力，使导电胶的电阻值稳定，得到高质量的电路基板。
在预浸片1的浸渍树脂1b的软化点附近的温度下加热叠层体81，随后在较此更高的温度即树脂的流动、固化区域的温度下加热，由此可提高层间的粘接力。
在预浸片1的浸渍树脂1b的软化点附近的温度下加热叠层体81，随后在较此更高的温度即树脂的流动、固化区域的温度下加热，进而在比流动、固化区域的温度更高的树脂1b的固化温度下加热，可提高层间的粘接力。因此，可得到导电胶的电阻值稳定，高质量的电路基板。
选定具有50℃～130℃温度范围软化区域的树脂为预浸片1的浸渍树脂1b，由此可得到该树脂变柔软但尚难以流动的区域的温度范围是65℃～85℃，以及流动及进行固化反应的区域的温度范围是85℃～140℃。由该树脂可得到易于压缩、树脂易流动和易于成形的预浸片1。由此，还可得到在压缩率小的预浸片1的贯通孔3中所充填导电胶4的电阻值稳定、高质量的电路基板。
在一旦把叠层体81从加热装置或加热、加压装置中取出后，应将叠层体81冷却到树脂1b软化点或以下的温度，由此铜箔5a、5b和电路基板上的电路图形6a、6b与预浸片的异种材料间的粘接力可增大，并变得平坦。在进一步冷却到树脂1b的软化点以下的温度后，预浸片1树脂熔融时的导电胶4的流出受到抑制，所以能使导电胶的电阻值稳定。
此外，把叠层体81用加热炉等加热装置加热，在取出过程中温度就下降，因而可提高质量和生产效率。
由本发明方法所制得的电路基板，即使使用了压缩率小的预浸片，其充填于贯通孔中导电胶的电阻值也是稳定的。

Claims (12)

1.一种电路基板的制造方法，其特征在于包括下列步骤：准备具有基材和浸渍于所述基材中的树脂、及具有第一面和与所述第一面相对的第二面的预浸片的步骤；在所述预浸片的所述第一面上重叠第一金属箔形成叠层体的步骤；把所述叠层体以所述树脂软化点附近的温度并以预定压力进行压缩的步骤；所述叠层体以所述预定压力进行压缩的步骤后，把所述叠层体冷却到所述树脂软化点或软化点以下温度的步骤；在所述叠层体中，把所述叠层体的所述第一金属箔和所述预浸片粘接，使所述树脂固化的步骤。
2.权利要求1所记载的制造方法，其中，把所述叠层体以所述预定压力进行压缩的步骤，包含把所述预浸片以不足10％的压缩率进行压缩的步骤。
3.权利要求1或2所记载的制造方法中，其中，在所述预浸片的所述第一面上重叠所述第一金属箔形成所述叠层体的步骤，包括在所述预浸片的所述第二面上重叠第二金属箔得到所述叠层体的步骤。
4.权利要求1或2所记载的制造方法中，其中还具备在所述预浸片上形成贯通所述第一面和所述第二面的贯通孔的步骤以及在所述贯通孔中充填导电胶的步骤。
5.权利要求4所记载的制造方法，其中，所述导电胶合有导电性填料和热固化性树脂，所述热固化性树脂的软化点比所述预浸片的所述树脂的软化点低。
6.权利要求1或2所记载的制造方法，其中，所述的预浸片为可压缩的B阶。
7.权利要求1或2所记载的制造方法，其中，所述的预浸片的所述基材为芳香族聚酰胺纤维无纺布。
8.权利要求1或2所记载的制造方法，其中，所述的预浸片的所述基材由玻璃纤维所构成。
9.权利要求1或2所记载的制造方法，其中，在所述叠层体上把所述叠层体的所述第一金属箔与所述预浸片粘接使所述树脂固化步骤的工序，包括在比所述树脂软化点附近的第一温度高的第二温度下对所述叠层体加热的步骤；以及在所述第二温度下对所述叠层体加热的步骤之后，在比所述第二温度高的第三温度下对所述叠层体加热的步骤。
10.权利要求9所记载的制造方法，其中，第二温度是所述树脂的流动、固化区域的温度。
11.权利要求9所记载的制造方法，其中，第三温度是所述树脂的固化温度。
12.权利要求1或2所记载的制造方法，其中，所述的预浸片的所述树脂具有50℃～130℃温度范围的软化区域。
CNB2004800017488A 2003-12-10 2004-11-30 电路基板的制造方法 Expired - Fee Related CN100477883C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003411456A JP3972895B2 (ja) 2003-12-10 2003-12-10 回路基板の製造方法
JP411456/2003 2003-12-10

Publications (2)

Publication Number Publication Date
CN1723746A CN1723746A (zh) 2006-01-18
CN100477883C true CN100477883C (zh) 2009-04-08

Family

ID=34674990

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800017488A Expired - Fee Related CN100477883C (zh) 2003-12-10 2004-11-30 电路基板的制造方法

Country Status (7)

Country Link
US (1) US7281325B2 (zh)
EP (1) EP1694105A4 (zh)
JP (1) JP3972895B2 (zh)
KR (1) KR100737057B1 (zh)
CN (1) CN100477883C (zh)
TW (1) TW200522831A (zh)
WO (1) WO2005057997A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101374390B (zh) * 2007-08-24 2011-03-30 富葵精密组件(深圳)有限公司 用于电路板导电胶填充的导气板及导电胶填充方法
KR101019155B1 (ko) * 2008-12-03 2011-03-04 삼성전기주식회사 기판 제조방법
DE102009051374A1 (de) * 2009-10-30 2011-06-16 Robert Bosch Gmbh Vorrichtung zum Refelektieren beschleunigter Elektronen
CN102244980A (zh) * 2010-05-13 2011-11-16 台光电子材料股份有限公司 金属基板的制造方法
US9505177B2 (en) * 2010-12-02 2016-11-29 Toray Industries, Inc. Method for producing a metal composite
GB2529346A (en) * 2011-03-31 2016-02-17 Plasyl Ltd Improvements for electrical circuits
WO2014088099A1 (ja) * 2012-12-06 2014-06-12 三菱瓦斯化学株式会社 金属箔張積層板の製造方法
DE102012025409A1 (de) * 2012-12-20 2014-06-26 Thomas Hofmann Leiterplatte mit echtholzlagenverbundwerkstoff
CN103153001B (zh) * 2013-02-05 2016-11-16 浙江宇视科技有限公司 一种pcb板加工方法
JP6206159B2 (ja) * 2013-12-17 2017-10-04 三菱電機株式会社 半導体装置の製造方法
US9380700B2 (en) * 2014-05-19 2016-06-28 Sierra Circuits, Inc. Method for forming traces of a printed circuit board
US9631279B2 (en) * 2014-05-19 2017-04-25 Sierra Circuits, Inc. Methods for forming embedded traces

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE788117A (fr) * 1971-08-30 1973-02-28 Perstorp Ab Procede de production d'elements pour circuits imprimes
GB8333753D0 (en) * 1983-12-19 1984-01-25 Thorpe J E Dielectric boards
EP0291629A3 (de) * 1987-05-16 1990-02-28 Aeg Isolier- Und Kunststoff Gmbh Verfahren zum kontinuierlichen Herstellen von bandförmigem Basismaterial
SE9203327L (sv) * 1992-11-06 1993-12-20 Metfoils Ab Förfarande vid mönsterkortstillverkning samt användning därvid
US5527998A (en) * 1993-10-22 1996-06-18 Sheldahl, Inc. Flexible multilayer printed circuit boards and methods of manufacture
JP3889856B2 (ja) * 1997-06-30 2007-03-07 松下電器産業株式会社 突起電極付きプリント配線基板の製造方法
JPH11238958A (ja) * 1998-02-24 1999-08-31 Matsushita Electric Ind Co Ltd 回路基板の製造方法及び製造装置
US6183880B1 (en) * 1998-08-07 2001-02-06 Mitsui Mining & Smelting Co., Ltd. Composite foil of aluminum and copper
JP2000117894A (ja) * 1998-10-20 2000-04-25 Hitachi Chem Co Ltd 積層板の製造方法及び該製造方法にて製造された積層板
US6163957A (en) * 1998-11-13 2000-12-26 Fujitsu Limited Multilayer laminated substrates with high density interconnects and methods of making the same
JP2000156566A (ja) * 1998-11-20 2000-06-06 Matsushita Electric Ind Co Ltd プリント配線基板の製造方法および電子部品実装配線基板の製造方法
JP2002067061A (ja) * 2000-08-29 2002-03-05 Matsushita Electric Works Ltd 金属張り積層板の製造方法
JP4245870B2 (ja) * 2001-09-03 2009-04-02 パナソニック株式会社 回路形成基板の製造装置および回路形成基板の製造方法
JP3572305B2 (ja) 2001-09-27 2004-09-29 松下電器産業株式会社 絶縁シートおよび多層配線基板ならびにその製造方法
JP2003213017A (ja) * 2002-01-17 2003-07-30 Hitachi Chem Co Ltd プリプレグの製造方法
JP3982417B2 (ja) * 2003-01-14 2007-09-26 松下電器産業株式会社 回路基板の製造方法
EP1487245B1 (en) * 2003-01-14 2013-03-27 Panasonic Corporation Manufacturing method for a circuit board
JP3982418B2 (ja) * 2003-01-14 2007-09-26 松下電器産業株式会社 回路基板の製造方法

Also Published As

Publication number Publication date
US7281325B2 (en) 2007-10-16
EP1694105A1 (en) 2006-08-23
CN1723746A (zh) 2006-01-18
EP1694105A4 (en) 2009-12-23
TWI337516B (zh) 2011-02-11
KR100737057B1 (ko) 2007-07-06
JP2005175116A (ja) 2005-06-30
KR20060037238A (ko) 2006-05-03
WO2005057997A1 (ja) 2005-06-23
US20060064871A1 (en) 2006-03-30
TW200522831A (en) 2005-07-01
JP3972895B2 (ja) 2007-09-05

Similar Documents

Publication Publication Date Title
KR100777548B1 (ko) 열 프레스용 쿠션재 및 그 제조 방법과 적층판의 제조 방법
CN100477883C (zh) 电路基板的制造方法
CN100539813C (zh) 电路成形基板制造方法和用于制造电路成形基板的材料
US8152953B2 (en) Method of making printed wiring board and method of making printed circuit board unit
CN100466883C (zh) 电路基板及其制造方法
KR101769554B1 (ko) 폴리이미드가 코팅된 연성 복합기판, 이의 제조방법 및 이를 포함하는 전자 소자의 비아홀 구조체
JP3364145B2 (ja) 多層プリント配線板の製造方法
CN101411253B (zh) 多层布线基板及其制造方法
JP2000151116A (ja) 多層プリント基板の製造方法とその製造装置
JP3982417B2 (ja) 回路基板の製造方法
JPH0463769B2 (zh)
JP3928560B2 (ja) 回路基板
JP3982418B2 (ja) 回路基板の製造方法
CN114466508B (zh) 可拉伸电路结构及生产方法
JPH07212044A (ja) リジットフレキシブル複合配線板の製造方法
JP4196126B2 (ja) 回路基板の製造方法
JP4196125B2 (ja) 回路基板の製造方法
CN102523686A (zh) 增大绝缘板表面粗糙度的方法
JP4142954B2 (ja) プリント配線板の製造装置
JPH11163537A (ja) 多層回路板製造用プリプレグ及び多層回路板の製造法
JPH04215496A (ja) 多層回路板の製造方法
JPH0737938A (ja) フィルムキャリア及びその製造方法
JP2002067061A (ja) 金属張り積層板の製造方法
JPH1131886A (ja) 多層プリント配線板の製造方法
JPS59149084A (ja) 積層板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090408

Termination date: 20141130

EXPY Termination of patent right or utility model