JP5493463B2 - ビルドアップ多層基板とこの製造方法 - Google Patents
ビルドアップ多層基板とこの製造方法 Download PDFInfo
- Publication number
- JP5493463B2 JP5493463B2 JP2009118311A JP2009118311A JP5493463B2 JP 5493463 B2 JP5493463 B2 JP 5493463B2 JP 2009118311 A JP2009118311 A JP 2009118311A JP 2009118311 A JP2009118311 A JP 2009118311A JP 5493463 B2 JP5493463 B2 JP 5493463B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- layer
- build
- wiring pattern
- inorganic filler
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
以下、本発明の実施の形態におけるプリント配線板について、図1〜図5を用いて説明する。
次に、実施の形態2として、ビルドアップ多層基板(ビルドアップ多層プリント配線板等と呼ばれることもある)について、図5〜図6を用いて説明する。
次に、実施の形態3を用いて、空孔15の形成方法の一例について説明する。
実施の形態4として、プリント配線板14やビルドアップ多層基板23の製造方法の一例について、図7〜図12を用いて説明する。
次に実施の形態5として、次に作製した多層プリント配線板の特性の評価結果について報告する。実験として、図1等に示した少なくとも無機フィラー16と樹脂18とからなる1層以上の絶縁層11と1層以上の配線パターン層12とが交互に積層された積層体と前記配線パターン層12との層間を電気的に接続するめっき導体17を有したスルーホール13とを有するプリント配線板14であって前記めっき導体17と接している前記絶縁層11に、前記無機フィラー16の粒径の0.5倍以上5.0倍以下の空孔15を、前記スルーホール13を取り囲んで複数個形成した接続信頼性評価用の6層スルーホール基板(実施例1)と、比較例として同じ樹脂系で空孔の無い6層スルーホール基板を、異なる条件で複数種類(比較例1、比較例2)作製し、オイルディップ試験を行い、抵抗値変動について評価を行った結果を、以下の(表1)に示す。オイルディップ試験の条件は260℃(15秒)⇔20℃(20秒)とし、抵抗値変動が20%以上となったものを不良と判断した。
12 配線パターン層
13 スルーホール
14 プリント配線板
15 空孔
16 無機フィラー
17 めっき導体
18 樹脂
19 欠乏層
20 コア基板
21 ビルドアップ層
22 バイアホール
23 ビルドアップ多層基板
24 配線材料
25 基材
26 プリプレグ
27 積層体
28 矢印
29 プレス
30 孔
31 ビルドアップ積層体
Claims (6)
- 複数の第1の配線パターン層と、この第1の配線パターン層間を電気的に接続する層間接続部とを有したコア基板と、
前記コア基板の一面以上に形成された、少なくとも無機フィラーと樹脂とからなるビルドアップ層と、複数の第2の配線パターン層と、が交互に積層された積層体と、
前記ビルドアップ層に形成した前記第2の配線パターン層間を電気的に接続するめっき導体からなるバイアホールと、
を有するビルドアップ多層基板であって、
前記ビルドアップ層の前記バイアホールの周囲には前記めっき導体からなる突起が設けられ、前記突起を有する前記バイアホールを囲う部分に前記無機フィラーの0.5倍以上5.0倍以下の複数個の空孔が設けられ、前記突起は一部の前記空孔に前記めっき導体が設けられたものであるビルドアップ多層基板。 - 複数の第1の配線パターン層と、少なくとも無機フィラーと樹脂とからなる絶縁層と、前記第1の配線パターン層間を電気的に接続する層間接続部とを有したコア基板と、
前記コア基板の一面以上に形成されたビルドアップ層と、第2の配線パターン層と、が交互に積層された積層体と、
前記ビルドアップ層に形成した前記第2の配線パターン層間を電気的に接続するバイアホールと、
を有するビルドアップ多層基板であって、
前記層間接続部は、めっき導体からなるスルーホールであって、
前記コア基板に設けられた前記スルーホールの周囲には前記めっき導体からなる突起が設けられ、前記突起を有する前記スルーホールを囲う部分に前記無機フィラーの0.5倍以上5.0倍以下の複数個の空孔が設けられ、前記突起は前記空孔の一部に前記めっき導体が設けられたものであるビルドアップ多層基板。 - 前記スルーホールもしくは前記バイアホールの周囲に設けた突起の一部以上は、前記絶縁層またはビルドアップ層に埋め込まれている請求項1もしくは2のいずれかひとつに記載のビルドアップ多層基板。
- 前記スルーホールもしくは前記バイアホールの周囲部分に形成された前記空孔は、前記めっき導体から離れるに従い発生頻度が低下するように設けた請求項1もしくは2のいずれか一つに記載のビルドアップ多層基板。
- 少なくとも無機フィラーと樹脂とからなる半硬化状態のシート状の第1の絶縁層の表裏面に第1の配線材料を積層配置し、加熱加圧によって接着し積層体を形成する第1の熱プレス工程と、
前記積層体上の配線材料層をエッチングにより配線パターン層とし、両面板を形成する工程と、
前記両面板の表裏面に、未硬化状態のシート状の第2の絶縁層と、第2の配線材料とを積層配置し、加熱加圧によって接着することで多層積層体を形成する第2の熱プレス工程と、
前記多層積層体に孔を形成する工程と、
前記孔の内壁に、前記無機フィラーの0.5倍以上5.0倍以下の複数の空孔を形成する工程と、
前記孔の内壁に、前記積層体の前記配線パターン層を電気的に接続するめっき導体を形成する工程と、を含む請求項2に記載のビルドアップ多層基板の製造方法。 - 少なくとも各配線パターン層の層間を電気的に接続する層間接続部を有したコア基板を形成する工程と、
前記コア基板の表裏面に形成された少なくとも無機フィラーと樹脂とからなる1層以上のビルドアップ層と1層以上の配線材料とを交互に積層し、仮積層体を形成する工程と、
前記仮積層体を加熱加圧によって接着しビルドアップ積層体を形成する熱プレス工程と、
前記ビルドアップ積層体に形成された有底の孔の内壁周囲に、前記無機フィラーの0.5倍以上5.0倍以下の空孔を形成する工程と、
前記孔の内壁に、積層体の前記配線パターン層を電気的に接続するめっき導体を形成する工程と、を含む請求項1に記載のビルドアップ多層基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009118311A JP5493463B2 (ja) | 2009-05-15 | 2009-05-15 | ビルドアップ多層基板とこの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009118311A JP5493463B2 (ja) | 2009-05-15 | 2009-05-15 | ビルドアップ多層基板とこの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010267839A JP2010267839A (ja) | 2010-11-25 |
JP5493463B2 true JP5493463B2 (ja) | 2014-05-14 |
Family
ID=43364556
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009118311A Expired - Fee Related JP5493463B2 (ja) | 2009-05-15 | 2009-05-15 | ビルドアップ多層基板とこの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5493463B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102066907B (zh) | 2008-03-28 | 2014-06-25 | 株式会社堀场制作所 | 光分析计和分析计用波长稳定化激光装置 |
JP7430990B2 (ja) * | 2019-06-26 | 2024-02-14 | 新光電気工業株式会社 | 配線基板の製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0824216B2 (ja) * | 1993-12-13 | 1996-03-06 | 日本電気株式会社 | 多層印刷配線板の製造方法 |
JP2000191910A (ja) * | 1998-12-24 | 2000-07-11 | Fujitsu Ltd | 耐熱性樹脂組成物、層間絶縁膜及び多層回路基板 |
JP2005285862A (ja) * | 2004-03-26 | 2005-10-13 | Kyocera Corp | 配線基板 |
-
2009
- 2009-05-15 JP JP2009118311A patent/JP5493463B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010267839A (ja) | 2010-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9040837B2 (en) | Wiring board and method for manufacturing the same | |
WO2001045478A1 (fr) | Carte a circuit imprime multicouche et procede de production | |
JP5561279B2 (ja) | プリント配線板、ビルドアップ多層基板とその製造方法 | |
JP5598212B2 (ja) | ハイブリッドコア基板とその製造方法、半導体集積回路パッケージ、及びビルドアップ基板とその製造方法 | |
US20100212946A1 (en) | Wiring board and method for manufacturing the same | |
US20090095509A1 (en) | Core substrate and method of producing the same | |
US10674608B2 (en) | Printed circuit board and manufacturing method thereof | |
JP2010157664A (ja) | 電気・電子部品内蔵回路基板とその製造方法 | |
JP2017135357A (ja) | 印刷配線板およびその製造方法 | |
JP6674016B2 (ja) | 印刷配線板およびその製造方法 | |
JP5493463B2 (ja) | ビルドアップ多層基板とこの製造方法 | |
TW517504B (en) | Circuit board and a method of manufacturing the same | |
JP2007005815A (ja) | 多層印刷回路基板およびその製造方法 | |
KR101281898B1 (ko) | 다층 프린트배선판 및 그 제조방법 | |
JP2020057767A (ja) | プリント配線基板 | |
JP3674662B2 (ja) | 配線基板の製造方法 | |
JP2005238520A (ja) | プリプレグ及び多層プリント配線板 | |
KR100704927B1 (ko) | 페이스트 범프를 이용한 인쇄회로기판 및 그 제조방법 | |
JP2006173399A (ja) | 配線基板 | |
JP5100429B2 (ja) | 多層プリント配線板の製造方法 | |
JP3238901B2 (ja) | 多層プリント配線基板およびその製造方法 | |
JP2002280741A (ja) | 多層プリント配線板とその製造法 | |
JP2008181915A (ja) | 多層プリント配線板及びその製造方法 | |
JP6017921B2 (ja) | 多層配線基板の製造方法 | |
KR101077336B1 (ko) | 인쇄회로기판의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120509 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20121217 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130528 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130726 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20140107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140217 |
|
LAPS | Cancellation because of no payment of annual fees |