JP5493463B2 - ビルドアップ多層基板とこの製造方法 - Google Patents

ビルドアップ多層基板とこの製造方法 Download PDF

Info

Publication number
JP5493463B2
JP5493463B2 JP2009118311A JP2009118311A JP5493463B2 JP 5493463 B2 JP5493463 B2 JP 5493463B2 JP 2009118311 A JP2009118311 A JP 2009118311A JP 2009118311 A JP2009118311 A JP 2009118311A JP 5493463 B2 JP5493463 B2 JP 5493463B2
Authority
JP
Japan
Prior art keywords
hole
layer
build
wiring pattern
inorganic filler
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009118311A
Other languages
English (en)
Other versions
JP2010267839A (ja
Inventor
祥与 北川
俊行 朝日
直幸 谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2009118311A priority Critical patent/JP5493463B2/ja
Publication of JP2010267839A publication Critical patent/JP2010267839A/ja
Application granted granted Critical
Publication of JP5493463B2 publication Critical patent/JP5493463B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、高機能化する半導体等の各種電子部品を高密度に実装する際に用いられる、高い接続信頼性を有するスルーホールおよびバイアホールを用いたビルドアップ多層基板とこの製造方法に関するものである。
従来、電子部品実装用のプリント配線板としては、ガラスエポキシ樹脂からなるプリプレグと銅箔とからなる部材を、複数枚積層、一体化し、硬化したものが用いられている。機器の小型化、高性能化に伴い半導体等の各種電子部品を高密度に実装する必要があり、高密度配線に適したスルーホールやバイアホールの高接続信頼性化が求められている。例えば、ドリルでのスルーホール穴加工を施した後、無電解めっき前のデスミア処理を行い、スルーホール内壁面の絶縁層部の樹脂を溶解する事でその表面粗度を高める。その後スルーホール内壁面に、無電解めっき、電解めっきプロセスにより作製した電解銅とスルーホール壁面との密着性を高めることで、スルーホール壁面と電解銅とのアンカー効果が高まり、熱衝撃試験などの接続信頼性を高める方法などがとられている。
図12は、従来の多層基板の断面図である。図12において、絶縁層1で絶縁された複数層の配線2は、スルーホール3で接続され、多層基板4を構成している。次に点線5で示す部分について、図13を用いて説明する。
図13は、図12の点線部(スルーホール3付近)の顕微鏡写真である。図13に示すように、スルーホール3の壁面に形成されためっき電極6と、絶縁層1との界面に凹凸は少ないため、互いの密着力が課題となる場合があった。また各種信頼性試験において、スルーホール3の壁面に形成されためっき電極6が、絶縁層1から剥離する場合があったが、これは絶縁層1(例えば、エポキシ樹脂をガラス繊維に含浸したもの)と、めっき電極(例えば、銅)との熱膨張係数の違いが影響すると考えられる。
なお、この出願に関する先行技術文献情報としては、例えば、特許文献1が知られている。
特開2000−294929号公報
しかしながら、ファインパターンを形成するためにめっき導体を薄くし、さらなる配線の高密度化が進むと、加熱時やヒートサイクル条件においてスルーホールやバイアホール部にこれら部材の熱膨張係数の違いによるクラック等による断線や、絶縁層とめっき導体との剥離等が生じ、充分な接続信頼性を確保できないという課題がある。
前記課題を解決するために、本発明は、複数の第1の配線パターン層と、この第1の配線パターン層間を電気的に接続する層間接続部とを有したコア基板と、前記コア基板の一面以上に形成された、少なくとも無機フィラーと樹脂とからなるビルドアップ層と、第2の配線パターン層と、が交互に積層された積層体と、前記ビルドアップ層に形成した前記第2の配線パターン層間を電気的に接続するめっき導体からなるバイアホールと、を有するビルドアップ多層基板であって、前記ビルドアップ層の前記めっき導体からなるバイアホールの周囲には前記めっき導体からなる突起が設けられ、前記突起を有する前記バイアホールを囲う部分に前記無機フィラーの0.5倍以上5.0倍以下の複数個の空孔が設けられ、前記突起は一部の前記空孔に前記めっき導体がけられたものであるビルドアップ多層基板とする。
本発明のプリント配線板によれば、めっき導体を囲う絶縁層に、複数個の空孔を形成し、あるいはめっき導体の前記絶縁層側に複数の突起をアンカーとして設けることで、スルーホールやバイアホール部に熱膨張係数等の違いによるクラック等の発生を抑制できる優れた接続信頼性を有する多層プリント配線板を提供する事ができる。
本発明の実施の形態におけるプリント配線板の断面構造の一例を示す断面図 スルーホール部分の拡大断面を示す模式図 発明者らの試作品の拡大断面を示す顕微鏡写真 スルーホールの周囲を囲むように形成した空孔の形成状態を模式的に説明する断面図 実施の形態2におけるビルドアップ多層プリント配線板の断面図 バイアホール付近を拡大模式的に説明する断面図 (A)〜(C)は、共にプリント配線板の製造方法の一例を説明する断面図 (A)〜(D)は、共に空孔を形成する様子を説明する断面図 (A)(B)は、共にビルドアップ積層体を製造する様子を説明する断面図 (A)〜(C)は、共にビルドアップ積層体のビルドアップ層に欠乏層を形成する様子を説明する断面図 コア基板の一部に欠乏層を設けた様子を説明する断面図 従来の多層基板の断面図 図12の点線5で示す部分の顕微鏡写真
(実施の形態1)
以下、本発明の実施の形態におけるプリント配線板について、図1〜図5を用いて説明する。
図1は、本発明の実施の形態におけるプリント配線板の断面構造の一例を示す断面図である。図1において、11はガラスエポキシ樹脂等からなる絶縁層、12は銅箔等からなる配線パターン層、13はドリル等で形成された孔の中にめっき等で導体が形成されてなるスルーホール、14は多層のプリント配線板、15は空孔、16は無機フィラー、17はめっき導体であり、層間接続部を構成する。
図1において、多層のプリント配線板14は、少なくとも無機フィラー16と樹脂(樹脂は図示していない)とからなる絶縁層11と、配線パターン層12とを交互に積層してなる積層体に、前記配線パターン層12の層間を電気的に接続するめっき導体17を有したスルーホール13から形成されている。
図1の点線5で示した部分(スルーホール13(あるいはめっき導体17)と絶縁層11との界面付近)について、図2を用いて更に詳しく説明する。
図2はスルーホール13部分の拡大断面を示す模式図である。図2において、18は樹脂であり、例えばエポキシ樹脂のような熱硬化性樹脂である。19は欠乏層であり、無機フィラー16が除去されてなる空孔15と、樹脂18と、から形成されている。なお空孔15の大きさ(高さや直径、体積、断面積等)は、無機フィラー16に相似させることは有用である。
また図2において、スルーホール13の壁面を形成するめっき導体17の一部(特に絶縁層11と接する面)には、複数の突起(例えば、点線5で示す部分)を設けているが、この突起の存在が、めっき導体17と絶縁層11との間の密着強度をアンカー効果によって高める。なおめっき導体17の表面に受ける突起の大きさ(高さや直径、体積、断面積等)は、無機フィラー16に相似させることは有用である。
図2に示すように、めっき導体17と接している(あるいはめっき導体17を360度、全周で囲んでいる、あるいはめっき導体17に面している部分の)絶縁層11には、空孔15がスルーホール13を取り囲んで複数個存在している事を示している。
図3は、発明者らの試作品の拡大断面を示す顕微鏡写真である。図3は、図2で示した模式図に対応している。図3において、めっき導体17は、スルーホール13の壁面を形成し、めっき導体17の一部は複数の突起となって、点線5で示すように絶縁層11に埋め込まれアンカー効果を発現させている。まためっき導体17と接する絶縁層11には、欠乏層19を設けている。図3において、欠乏層19とは、樹脂18中に分散された無機フィラー16の欠乏した層であり、例えば無機フィラー16の大きさ(あるいは高さ、直径、体積、断面積の一つ以上であっても良い)に対応した空孔15が、スルーホール13の周囲をグルッと囲むように複数個形成されたものである。なお図3において25は基材としてのガラスクロスの一部であり、詳細は後述する図7(A)等で説明する。
図4は、スルーホール13の周囲を囲むように形成した空孔15の平面方向での形成状態を模式的に説明する断面図である。
図4に示すように、略円形のスルーホール13の壁面(絶縁層11側)には、めっき導体17が形成されている。そしてめっき導体17の、絶縁層11と接する(あるいは面する)部分には、複数の突起(点線5で囲んでいる)を形成している。またスルーホール13の周囲部分部に、複数個の空孔15を形成している。なお空孔15の出現頻度は、スルーホール13近くが高くなるように、スルーホール13から離れるほど、小さくなるように設定している。なお図4において、無機フィラー16は図示していない。
図4において空孔15は、無機フィラー16が除去されて形成されたものである。そのため元々、絶縁層11中における無機フィラー16の面内分布が均一であったとしても、図4に示すようにスルーホール13付近では、無機フィラー16が少なくなり、無機フィラー16がエッチング等で除去された分だけ、空孔15が増加する。すなわち図4はスルーホール13付近では、スルーホール13に近づくほど、空孔15の頻度(あるいは発生頻度)が増加し、その分、無機フィラー16の頻度(あるいは発生頻度)が低下することを示している。
図4に示すように、スルーホール13部分を上面から観察した場合、空孔15はめっき導体17の近傍ほど多く、めっき導体17から離れるに従い、空孔15の量は少なくなる。ここで示している空孔15としては、断面観察用にサンプルを樹脂埋めし、イオンミリング処理などでの研磨後の観察断面で見られる空孔である。空孔15の中に空気等の誘電率の低い絶縁材料を充填されても良い。
さらに前記空孔15の少なくとも一部にめっき導体17を形成することで、めっき導体17の絶縁層11側に無機フィラー16の粒径等に対応した複数の突起を設けることができ、このアンカー効果により絶縁層11とめっき導体17との密着性を強くし、スルーホール13の接続信頼性を高める効果がある。
また、前記空孔15が存在する層(すなわち、欠乏層19)は、無機フィラー16の比率が低くなるため局所的に低弾性率となる。そして熱衝撃試験などでの熱膨張係数の差による応力に対する応力緩和作用が得られるため、スルーホール13の接続信頼性を高める効果がある。
以上のように、少なくとも無機フィラー16と樹脂18とからなる1層以上の絶縁層11と、1層以上の配線パターン層12とが積層された積層体と、前記配線パターン層12間を電気的に接続するめっき導体17を有したスルーホール13と、を有する多層のプリント配線板14であって、前記めっき導体17に面している前記絶縁層11に、前記めっき導体17を囲うように形成した前記無機フィラー16の粒径の0.5倍以上5.0倍以下の複数個の空孔15と、あるいは前記めっき導体17の前記絶縁層11側の界面に、前記無機フィラー16の粒径の0.5倍以上5.0倍以下の大きさの複数の突起と、のいずれか一つ以上を設けたプリント配線板14とする。
なお空孔15の大きさや、めっき導体17の絶縁層11側に設ける突起の大きさは、無機フィラー16の粒径の0.5倍以上5.0倍以下が望ましい。0.5倍未満の場合、所定の強度や応力緩和機能が得られない場合がある。また5.0倍を超えると、プリント配線板の薄型化やファインパターン化に影響を与える場合がある。
(実施の形態2)
次に、実施の形態2として、ビルドアップ多層基板(ビルドアップ多層プリント配線板等と呼ばれることもある)について、図5〜図6を用いて説明する。
図5は、実施の形態2におけるビルドアップ多層基板の断面図である。図5において、20はコア基板、21はビルドアップ層、22はバイアホール(ビアホールとも呼ばれる)、23はビルドアップ多層基板である。
図5に示すビルドアップ多層基板23は、各配線パターン層12の層間を電気的に接続する層間接続部(例えば、図5におけるスルーホール13、あるいはめっき導体17。なお層間接続部は、スルーホール13に限定する必要はなく、導電性ペースト等であっても良い)。なお図5における欠乏層19の位置は、模式的に、楕円で示している。
また配線パターン層12を有したコア基板20の表裏面には、少なくとも無機フィラー16と樹脂(番号は付与していない)とからなる1層以上のビルドアップ層21と、1層以上の配線パターン層12とを交互に積層してなるビルドアップ層21が形成されている。なおビルドアップ層21部分に形成された複数の配線パターン層12間の電気的な接続は、めっき技術等で作成したバイアホール22で行うことで、表層の配線パターン層のファイン化が可能となる。またバイアホール22の形成と、ビルドアップ層21における配線パターン層12の形成とを、共にめっき(セミアディティブ法も含む)で形成することは有用である。次に図6を用いて、バイアホール22部分に設けた欠乏層19等の細部について説明する。
図6は、バイアホール22付近を拡大模式的に説明する断面図である。図6において、バイアホール22やめっき導体17は、斜め状(いわゆるすり鉢状、あるいはテーパー状)に形成されているが、斜めの角度等は必要に応じて最適化すればよい。
図6に示すように、めっき導体17からなるバイアホール22と接している(あるいは面している)ビルドアップ層21には複数の空孔15を、バイアホール22を囲うように設けている。
図6のバイアホール22が接するビルドアップ層21側は、更に突起(例えば、点線5で囲う部分)も設けている。
また空孔15を有する欠乏層19も設けている。図6における欠乏層19は、樹脂18と、空孔15とから構成されているが、空孔15の代わりに、空孔15の一部以上にめっき導体17が形成されてなる突起とすることも有用である。また欠乏層19における空孔15や突起(番号は付与していない)の頻度(あるいは発生密度)は、ビルドアップ層21における樹脂18中の無機フィラー16の頻度(あるいは発生密度)と、略同じとする。
なお図5、図6のバイアホール22の平面方向での断面図は、前述の図4と共通するため、図面等は省略するが、前述の図4同様に、バイアホール22部分を取り囲んで空孔15が複数個形成されている。また前記空孔15はめっき導体17の近傍ほど多く、めっき導体17から離れるに従い、空孔15の量は少なくなることは言うまでも無い。
特にビルドアップ層21において、空孔15を設けることで、無機フィラー16の比率が低くなるため局所的に低弾性率となる。そのため、熱衝撃試験などでの熱膨張係数の差による応力に対する応力緩和作用が得られ、バイアホール22の接続信頼性を高める効果がある。
またビルドアップ層21に形成した空孔15の少なくとも一部以上にめっき導体17を形成することは有用である。このように、ビルドアップ層21とめっき導体17との接着面に粗化面(あるいは複数の突起)が形成される事で、アンカー効果によりめっき導体17とビルドアップ層21との密着性を強くし、バイアホール22の接続信頼性を高める効果がある。
この効果はコア基板20の形態に関わらず発現する。
(実施の形態3)
次に、実施の形態3を用いて、空孔15の形成方法の一例について説明する。
ここで空孔15は主にめっき工程やパターニング工程で用いられる酸性溶液により、絶縁層11もしくはビルドアップ層21に含まれる無機フィラー16を溶出させて形成する事ができる。そのため、前記空孔15の大きさは絶縁層11もしくはビルドアップ層21に含有している無機フィラー16の大きさに合わせることが望ましい。なお空孔15の大きさは無機フィラー16の平均粒径の0.5倍〜5.0倍が望ましい。さらに、パターニング工程で用いる酸性溶液のpHや、その溶液種、もしくは処理時間などを変更する事により、これら空孔15が存在する欠乏層19の厚みを制御する事が可能である。
また、前記酸性溶液に対して溶解性の無いフィラーを混合する事によって、空孔15が存在する欠乏層19の大きさを制御する事も可能である。例えば、前述の図3において、基材25としてガラスクロスのような酸性溶液に対する溶解性の低い部材を残すことも有用である。
また、無機フィラー16に表面処理剤などで表面処理をされている場合について、説明する。ドリル、またはレーザーなどを用いてスルーホール13および、バイアホール22の加工を行うと、無機フィラー16の表面が物理的に切削もしくは変質するため、表面処理を実施していない新表面が露出する。その後、めっき工程やパターニング工程での酸性溶液により、露出した新表面から溶出していくため、結果的に形成される空孔15の量はほとんど変わらない。
発明者らの実験によると、少なくとも一部にめっき導体17が形成されている空孔15の大きさは無機フィラー16の平均粒径の0.5倍〜5.0倍とすることが最適であった。またエッチング方法を用いることで、無機フィラー16の溶出により空孔15を形成することができるので、空孔15の大きさが無機フィラー16の粒径の0.5倍未満になりにくい。また、無機フィラー16を一次粒子まで均一に分散させて絶縁層11やビルドアップ層21を形成することで、空孔15の大きさを、無機フィラー16の粒径の5.0倍以下に抑えることができる。なお5.0倍を超えた場合、例えば含有している無機フィラー16の分散状態が悪くて凝集構造を取っているためであり、形成される空孔15も不均一な状態で存在し、めっき導体17との密着性や応力緩和層などの接続信頼性などの所望の特性が得られなくなる場合がある。
(実施の形態4)
実施の形態4として、プリント配線板14やビルドアップ多層基板23の製造方法の一例について、図7〜図12を用いて説明する。
図7(A)〜(C)は、共にプリント配線板14の製造方法の一例を説明する断面図である。図7において、24は銅箔等の配線材料である。25はガラス繊維やアラミド繊維等の基材(あるいは芯材)である。なお基材25は、酸等に対する溶解性は低いものを用いる。26はプリプレグであり、プリプレグ26は、基材25に、無機フィラー16を分散させた樹脂18を含浸させたものである。27は積層体、28は矢印、29はプレスである。
図7(A)は、プリプレグ26の表面に配線材料24を固定(あるいは一体化)する方法の一例を説明する断面図である。
まず、図7(A)に示すように、少なくとも無機フィラー16と、樹脂18と、基材25とからなるプリプレグ26の表裏に配線材料24をセットする。そして、プレス29を、矢印28に示すように動かし、プリプレグ26と配線材料24を貼り付ける。なお、図7(B)〜(C)にはプレス29にセットする金型等は図示していない。そしてこれら部材を所定温度で加圧一体化する。その後、図7(C)に示すようにプレス29を矢印28の方向に引き離す事で、積層体27を得る。そしてプリプレグを硬化させ、配線材料24を固定する。
図8(A)〜(D)は、共に空孔15を形成する様子を説明する断面図である。図8において、30は孔である。まず図8(A)に示すように、積層体27の表裏に固定した配線材料24を所定形状にパターニングする。なおパターニングの工程(フォトレジストの塗布、露光、現像、配線材料24のエッチング、フォトレジストの除去工程等)は図示していない(省略している)。
次に、ドリルもしくはレーザーなどを用いて孔30を形成し、図8(B)の状態とする。
次にこれに無電解めっき、電解めっきを行い、そのプロセス中の酸処理で、孔30の内壁部の無機フィラー16を溶出させて、図8(C)に示すように空孔15等を形成する。
その後図8(D)に示すように、めっき導体17を析出させても良いが、空孔15の形成と同時に、めっき導体17を形成しても良い。このようにして接続信頼性の高い多層のプリント配線板14を得る。
次に図9〜図10を用いて、ビルドアップ多層基板23の製造方法の一例について説明する。
図9(A)(B)は、共にビルドアップ積層体を製造する様子を説明する断面図である。図9において、31はビルドアップ積層体である。
図9(A)に示す様に、各配線パターン層12の層間を電気的に接続するスルーホール13や導電性ペースト(図示していない)からなる層間接続部を有したコア基板20を用意する。そしてこのコア基板20を挟むようにビルドアップ層21を形成する。なお、ビルドアップ層21は前記の通り、少なくとも無機フィラー16と樹脂18とから形成されているが、図9では詳しく図示していない(省略している)。
以上のように、少なくとも各配線パターン層12の層間を電気的に接続するスルーホール13等の層間接続層を有したコア基板を形成する。そしてこのコア基板の表裏面に、少なくとも無機フィラー16と樹脂18とからなる1層以上のビルドアップ層21を形成する。そして1層以上のビルドアップ層21と、1層以上の配線とを交互に積層して仮積層体(図示していないが、例えば、図9(B)のようなもの)を形成する。
その後、この仮積層体を加熱加圧によって接着して積層体とする。
例えばこの仮積層体を、プレス29を用いて加圧、加熱、一体化すればよい。このプレス時に加熱、加圧する事で、ビルドアップ層21に含まれる樹脂18が軟化し、コア基板20の表層の配線パターン層12の埋め込み(あるいはパターンによる段差の埋め込み)を行う。こうして図9(B)に示すようなビルドアップ積層体31を作製する。
図10(A)〜(C)は、共にビルドアップ積層体31のビルドアップ層21に欠乏層19を形成する様子を説明する断面図である。
ビルドアップ積層体31の所定位置に有底の孔30を形成し、その後、孔30に露出したビルドアップ層21に含まれる無機フィラー16(図示していない)を溶出させ、空孔15(図示していない)を有する欠乏層19を形成し、図10(A)の状態とする。図10(A)において孔30はドリルやレーザー等(図示していない)で形成したものである。
なお孔30の内壁等に欠乏層19を形成するには、無電解めっき、電解めっきを行い、そのプロセス中の酸処理で行うことが有用である。
そして、図10(B)に示す様に、孔30の内壁部の無機フィラー16を溶出させて空孔15を含む欠乏層19を形成すると同時にめっき導体17を析出させ、バイアホール22を形成する。
その後、図10(C)に示すように配線材料24を所定形状にパターニングし、ビルドアップ多層基板23を得る。
なお図10等に示すように、ビルドアップ多層基板23を構成するコア基板20にも、欠乏層19を設けることは有用である。
図11は、コア基板20の一部に欠乏層19を設けた様子を説明する断面図である。実施の形態1等を用いて、図11に示すような多層のプリント配線板14を形成し、これをコア基板20としても良い。図11に示すように、プリント配線板14のスルーホール13の側面には、空孔15(図示していない)等からなる欠乏層19が形成されている。
(実施の形態5)
次に実施の形態5として、次に作製した多層プリント配線板の特性の評価結果について報告する。実験として、図1等に示した少なくとも無機フィラー16と樹脂18とからなる1層以上の絶縁層11と1層以上の配線パターン層12とが交互に積層された積層体と前記配線パターン層12との層間を電気的に接続するめっき導体17を有したスルーホール13とを有するプリント配線板14であって前記めっき導体17と接している前記絶縁層11に、前記無機フィラー16の粒径の0.5倍以上5.0倍以下の空孔15を、前記スルーホール13を取り囲んで複数個形成した接続信頼性評価用の6層スルーホール基板(実施例1)と、比較例として同じ樹脂系で空孔の無い6層スルーホール基板を、異なる条件で複数種類(比較例1、比較例2)作製し、オイルディップ試験を行い、抵抗値変動について評価を行った結果を、以下の(表1)に示す。オイルディップ試験の条件は260℃(15秒)⇔20℃(20秒)とし、抵抗値変動が20%以上となったものを不良と判断した。
(表1)の結果より、比較例の試験結果では100サイクル以降で2/6サンプルの不良が発生したが、実施例では、150サイクル後も抵抗値変動が無く、優れた接続信頼性を示した。
以上説明の様に、少なくとも無機フィラー16と樹脂18とからなる1層以上の絶縁層11と、1層以上の配線パターン層12とが交互に積層された積層体と前記配線パターン層12の層間を電気的に接続するめっき導体17を有したスルーホール13とからなり前記めっき導体17と接している前記絶縁層11に空孔15がスルーホール13を取り囲むように設けることで、プリント配線板14は、優れた接続信頼性を有する事が判明した。
なおビルドアップ多層基板23についても、同様な評価を行ったが、同様に優れた接続信頼性を有することが判った。
以上のように、本発明にかかるプリント配線板とビルドアップ多層基板とこれらの製造方法によって、層間接続部やめっき部分と、絶縁層11との接続部分の信頼性を高めることができ、高密度実装に対応した携帯電話、プラズマテレビ、あるいは電装品、などの電気機器の高信頼性化が実現できる。
11 絶縁層
12 配線パターン層
13 スルーホール
14 プリント配線板
15 空孔
16 無機フィラー
17 めっき導体
18 樹脂
19 欠乏層
20 コア基板
21 ビルドアップ層
22 バイアホール
23 ビルドアップ多層基板
24 配線材料
25 基材
26 プリプレグ
27 積層体
28 矢印
29 プレス
30 孔
31 ビルドアップ積層体

Claims (6)

  1. 複数の第1の配線パターン層と、この第1の配線パターン層間を電気的に接続する層間接続部とを有したコア基板と、
    前記コア基板の一面以上に形成された、少なくとも無機フィラーと樹脂とからなるビルドアップ層と、複数の第2の配線パターン層と、が交互に積層された積層体と、
    前記ビルドアップ層に形成した前記第2の配線パターン層間を電気的に接続するめっき導体からなるバイアホールと、
    を有するビルドアップ多層基板であって、
    前記ビルドアップ層の前記バイアホールの周囲には前記めっき導体からなる突起が設けられ、前記突起を有する前記バイアホールを囲う部分に前記無機フィラーの0.5倍以上5.0倍以下の複数個の空孔が設けられ、前記突起は一部の前記空孔に前記めっき導体がけられたものであるビルドアップ多層基板。
  2. 複数の第1の配線パターン層と、少なくとも無機フィラーと樹脂とからなる絶縁層と、前記第1の配線パターン層間を電気的に接続する層間接続部とを有したコア基板と、
    前記コア基板の一面以上に形成されたビルドアップ層と、第2の配線パターン層と、が交互に積層された積層体と、
    前記ビルドアップ層に形成した前記第2の配線パターン層間を電気的に接続するバイアホールと、
    を有するビルドアップ多層基板であって、
    前記層間接続部は、めっき導体からなるスルーホールであって、
    前記コア基板に設けられた前記スルーホールの周囲には前記めっき導体からなる突起が設けられ、前記突起を有する前記スルーホールを囲う部分に前記無機フィラーの0.5倍以上5.0倍以下の複数個の空孔が設けられ、前記突起は前記空孔の一部に前記めっき導体が設けられたものであるビルドアップ多層基板。
  3. 前記スルーホールもしくは前記バイアホールの周囲に設けた突起の一部以上は、前記絶縁層またはビルドアップ層に埋め込まれている請求項1もしくは2のいずれかひとつに記載のビルドアップ多層基板。
  4. 前記スルーホールもしくは前記バイアホールの周囲部分に形成された前記空孔は、前記めっき導体から離れるに従い発生頻度が低下するように設けた請求項1もしくは2のいずれか一つに記載のビルドアップ多層基板。
  5. 少なくとも無機フィラーと樹脂とからなる半硬化状態のシート状の第1の絶縁層の表裏面に第1の配線材料を積層配置し、加熱加圧によって接着し積層体を形成する第1の熱プレス工程と、
    前記積層体上の配線材料層をエッチングにより配線パターン層とし、両面板を形成する工程と、
    前記両面板の表裏面に、未硬化状態のシート状の第2の絶縁層と、第2の配線材料とを積層配置し、加熱加圧によって接着することで多層積層体を形成する第2の熱プレス工程と、
    前記多層積層体に孔を形成する工程と、
    前記孔の内壁に、前記無機フィラーの0.5倍以上5.0倍以下の複数の空孔を形成する工程と、
    前記孔の内壁に、前記積層体の前記配線パターン層を電気的に接続するめっき導体を形成する工程と、を含む請求項2に記載のビルドアップ多層基板の製造方法。
  6. 少なくとも各配線パターン層の層間を電気的に接続する層間接続部を有したコア基板を形成する工程と、
    前記コア基板の表裏面に形成された少なくとも無機フィラーと樹脂とからなる1層以上のビルドアップ層と1層以上の配線材料とを交互に積層し、仮積層体を形成する工程と、
    前記仮積層体を加熱加圧によって接着しビルドアップ積層体を形成する熱プレス工程と、
    記ビルドアップ積層体に形成された有底の孔の内壁周囲に、前記無機フィラーの0.5倍以上5.0倍以下の空孔を形成する工程と、
    前記孔の内壁に、積層体の前記配線パターン層を電気的に接続するめっき導体を形成する工程と、を含む請求項1に記載のビルドアップ多層基板の製造方法。
JP2009118311A 2009-05-15 2009-05-15 ビルドアップ多層基板とこの製造方法 Expired - Fee Related JP5493463B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009118311A JP5493463B2 (ja) 2009-05-15 2009-05-15 ビルドアップ多層基板とこの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009118311A JP5493463B2 (ja) 2009-05-15 2009-05-15 ビルドアップ多層基板とこの製造方法

Publications (2)

Publication Number Publication Date
JP2010267839A JP2010267839A (ja) 2010-11-25
JP5493463B2 true JP5493463B2 (ja) 2014-05-14

Family

ID=43364556

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009118311A Expired - Fee Related JP5493463B2 (ja) 2009-05-15 2009-05-15 ビルドアップ多層基板とこの製造方法

Country Status (1)

Country Link
JP (1) JP5493463B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102066907B (zh) 2008-03-28 2014-06-25 株式会社堀场制作所 光分析计和分析计用波长稳定化激光装置
JP7430990B2 (ja) * 2019-06-26 2024-02-14 新光電気工業株式会社 配線基板の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0824216B2 (ja) * 1993-12-13 1996-03-06 日本電気株式会社 多層印刷配線板の製造方法
JP2000191910A (ja) * 1998-12-24 2000-07-11 Fujitsu Ltd 耐熱性樹脂組成物、層間絶縁膜及び多層回路基板
JP2005285862A (ja) * 2004-03-26 2005-10-13 Kyocera Corp 配線基板

Also Published As

Publication number Publication date
JP2010267839A (ja) 2010-11-25

Similar Documents

Publication Publication Date Title
US9040837B2 (en) Wiring board and method for manufacturing the same
WO2001045478A1 (fr) Carte a circuit imprime multicouche et procede de production
JP5561279B2 (ja) プリント配線板、ビルドアップ多層基板とその製造方法
JP5598212B2 (ja) ハイブリッドコア基板とその製造方法、半導体集積回路パッケージ、及びビルドアップ基板とその製造方法
US20100212946A1 (en) Wiring board and method for manufacturing the same
US20090095509A1 (en) Core substrate and method of producing the same
US10674608B2 (en) Printed circuit board and manufacturing method thereof
JP2010157664A (ja) 電気・電子部品内蔵回路基板とその製造方法
JP2017135357A (ja) 印刷配線板およびその製造方法
JP6674016B2 (ja) 印刷配線板およびその製造方法
JP5493463B2 (ja) ビルドアップ多層基板とこの製造方法
TW517504B (en) Circuit board and a method of manufacturing the same
JP2007005815A (ja) 多層印刷回路基板およびその製造方法
KR101281898B1 (ko) 다층 프린트배선판 및 그 제조방법
JP2020057767A (ja) プリント配線基板
JP3674662B2 (ja) 配線基板の製造方法
JP2005238520A (ja) プリプレグ及び多層プリント配線板
KR100704927B1 (ko) 페이스트 범프를 이용한 인쇄회로기판 및 그 제조방법
JP2006173399A (ja) 配線基板
JP5100429B2 (ja) 多層プリント配線板の製造方法
JP3238901B2 (ja) 多層プリント配線基板およびその製造方法
JP2002280741A (ja) 多層プリント配線板とその製造法
JP2008181915A (ja) 多層プリント配線板及びその製造方法
JP6017921B2 (ja) 多層配線基板の製造方法
KR101077336B1 (ko) 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120509

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20121217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130528

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130726

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20140107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140217

LAPS Cancellation because of no payment of annual fees