JPH10125719A - ワイヤボンディング用パッドの形成方法 - Google Patents

ワイヤボンディング用パッドの形成方法

Info

Publication number
JPH10125719A
JPH10125719A JP8297386A JP29738696A JPH10125719A JP H10125719 A JPH10125719 A JP H10125719A JP 8297386 A JP8297386 A JP 8297386A JP 29738696 A JP29738696 A JP 29738696A JP H10125719 A JPH10125719 A JP H10125719A
Authority
JP
Japan
Prior art keywords
wire bonding
green sheet
layer
conductive paste
bonding pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8297386A
Other languages
English (en)
Inventor
Ichiro Muraki
伊知郎 村木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal SMI Electronics Device Inc
Original Assignee
Sumitomo Metal SMI Electronics Device Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal SMI Electronics Device Inc filed Critical Sumitomo Metal SMI Electronics Device Inc
Priority to JP8297386A priority Critical patent/JPH10125719A/ja
Publication of JPH10125719A publication Critical patent/JPH10125719A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 従来よりワイヤボンディング用パッド表面を
平坦化するため、グリーンシート上に形成した導体ペー
スト層をプレスして、表面を平坦化し、その後焼成する
方法が採用されていたが、キャビティ内部の階段部の単
位面積当りに形成するワイヤボンディング用パッドの数
が増大してきているため、かなりの圧力をかけても導体
ペースト層が埋設されにくく、多数の導体ペースト層を
グリーンシート内部に埋め込むことが難しくなってきて
いる。 【解決手段】 表面にワイヤボンディング用パッド１６
を形成するための導体ペースト層２２が形成されたグリ
ーンシート２１をプレスして導体ペースト層２２をグリ
ーンシート２１内に埋設し、続いて作製したグリーンシ
ート積層体を焼成し、セラミック基板１１上にワイヤボ
ンディング用導体層２６を形成した後、ワイヤボンディ
ング用導体層２６にエッチング処理を施して平坦化す
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はワイヤボンディング
用パッドの形成方法に関し、より詳細には半導体素子等
を搭載するセラミック配線基板を構成するワイヤボンデ
ィング用パッドの形成方法に関する。
【０００２】
【従来の技術】今日、集積回路等が形成された半導体素
子は、該半導体素子を外部環境から保護し、かつマザー
ボードへの実装を容易にする等の目的のため、種々の材
料より構成されたパッケージに収納されている。ＰＧＡ
（Pin Grid Array）タイプやＢＧＡ(Ball Grid Array)
等のパッケージの場合、半導体素子は配線基板に設けら
れたキャビティに収納され、該キャビティがリッドで気
密に封止されて実用に供されている。アルミナ等のセラ
ミックは耐熱性、耐久性、信頼性等に優れるため、前記
配線基板及び前記リッドの材料として好適であり、これ
らセラミックパッケージは現在盛んに使用されている。
【０００３】図３（ａ）はＰＧＡタイプのセラミックパ
ッケージを構成するセラミック配線基板を模式的に示し
た断面図であり、（ｂ）はその平面図である。
【０００４】セラミック配線基板３０の中央にはキャビ
ティ部１２が形成され、その周囲にはリッド（図示せ
ず）で封止する際に用いられるメタライズ層１３が形成
されている。また、メタライズ層１３の周囲には、多数
の外部接続ピン用パッド１４が形成され、この外部接続
ピン用パッド１４にマザーボード（図示せず）に接続す
るための外部接続ピン１５が固着されている。また、キ
ャビティ部１２は通常内部の周辺部分が階段状に構成さ
れており、中間の階段部１９にはワイヤボンディング用
パッド３６が形成され、底面部分はＬＳＩ等の半導体素
子１８を載置する半導体素子搭載部１７となっている。
【０００５】キャビティ部１２内の半導体素子搭載部１
７に固着される半導体素子１８と、セラミック配線基板
３０とは、ワイヤボンディングにより接続されるように
なっており、具体的には、半導体素子１８上のパッド
（図示せず）と階段部１９に形成されたワイヤボンディ
ング用パッド３６とがＡｕ等のワイヤを介して接続され
るようになっている。
【０００６】図４は、このワイヤボンディング用パッド
３６の一部の近傍を模式的に示した部分拡大斜視図であ
る。
【０００７】近年、半導体素子１８の高集積化が進行す
るのに伴い、半導体素子１８の外部接続用端子の数も増
大してきており、セラミック配線基板３０に形成される
ワイヤボンディング用パッド３６の数も増大してきてい
る。しかし、ワイヤボンディング用パッド３６を形成す
る階段部１９の面積を大きく増加させるのは難しいた
め、小さな面積に多数のワイヤボンディング用パッド３
６を形成しなければならず、そのためにはワイヤボンデ
ィング用パッド３６の幅及びその間隔を狭く設定するし
かない。従って、形成されるワイヤボンディング用パッ
ド３６は、図４に示したように、その幅に対する高さの
比が大きくなり、断面形状が段々と円形、又は楕円形に
近くなってきている。
【０００８】しかし、ワイヤとワイヤボンディング用パ
ッド３６とを確実に接続するためには、その表面がなる
べく平坦である必要があり、例えば平坦部分の幅が少な
くとも７０μｍ程度以上あることが必要であるとされて
いる。
【０００９】この場合、ワイヤボンディング用パッド３
６を含む配線の厚さを薄くして平坦化させる方法も考え
られるが、ワイヤボンディング用パッド３６を含む配線
が薄すぎると、断線が発生し易くなる。また、配線の体
積抵抗率が大きくなり、信号の伝送損失の増大等の問題
が発生するため好ましくない。
【００１０】そこで、セラミック配線基板用のグリーン
シート上に導体ペースト層を従来と同様の厚さで形成
し、その後、プレス機等で前記導体ペースト層が形成さ
れたグリーンシートに厚さ方向に圧力をかけ、前記導体
ペースト層をグリーンシート内部に埋め込むとともにそ
の表面を平坦化した後、焼成する方法が採用されている
（例えば、特開平６−８５１０１号公報）。
【００１１】
【発明が解決しようとする課題】しかしながら、近年の
半導体素子の外部接続用端子数の増大に伴い、階段部１
９の単位面積（単位長さ）当りに形成するワイヤボンデ
ィング用パッドの数が益々増大しているため、１本の導
体ペースト層（ワイヤボンディング用パッド形成用）に
かかる圧力は小さくなってしまう。また、導体ペースト
同士の間隔が短いため、圧力によりグリーンシート表面
も低下し易く、かなりの圧力をかけても導体ペースト層
が埋設されにくくなっている。
【００１２】従って、導体ペースト層の幅が狭く、厚さ
が厚い導体ペースト層が単位面積当たりに多数形成され
ている場合には、グリーンシートを余り変形させずに多
数の導体ペースト層をグリーンシート内部に埋め込むこ
とが難しいという課題があった。
【００１３】本発明は上記課題に鑑みなされたものであ
り、その幅及び間隔が狭くてもワイヤとの接続性が良好
な、平坦性に優れたワイヤボンディング用パッドをセラ
ミック基板上に多数形成することができるワイヤボンデ
ィング用パッドの形成方法を提供することを目的として
いる。
【００１４】
【課題を解決するための手段及びその効果】上記目的を
達成するために本発明に係るワイヤボンディング用パッ
ドの形成方法は、表面にワイヤボンディング用パッドを
形成するために導体ペーストを印刷、乾燥させた後、プ
レス処理を施し、導体ペースト層が形成されたグリーン
シートを含むグリーンシート積層体を焼成し、セラミッ
ク基板上にワイヤボンディング用導体層を形成した後、
該ワイヤボンディング用導体層にエッチング処理を施し
て平坦化することを特徴としている。
【００１５】上記ワイヤボンディング用パッドの形成方
法によれば、エッチング処理という比較的容易な方法
で、安価にその表面の平坦性に優れるワイヤボンディン
グ用パッドを形成することができ、ワイヤとの接続性を
改善することができる。また、上記エッチング処理によ
りエッチングされた部分のワイヤボンディング用パッド
の断面積は小さくなるが、エッチングされた部分の長さ
は全体の配線長さと比較すると短く、また表層をＡｕメ
ッキ層等で被覆することができるため、抵抗値は殆ど増
大せず、信号の伝送損失の増大を防止することができ
る。
【００１６】
【発明の実施の形態】以下、本発明に係るワイヤボンデ
ィング用パッドの形成方法の実施の形態を図面に基づい
て説明する。
【００１７】図１（ａ）〜（ｄ）は実施の形態に係るワ
イヤボンディング用パッドの形成方法における工程の一
部を模式的に示した断面図である。
【００１８】本実施の形態において、ワイヤボンディン
グ用パッド１６を形成する対象となるセラミック配線基
板１１の材料は特に限定されるものではないが、具体的
には、例えばアルミナ等の酸化物系セラミック、窒化ア
ルミニウム等の非酸化物系セラミック、ガラスセラミッ
ク等が挙げられる。また、表面にワイヤボンディング用
パッド１６を形成するセラミック配線基板１１であれ
ば、そのタイプも特に限定されるものではないが、具体
的には、例えばＰＧＡタイプ、ＢＧＡタイプ、ＱＦＰ(Q
uad Flat Package) タイプ、ＭＣＭ(Multi Tip Module)
タイプ等が挙げられる。以下の説明においては、ＰＧＡ
タイプのセラミック基板を例にとって説明する。
【００１９】まず、図１には示していないが、従来の場
合と同様にセラミック粉末に樹脂（バインダ）、溶剤、
可塑剤等を添加、混合して調製したスラリをドクタブレ
ード法等により成形し、グリーンシート２１を作製す
る。次に、このグリーンシート２１上にＷ、Ｍｏ等の金
属を含む導体ペーストを印刷して、乾燥させ、ワイヤボ
ンディング用パッド１６を形成するための導体ペースト
層２２を形成する（図１（ａ））。なお、図１には示し
ていないが、必要により導体ペースト層２２以外の導体
ペースト層も同時に形成し、ビアホール用の貫通孔等も
形成する。また、後工程で積層する他のグリーンシート
２１にも同様に導体ペースト層の形成や貫通孔の形成等
を行っておく。
【００２０】上記工程により形成される導体ペースト層
２２の厚さは、２０〜３０μｍ程度であり、その幅は８
０〜１５０μｍ程度であり、導体ペースト層２２同士の
間隔は、最も狭い部分で４０〜６０μｍ程度である。
【００２１】次に、プレス処理工程として、平板な金型
等を用いたプレス機で、ワイヤボンディング用パッド１
６を形成するための導体ペースト層２２を含む部分に、
グリーンシート２１の厚さ方向に圧力をかけ、グリーン
シート２１の内部に導体ペースト層２２の一部を埋め込
む（図１（ｂ））。従来は、上記したプレス工程により
大部分の導体ペースト層２２を埋め込むことができた
が、形成する導体ペースト層２２の密度が大きくなるに
従い、大部分の導体ペースト層２２をグリーンシート２
１内に埋め込むのが難しくなってきている。上記プレス
処理における圧力は、通常、４０〜１２０ｋｇ／ｃｍ2
程度が好ましい。プレス処理の圧力が４０ｋｇ／ｃｍ2
未満では、導体ペースト層２２を埋め込むのが難しくな
り、後工程のエッチング処理でエッチングにより除去す
る金属の体積が大きくなりすぎ、時間がかかるとともに
エッチング処理後の導体層の断面積が小さくなり、抵抗
値が増大する。他方、プレス処理の圧力が１２０ｋｇ／
ｃｍ2 を超えると、グリーンシート２１の形状が崩れ易
くなるとともにその厚さも変化するため好ましくない。
グリーンシート２１の温度は、グリーンシート２１に適
当な柔らかさを与えるため、１００〜１２０℃程度に維
持しておくことが好ましい。
【００２２】次に、導体ペースト層２２が形成されたグ
リーンシート２１と、導体ペースト層の形成等の処理が
施された他のグリーンシート２１を積層し、グリーンシ
ート積層体を作製した後、脱脂処理及び焼成処理を施
し、セラミック基板１１上にワイヤボンディング用導体
層２６を形成する（図１（ｃ））。
【００２３】上記工程により形成されるワイヤボンディ
ング用導体層２６のセラミック基板１１表面からの突出
高さは、５〜１０μｍ程度となっている。
【００２４】次に、エッチング処理工程として、このワ
イヤボンディング用導体層２６が形成されたセラミック
基板１１をエッチング液に浸漬し、ワイヤボンディング
用導体層２６の表面近傍をエッチングにより除去して平
坦化する（図１（ｄ））。この際、セラミック基板１１
の表面に露出している他の導体層がエッチングされるの
を防止するため、エッチング処理前に他の導体層を含む
部分にマスクフィルムを貼り付けて保護する。
【００２５】エッチング処理液は、Ｗ、Ｍｏ等のワイヤ
ボンディング用導体層２６をエッチング処理により平坦
化することができ、セラミック基板１１をエッチングし
ないものであれば、いかなる薬品を含む溶液でも構わな
いが、比較的低温で短時間にエッチング処理を行うこと
ができ、セラミック基板１１のエッチング等も発生しな
い点からフェリシアン化カリウムと水酸化カリウムを含
む水溶液が好ましい。この水溶液中のフェリシアン化カ
リウムの濃度は５０〜１００ｇ／リットルが好ましく、
水酸化カリウムの濃度は５０〜１００ｇ／リットルが好
ましい。
【００２６】また、上記エッチング処理におけるエッチ
ング処理液の温度は、安定したエッチング処理を行うた
めに、低温での処理が好ましい。よって温度コントロー
ルの行い易さの面より４０℃程度が好ましい。さらに、
エッチング処理の時間は、迅速にエッチング処理を終了
させる観点から３０〜６０秒程度が好ましい。
【００２７】上記エッチング処理により、セラミック基
板１１表面からの突出高さが０〜５μｍ程度で、平坦化
されたワイヤボンディング用パッド１６が形成される。
このエッチング処理により、ワイヤボンディング用導体
層２６表面の凹凸も除去され、平坦な面が形成されるた
め、ワイヤとの接合がより容易になる。形成されたワイ
ヤボンディング用パッド１６の厚さは７〜１３μｍ程度
であり、エッチング前に比べてワイヤボンディング用パ
ッド１６の断面積は減少するが、エッチングされるワイ
ヤボンディング用パッド１６の長さは全体の配線（セラ
ミック基板１１の内部等）に比べて短いため、全体の抵
抗値は殆ど増大しない。また、通常はワイヤボンディン
グ用パッド１６の上にＡｕメッキ被膜を形成するため、
抵抗値の変化は殆ど問題とならない。
【００２８】上記エッチング処理により平坦性に優れる
ワイヤボンディング用パッド１６が形成されるため、半
導体素子１８（図３）上のパッドと、セラミック基板１
１の階段部１９に形成されたワイヤボンディング用パッ
ド１６（図１）とをワイヤを用いたワイヤボンディング
により容易に接続することができるようになり、ワイヤ
ボンディングの際の接続不良やショートを防止すること
ができる。
【００２９】
【実施例】以下、本発明に係るワイヤボンディング用パ
ッドの形成方法の実施例を図面に基づいて説明する。
【００３０】（１）エッチング処理 エッチング処理液の温度：４０℃ エッチング処理液中の薬品の濃度 実施例１ フェリシアン化カリウム：５０ｇ／リットル 水酸化カリウム：５０ｇ／リットル 実施例２ フェリシアン化カリウム：１００ｇ／リットル 水酸化カリウム：１００ｇ／リットル （２) エッチング処理の結果 エッチング処理時間とワイヤボンディング用導体層２６
の厚さとの関係を図２にグラフとして示している。
【００３１】図２のグラフより明らかなように、セラミ
ック基板１１をエッチング処理液に３０〜１２０秒程度
浸漬することにより、ワイヤボンディング用導体層２６
の厚さが初めの１５μｍから５μｍ程度まで減少してお
り、フェリシアン化カリウム及び水酸化カリウムの濃度
及び処理時間を調節することにより、ワイヤボンディン
グ用導体層２６の厚さを一定の範囲内で自由に調節する
ことができることがわかる。すなわち、実施例に係るワ
イヤボンディング用パッドの形成方法によれば、要求に
応じて、一定範囲内でセラミック基板１１表面からの突
出高さ（平坦性）が調節されたワイヤボンディング用パ
ッド１６を形成することができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｄ）は本発明の実施の形態に係るワ
イヤボンディング用パッドの形成方法における工程の一
部を模式的に示した断面図である。
【図２】エッチング処理時間とワイヤボンディング用導
体層の厚さとの関係を示したグラフである。
【図３】（ａ）は従来のセラミック配線基板を模式的に
示した断面図であり、（ｂ）はその平面図である。
【図４】従来のセラミック配線基板におけるワイヤボン
ディング用パッドの一部の近傍を模式的に示した部分拡
大斜視図である。
【符号の説明】
１１ セラミック基板 １６ ワイヤボンディング用パッド ２１ グリーンシート ２６ ワイヤボンディング用導体層

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 表面にワイヤボンディング用パッドを形
    成するために導体ペーストを印刷、乾燥させた後、プレ
    ス処理を施し、導体ペースト層が形成されたグリーンシ
    ートを含むグリーンシート積層体を焼成し、セラミック
    基板上にワイヤボンディング用導体層を形成した後、該
    ワイヤボンディング用導体層にエッチング処理を施して
    平坦化することを特徴とするワイヤボンディング用パッ
    ドの形成方法。
JP8297386A 1996-10-18 1996-10-18 ワイヤボンディング用パッドの形成方法 Pending JPH10125719A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8297386A JPH10125719A (ja) 1996-10-18 1996-10-18 ワイヤボンディング用パッドの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8297386A JPH10125719A (ja) 1996-10-18 1996-10-18 ワイヤボンディング用パッドの形成方法

Publications (1)

Publication Number Publication Date
JPH10125719A true JPH10125719A (ja) 1998-05-15

Family

ID=17845825

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8297386A Pending JPH10125719A (ja) 1996-10-18 1996-10-18 ワイヤボンディング用パッドの形成方法

Country Status (1)

Country Link
JP (1) JPH10125719A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110094469A (ko) * 2010-02-16 2011-08-24 페어차일드코리아반도체 주식회사 파워 모듈 패키지 및 그의 형성방법
WO2011138949A1 (ja) * 2010-05-07 2011-11-10 旭硝子株式会社 素子搭載用基板およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110094469A (ko) * 2010-02-16 2011-08-24 페어차일드코리아반도체 주식회사 파워 모듈 패키지 및 그의 형성방법
WO2011138949A1 (ja) * 2010-05-07 2011-11-10 旭硝子株式会社 素子搭載用基板およびその製造方法
JP5857956B2 (ja) * 2010-05-07 2016-02-10 旭硝子株式会社 素子搭載用基板およびその製造方法

Similar Documents

Publication Publication Date Title
JP4703061B2 (ja) 薄膜回路基板の製造方法およびビア形成基板の形成方法
KR100907508B1 (ko) 패키지 기판 및 그 제조방법
JP2009522767A (ja) ３次元パッケージモジュール、その製造方法及び３次元パッケージモジュールに適用される受動素子の製造方法
JPH06103704B2 (ja) 集積回路パッケージの製造方法、集積回路アセンブリおよびバイアの形成方法
JP4981696B2 (ja) パッケージ
JPH11163207A (ja) 半導体チップ搭載用基板の製造法および半導体装置
KR100620212B1 (ko) 반도체 장치의 전기 전도체 시스템 및 그 제조 방법
JPH10233463A (ja) 半導体装置およびその製造方法
JP2003007917A (ja) 回路装置の製造方法
JP3879135B2 (ja) 転写配線支持部材及びそれを使用した半導体パッケージの製造法
JPH10125719A (ja) ワイヤボンディング用パッドの形成方法
JP3529915B2 (ja) リードフレーム部材及びその製造方法
JP2004363351A (ja) 積層型の半導体装置
KR100894247B1 (ko) 양극산화막을 이용한 반도체 패키지 모듈 및 그 제조방법
JP3535102B2 (ja) 半導体装置およびその製造方法
JPH0439231B2 (ja)
JP3015504B2 (ja) 半導体装置
JP2006294825A (ja) 半導体集積回路装置
JP3503229B2 (ja) 半導体装置およびその製造方法
KR100401143B1 (ko) 반도체 패키지 제조용 히트블럭
JPH08153827A (ja) 半導体用パッケージおよびそれを用いた半導体部品
JPS6293961A (ja) 多層配線回路板
JPS6025910Y2 (ja) 半導体装置
KR100370479B1 (ko) 반도체 패키지의 리드 프레임
JP4521790B2 (ja) 配線板の製造法