CN101055844A - 具有电感的晶片级构装结构及其构装方法 - Google Patents
具有电感的晶片级构装结构及其构装方法 Download PDFInfo
- Publication number
- CN101055844A CN101055844A CN 200610072221 CN200610072221A CN101055844A CN 101055844 A CN101055844 A CN 101055844A CN 200610072221 CN200610072221 CN 200610072221 CN 200610072221 A CN200610072221 A CN 200610072221A CN 101055844 A CN101055844 A CN 101055844A
- Authority
- CN
- China
- Prior art keywords
- substrate
- inductance
- metal
- wafer scale
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010276 construction Methods 0.000 title claims description 23
- 239000000758 substrate Substances 0.000 claims abstract description 162
- 229910052751 metal Inorganic materials 0.000 claims description 115
- 239000002184 metal Substances 0.000 claims description 115
- 230000004888 barrier function Effects 0.000 claims description 32
- 238000005530 etching Methods 0.000 claims description 17
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 11
- 239000004020 conductor Substances 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 6
- 239000004642 Polyimide Substances 0.000 claims description 3
- 238000005520 cutting process Methods 0.000 claims description 3
- 229920000728 polyester Polymers 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 16
- 238000004806 packaging method and process Methods 0.000 abstract 2
- 229910052710 silicon Inorganic materials 0.000 description 17
- 239000010703 silicon Substances 0.000 description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- 238000009413 insulation Methods 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 11
- 230000000694 effects Effects 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000010354 integration Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000007731 hot pressing Methods 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
本发明公开了一种具有电感的晶片级构装结构及其构装方法。先在基板上完成电感，导线分布及制作通孔以连结电感与晶片基板，再将具电感结构的基板与晶片基板通过连接垫进行接合，使得电感与晶片基板间隔空气介质，降低电感散失损耗，因此可整合高质量系数的电感于具有有源元件和(或)无源元件的晶片基板上。
Description
技术领域
本发明涉及一种构装结构及其构装方法，尤其涉及一种具有电感的晶片级构装结构及其构装方法。
背景技术
电感器(Inductor)为无源元件的一种，俗称线圈。电感器是用导线绕成线圈状，而具有电感性质的元件，借线圈电流变化，以产生磁通量变化。通常只有单一导线绕成，会有自感作用，以一个以上导线绕制的，则有互感作用。电感器的主要功能是防止电磁波的干扰，电磁辐射遮蔽，过滤电流中的噪声。应用范围广泛，包括电源供应器、监视器、交换机、主机板、扫描仪、电话机、调制解调器等。
另外，在无线通信产品中需要小型、经济与高整合度的元件，目前多半在半导体基板上整合入电感以达成降低生产成本的目的。射频(RadioFrequency，RF)电感被大量应用于无线通信的射频模块中，当载波频率不断提升，对于高质量系数(quality factor)电感的需求也越迫切。
在半导体基板上整合电感的最大问题是电感的质量通常不够好。由于线圈在金属化的过程中会产生阻抗耗损的现象，加上半导体基板层的阻抗以及耦合到基板的电容，使得半导体上的电感效能与理想电感元件的效能有相当大的落差。评估电感效能的好坏，通常以质量系数来评估，为了降低损耗并得到最佳的质量系数，同时又能配合半导体工艺，电感线圈必须要选择损耗度较低的金属。另外，为了降低半导体基板层的漩涡电流(eddy current)的损耗，并减少耦合到基板的电容，线圈金属层能够离基板层越远越好。
因此，为了提升电感质量系数，在美国第5844299号专利案中揭示一种整合式电感，其制作方法为先在基板上蚀刻凹穴，再在凹穴中沉积介电材料团，接着形成介电层在介电材料团上方，最后在介电层上形成导电线圈。利用介电材料团和介电层隔绝线圈本体和基板，如此可减少基板的寄生效应和能量损耗。另外，在美国第6008102号专利案中揭示一种具有三维结构线圈的整合式电感，其制作方式是经过多次微影、蚀刻与沉积金属材料的方式型形成立体的线圈结构。立体线圈间的电感耦合效应可抑制磁场来维持低电抗而达成自屏蔽(Self shielding)的效果，提升电感质量系数。
另外，可利用蚀刻的方式挖空基板的几个部份，只以少数支架撑起电感，以降低由基板造成的能量损耗。例如在美国第6495903号专利案中揭示一种整合电路电感，此电感具有沉积在硅基板的氧化层上的螺旋型铝线圈。此硅基板蚀刻有空气沟，空气沟在线圈下方，提供低介电常数的介质。如此可降低硅基板层的阻抗以及耦合到硅基板的电容。但此电感的制作方法需在沉积金属线圈后再蚀刻空气沟于金属线圈下方，利用氧化层提供架桥来支撑金属线圈，其经过的蚀刻步骤较为繁复。另外，在美国第6835631号专利案中揭示一种可提升电感质量系数的电感制作方法，此方法为先形成第一氧化层在基板上，再在第一氧化层上形成低介电常数层，接着在低介电常数层上形成第二氧化层。下一步为蚀刻第二氧化层与低介电常数层而形成空气隔间(air gap)，再形成上部低介电常数层，最后在空气隔间上方的上部低介电常数层内形成电感。此制作方法也是利用蚀刻步骤形成空气隔间以提升电感质量系数。
综合上述所言，整合于半导体基板的电感由于基板的阻抗以及耦合到基板的电容，使得电感质量下降。因此为使电感线圈与基板间隔以减低上述干扰，需提供空气介质于两者之间，目前的方法都是利用蚀刻工艺提供空气沟或空气隔间，令工艺较为繁复，良率不易提升。
发明内容
本发明所要解决的技术问题在于提供一种具有电感的晶片级构装结构及其构装方法。先在基板上完成电感，导线分布及制作通孔以连结电感与晶片基板，再将具电感的基板与晶片基板通过连接垫进行对位接合，使得电感与晶片基板间隔空气介质，降低电感散失损耗，提升电感质量系数。因此利用本发明可整合高质量系数的电感于具有有源元件和(或)无源元件的晶片基板上。
本发明所揭露的具有电感的晶片级构装方法，包括有以下的步骤。先提供第一基板。接着形成第二基板，此第二基板具有多个电感。最后通过多个连接垫接合第一基板与第二基板，因此让第一基板与第二基板间具有间隙，各连接垫用以将各电感电性连接至第一基板。之后还可以切割第一基板与第二基板，以形成多个具有电感的芯片级构装结构。其中第一基板可为具有有源元件和(或)无源元件的硅基板。
其中形成第二基板的步骤包括如下。先提供一介电层，此介电层的第一表面形成有第一金属层，且介电层的第二表面形成有第二金属层。接着蚀刻第一金属层与第二金属层，用以形成各电感的线圈与多个金属导线。再形成多个通孔于介电层，然后形成多个金属导通体于各通孔，各金属导通体用以连接第一金属层与第二金属层。接着形成第一绝缘层与第二绝缘层，其中第一绝缘层覆盖第一金属层，且第二绝缘层覆盖第二金属层。最后蚀刻第一绝缘层与第二绝缘层，用以露出金属导线的多个接点。
另外，本发明的具有电感的晶片级构装结构包括有第一基板；多个连接垫，位于第一基板上；及第二基板，位于各连接垫上，此第二基板具有多个电感，各连接垫用以将各电感电性连接至第一基板，第一基板与第二基板间具有间隙。且第一基板还具有有源元件和(或)无源元件。
其中第二基板包括有介电层；第一金属层，位于介电层的第一表面，此第一金属层包括有电感；第二金属层，位于介电层的第二表面；多个金属导通体，位于介电层的多个通孔中，各金属导通体用以连接第一金属层与第二金属层；第一绝缘层，位于第一金属层上；及第二绝缘层，位于第二金属层上。此第二基板还包括多个锡球(solder bump)，各锡球位于第一金属层上。当切割第一基板与第二基板，则形成多个具有电感的芯片级构装结构。
本发明的构装方法是在第二基板上形成电感，因此，可以利用增加介电层的厚度，使立体螺线管型(Solenoid)设计的电感值增加。本发明的构装结构可整合电感的无源元件于具有有源元件和(或)无源元件的第一基板上，不需加以蚀刻而形成空气间隙，可减少基材的损失与浪费，将第一基板与第二基板经连接垫贴合后形成的空气间隙可减少第一基板的阻抗性以及耦合到第一基板的电容，借以增加电感质量系数。利用此方法不需通过复杂的蚀刻步骤，可避免元件因蚀刻过程受损，并提高制作良率。
以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
附图说明
图1为本发明的第一实施例的构装结构图；
图2A至图2G为本发明的第一实施例的构装方法示意图；及
图3为本发明的第二实施例图。
其中，附图标记：
10、100：第一基板 11、110：硅基板
12：绝缘区 13：导电区
20、200：第二基板 21、210：介电层
22、220：第一金属层 22a、220a：电感
23、230：第二金属层 24：金属导通体
25、250：第一绝缘层 26、260：第二绝缘层
27、270：锡球 30、300：连接垫
40：载体 120：第一绝缘区
130：第一导电区 140：第一金属导通体
150：第二绝缘区 160：第二导电区
240：第二金属导通体
具体实施方式
为使对本发明的目的、构造、特征、及其功能有进一步的了解，兹配合实施例详细说明如下。以上的关于本发明内容的说明及以下的实施方式的说明用以示范与解释本发明的原理，并且提供本发明的专利申请范围更进一步的解释。
图1为本发明的第一实施例的具有电感的芯片级构装结构。如图中所示其结构包括有第一基板10；多个连接垫30，位于第一基板10上；及第二基板20，位于各连接垫30上，第二基板20具电感22a，各连接垫30用以将电感22a电性连接至第一基板10，第一基板10与第二基板20间具有间隙。第一基板10与连接垫30相接的表面上还具有有源元件和(或)无源元件(图中未示)等电子元件。
其中第二基板20包括有介电层21；第一金属层22，位于介电层21的第一表面(如图中所示的位置)，第一金属层22包括有电感22a；第二金属层23，位于介电层21的第二表面(如图中所示的位置)；多个金属导通体24，位于介电层21的多个通孔(如图中所示金属导通体24的位置)，各金属导通体24用以连接第一金属层22与第二金属层23；第一绝缘层25，位于第一金属层22上；及第二绝缘层26，位于第二金属层23上。此第二基板20还包括多个锡球27，各锡球27位于第一金属层22上。
第一基板10包括有硅基板11、多个绝缘区12与多个导电区13。其中导电区13电性连接有源元件和(或)无源元件(图中未示)。由于各连接垫30间隔于各导电区13和第二金属层23之间，使得由第一金属层22(包括电感22a)、金属导通体24、第二金属层23、连接垫30、至导电区13形成导电通路。第一基板10与第二基板20间的间隙，提供了低介电常数的空气介质，减少第一基板10的阻抗性以及耦合到第一基板10的电容，可降低电感22a散失损耗，提升电感22a的质量系数。
接下来图2A至图2G以来详细说明第一实施例的具有电感的晶片级构装方法。如图2A所示，先提供第一基板10。第一基板10包括硅基板11、多个绝缘区12与多个导电区13。绝缘区12为硅基板11氧化而成或其它绝缘材料形成的钝化层(passivation layer)。导电区13为硅基板11上的金属布线，由金属材料经沉积、微影与蚀刻等步骤形成。第一基板10可形成有有源元件和(或)无源元件(图中未示)等电子元件，其中导电区13电性连接有源元件和(或)无源元件(图中未示)。第一基板10可先经过晶片薄化工艺(WaferThinning)，减低第一基板10的厚度。
图2B至图2D详细说明了形成第二基板的步骤。如图2B所示，先提供介电层21，此介电层21的第一表面(如图中所示的位置)形成有第一金属层22，且介电层21的第二表面(如图中所示的位置)形成有第二金属层23。介电层21为软性的可挠性基材，例如为聚酰亚胺(Polyimide)基材或聚酯(Polyester)基材。接着如图2C所示，蚀刻第一金属层22与第二金属层23，用以形成各电感22a的线圈与多个金属导线(如图中所示的分布位置)。并利用机械钻孔、激光、或蚀刻等方式形成多个通孔(如图中所示金属导通体24的位置)于介电层21，然后沉积金属材料于通孔，形成多个金属导通体24于各通孔，各金属导通体24连接第一金属层22与第二金属层23。因此在第二基板上具有电感22a、重分布后的金属导线(参照图标)以及连结电感22a与第二金属层23的金属导通体24。介电层21的厚度增加可使立体螺线管型的电感22a的电感值增加。接下来如图2D所示，形成第一绝缘层25与第二绝缘层26，其中第一绝缘层25覆盖第一金属层22，且第二绝缘层26覆盖第二金属层23。形成第一绝缘层25与第二绝缘层26的方法可为蒸镀二氧化硅层于第一金属层22与第二金属层23上，或涂布有机膜于第一金属层22与第二金属层23上，第一绝缘层25与第二绝缘层26作为具有绝缘和保护作用的钝化层。最后蚀刻第一绝缘层25与第二绝缘层26，用以露出第一金属层22与第二金属层23作为金属导线部份的多个接点(参照图标)。
接着如图2E所示，通过多个连接垫30接合第一基板10与第二基板20，因此让第一基板10与第二基板20间具有间隙，各连接垫30用以将各电感22a(参照图2D所示的位置)电性连接至第一基板10。将金属材料(或导电材料)先沉积于导电区13或(和)第二金属层23露出的接点(参照图标)上，再利用热压、共晶熔接、导电粒子、或导电管束等方式进行接合，形成连接垫30于导电区13和第二金属层23露出的接点间。在进行对位接合时先以载体40吸附第二基板20，利用载体40将第二基板20放置于第一基板10上的对应位置再进行热压。载体40为透明硬性材质，可提供第一基板10硬度，方便对位接合。接合完后可移除载体40。由于各连接垫30间隔于第一基板10与第二基板20间，使两者间产生空隙，提供低介电常数的空气介质，可减少第一基板10的阻抗性以及电感22a耦合到第一基板10的电容，提升电感22a的质量系数。至此步骤具有电感的晶片级构装结构的制作已完成。
另外，如图2F所示，可形成多个锡球27在第一金属层22上，以供后续覆晶接合之用。由于介电层21具有可挠性，可提供锡球27的接点较佳的应力缓冲，有助后续模块或系统覆晶或晶片级接合组装的接点可靠性。
最后如图2G所示，切割第一基板10与第二基板20，以形成多个具有电感的芯片级构装结构(如图1所示)。第一基板10先经过晶片薄化工艺后再与第二基板20接合，可避免电感22a在薄化工艺中受损。具有电感的芯片级构装结构的尺寸因薄化第一基板10而缩小，且因电感22a与第一基板10间隔有空气介质可提升电感质量系数。介电层21的存在使电感22a的线圈面积可缩小，降低磁场耦合效应，提升无源元件电性效果。且经过贴合方式形成空气间隙可避免繁复的蚀刻步骤，提高整合良率。
另外，图3以说明本发明的第二实施例。如图中所示第二实施例的具有电感的芯片级构装结构包括有第一基板100；多个连接垫300，位于第一基板100上；及第二基板200，位于各连接垫300上，第二基板200具电感220a，各连接垫300用以将电感220a电性连接至第一基板100，第一基板100与第二基板200间具有间隙。第一基板100还具有有源元件和(或)无源元件(图中未示)。
第二基板200包括有介电层210；第一金属层220，位于介电层210的第一表面(如图中所示的位置)，第一金属层220包括有电感220a；第二金属层230，位于介电层210的第二表面(如图中所示的位置)；多个第二金属导通体240，位于介电层210的多个通孔(如图中所示金属导通体240的位置)，各第二金属导通体240用以连接第一金属层220与第二金属层230；第一绝缘层250，位于第一金属层220上；及第二绝缘层260，位于第二金属层230上。此第二基板200还包括多个锡球270，各锡球270位于第一金属层220上。
第一基板100包括有硅基板110、多个第一绝缘区120、多个第一导电区130、多个第二绝缘区150、多个第二导电区160，以及多个第一金属导通体140。第一绝缘区120与第一导电区130位于硅基板110的第一表面(如图中所示的位置)，而第二绝缘区150与第二导电区160，位于硅基板110的第二表面(如图中所示的位置)。第一金属导通体140的形成方法可参照第1实施例中金属导通体24的形成方法，且第一金属导通体140可电性连接第一导电区130与第二导电区160。另外，硅基板110的第二表面具有电路布线、有源元件和(或)无源元件，为硅基板110的活性面(active side)。其中第二导电区160电性连接有源元件和(或)无源元件(图中未示)。由于各连接垫300间隔于各第1导电区130和第二金属层230之间，使得由第一金属层220(包括电感220a)、第二金属导通体240、第二金属层230、连接垫300、第1导电区130、第一金属导通体140至第二导电区160形成导电通路。
关于第二实施例的具有电感的晶片级构装方法，以及将具有电感的晶片级构装结构切割成多个具有电感的芯片级构装结构的方法可参照第一实施例的说明。在第二实施例中，利用本发明的构装方法，可接合具有电感220a的第二基板200于硅基板110的第一表面的第一导电区130，再通过第一金属导通体140使电感220a与硅基板110的第二表面(活性面)的第二导电区160电性连接。因此可形成硅基板110的双面均有导电接垫的晶片级构装结构。
目前由于受限于无源元件(如电感、电容与电阻)的尺寸，高频、射频与混合信号电路区块无法如数字区块般随特征尺寸演进而缩小。考虑电路之间的连接线及信号的传送，在高频电路中除了以往考虑的电阻或电容效应之外，还要考虑电感的效应。除此之外，当积集度愈高，整合电路中耦合的噪声对电路的影响就越大。对于高频信号而言，电容的阻抗变低，信号便容易通过半导体基板传播到其它电路。目前高频或射频电路因为使用了许多的电感等无源元件，金属层的密度很难达到半导体厂的要求。本发明的电感构装方法可应用于无线传输模块上，不直接在半导体基板上制作电感，而以贴合的方式将电感结合在半导体基板上，可避免金属层密度过高、降低与基板耦合的噪声、缩小无源元件面积、提升无源元件电性效果与提高整合良率。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
Claims (17)
1.一种具有电感的晶片级构装方法，其特征在于，包括有以下的步骤：
提供一第一基板；
形成一第二基板，该第二基板具有多个电感；及
通过多个连接垫接合该第一基板与该第二基板，以使该第一基板与该第二基板间具有间隙，各该连接垫用以将该电感电性连接至该第一基板。
2.根据权利要求1所述的具有电感的晶片级构装方法，其特征在于，还包括切割该第一基板与该第二基板，以形成多个具有电感的芯片级构装结构。
3.根据权利要求2所述的具有电感的晶片级构装方法，其特征在于，还包括：将各该芯片级构装设置于一无线传输模块中。
4.根据权利要求1所述的具有电感的晶片级构装方法，其特征在于，形成该第二基板的步骤包括有：
提供一介电层，该介电层的第一表面形成有一第一金属层，且该介电层的第二表面形成有一第二金属层；
蚀刻该第一金属层与该第二金属层，用以形成各该电感与多个金属导线；
形成多个通孔于该介电层；
形成多个金属导通体于各该通孔，各该金属导通体用以连接该第一金属层与该第二金属层；
形成一第一绝缘层与一第二绝缘层，其中该第一绝缘层覆盖该第一金属层，且该第二绝缘层覆盖该第二金属层；及
蚀刻该第一绝缘层与该第二绝缘层，用以露出该金属导线的多个接点。
5.根据权利要求4所述的具有电感的晶片级构装方法，其特征在于，还包括形成多个锡球于该第一金属层上。
6.根据权利要求4所述的具有电感的晶片级构装方法，其特征在于，该介电层为一可挠性基材。
7.根据权利要求1所述的具有电感的晶片级构装方法，其特征在于，还包括：形成多个电子元件于该第一基板，各该电感通过各该连接垫与各该电子元件电性连接。
8.根据权利要求1所述的具有电感的晶片级构装方法，其特征在于，该第一基板具有一第一表面与一第二表面，该第一表面与各该连接垫相接，该具有电感的晶片级构装方法还包括：
形成多个电子元件于该第二表面；及
形成多个穿透该第一基板的金属导通体，各该金属导通体电性连接该第一表面的各该连接垫与该第二表面的各该电子元件。
9.一种具有电感的晶片级构装结构，其特征在于，包括有：
一第一基板；
多个连接垫，位于该第一基板上；及
一第二基板，位于各该连接垫上，该第二基板具有多个电感，各该连接垫用以将该电感电性连接至该第一基板，该第一基板与该第二基板间具有间隙。
10.根据权利要求9所述的具有电感的晶片级构装结构，其特征在于，该第二基板包括有：
一介电层；
一第一金属层，位于该介电层的第一表面，该第一金属层包括有该电感；
一第二金属层，位于该介电层的第二表面；
多个金属导通体，位于该介电层的多个通孔，各该金属导通体用以连接该第一金属层与该第二金属层；
一第一绝缘层，位于该第一金属层上；及
一第二绝缘层，位于该第二金属层上。
11.根据权利要求10所述的具有电感的晶片级构装结构，其特征在于，还包括多个锡球，配置于该第一金属层上。
12.根据权利要求10所述的具有电感的晶片级构装结构，其特征在于，该介电层为一可挠性基材。
13.根据权利要求12所述的具有电感的晶片级构装结构，其特征在于，该可挠性基材包括有一聚酰亚胺基材或一聚酯基材。
14.根据权利要求9所述的具有电感的晶片级构装结构，其特征在于，该第一基板还包括多个电子元件，各该电感通过各该连接垫与各该电子元件电性连接。
15.根据权利要求9所述的具有电感的晶片级构装结构，其特征在于，该第一基板包括有：
一第一表面，该第一表面与各该连接垫相接；
一第二表面，该第二表面具有多个电子元件；及
多个穿透该第一基板的金属导通体，各该金属导通体电性连接该第一表面的各该连接垫与该第二表面的各该电子元件。
16.根据权利要求9所述的具有电感的晶片级构装结构，其特征在于，该晶片级构装结构还可经切割而形成多个芯片级构装结构。
17.根据权利要求16所述的具有电感的晶片级构装结构，其特征在于，各该芯片级构装结构为一无线传输模块的电感元件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006100722215A CN100514585C (zh) | 2006-04-12 | 2006-04-12 | 具有电感的晶片级构装结构及其构装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006100722215A CN100514585C (zh) | 2006-04-12 | 2006-04-12 | 具有电感的晶片级构装结构及其构装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101055844A true CN101055844A (zh) | 2007-10-17 |
| CN100514585C CN100514585C (zh) | 2009-07-15 |
Family
ID=38795588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006100722215A Expired - Fee Related CN100514585C (zh) | 2006-04-12 | 2006-04-12 | 具有电感的晶片级构装结构及其构装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100514585C (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101471468B (zh) * | 2007-12-27 | 2012-11-07 | 财团法人工业技术研究院 | 面状电感耦合结构 |
| CN104617089A (zh) * | 2013-11-05 | 2015-05-13 | 日立金属株式会社 | 传输模块的安装构造 |
-
2006
- 2006-04-12 CN CNB2006100722215A patent/CN100514585C/zh not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101471468B (zh) * | 2007-12-27 | 2012-11-07 | 财团法人工业技术研究院 | 面状电感耦合结构 |
| CN104617089A (zh) * | 2013-11-05 | 2015-05-13 | 日立金属株式会社 | 传输模块的安装构造 |
| CN104617089B (zh) * | 2013-11-05 | 2018-06-29 | 日立金属株式会社 | 传输模块的安装构造 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100514585C (zh) | 2009-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1326234C (zh) | 堆栈型半导体装置 | |
| TWI520231B (zh) | 半導體元件以及在膠封之後形成通過互連結構而接地的遮蔽層之方法 | |
| US7436683B2 (en) | Wafer level packaging structure with inductors and manufacture method thereof | |
| CN1197152C (zh) | 陶瓷多层基片上的表面电极结构及其制造方法 | |
| US8902016B2 (en) | Signal transmission through LC resonant circuits | |
| CN1172372C (zh) | 用于集成电路的电感器 | |
| EP1377141A2 (en) | Printed circuit board, method for producing same and semiconductor device | |
| CN1623229A (zh) | 高频组件及其制造方法 | |
| CN1383206A (zh) | 半导体器件 | |
| US7489023B2 (en) | Semiconductor device including a semiconductor chip with signal contact areas and supply contact areas, and method for producing the semiconductor device | |
| EP1585174A1 (en) | Circuit device and manufacturing method of the same | |
| CN100511614C (zh) | 多芯片堆叠的封装方法及其封装结构 | |
| US7638419B2 (en) | Method of fabricating a via attached to a bond pad utilizing a tapered interconnect | |
| CN112701115B (zh) | 一种射频前端模块的三维异质集成封装结构及其制作方法 | |
| CN1531139A (zh) | 有源智能天线系统及其制造方法 | |
| US20120018892A1 (en) | Semiconductor device with inductor and flip-chip | |
| JP2001244402A (ja) | 多層マルチチップモジュール | |
| US20120146214A1 (en) | Semiconductor device with vias and flip-chip | |
| CN100514585C (zh) | 具有电感的晶片级构装结构及其构装方法 | |
| US20100244274A1 (en) | Wiring board | |
| US20220301968A1 (en) | Semiconductor apparatus | |
| CN1914727A (zh) | 电子零部件及其制造方法 | |
| US20080123309A1 (en) | Slim design main board | |
| CN112820694B (zh) | 一种芯片屏蔽与气密封装方法和封装结构 | |
| US20060145350A1 (en) | High frequency conductors for packages of integrated circuits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090715 |