JPH11150355A - セラミック基板のめっき方法 - Google Patents

セラミック基板のめっき方法

Info

Publication number
JPH11150355A
JPH11150355A JP9314797A JP31479797A JPH11150355A JP H11150355 A JPH11150355 A JP H11150355A JP 9314797 A JP9314797 A JP 9314797A JP 31479797 A JP31479797 A JP 31479797A JP H11150355 A JPH11150355 A JP H11150355A
Authority
JP
Japan
Prior art keywords
plating
plating film
soldering
wiring board
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9314797A
Other languages
English (en)
Inventor
Hiroyuki Mizukoshi
浩幸 水越
Tetsuya Watanabe
哲也 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP9314797A priority Critical patent/JPH11150355A/ja
Publication of JPH11150355A publication Critical patent/JPH11150355A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 【課題】本発明は、セラミック配線基板上の無電解Ni
−Auめっき方法に係わり、Sn−Agはんだ付後に連続
的なPの濃縮層を形成させないことにより、リペア耐性
及び接続強度の向上を図ることを目的とする。 【解決手段】セラミック配線版1のW焼結導体2上にN
i−Bめっき膜3を形成した後、酸処理により粗面化を
実施する。その後、Pを含有するNiめっき膜4を0.3
〜0.7μm形成、次いで置換Auめっき膜5を0.1〜
0.2μm形成する。その後、Sn−3Agはんだボール6
により、LSi等の部品を接続する。リペア耐性及びは
んだ接続強度の向上を図り、LSi等の部品接続信頼性
を確保できる無電解Ni/Auめっき膜を形成できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、LSi等の部品を
半田付により塔載するセラミック基板の無電解Ni/Au
めっき方法に係わり、特にリペア耐性及び強度の向上す
るNi/Auめっき膜を形成するめっき方法に関する。
【0002】
【従来の技術】セラミック基板の入出力端子には、LS
i等の部品を半田付けにより塔載、接続するためにめっ
き膜が形成される。又、部品のなかには、一度、取り外
し、再度、塔載・接続する(リペア)ものがある。これ
らに対して一般的なものが無電解Ni/Auめっきであ
る。従来の技術の無電解Ni/Auめっきでは、W又はM
oからなる焼結導体上にNi−Bめっきを形成し、次いで
Pを含有する還元型Ni−Pめっきを施した後、置換型
Auめっきを施していたが、Su−Agを半田付けした
後、接続部を断面観察すると、連続的なPの濃縮層が形
成され、又、一部界面での剥がれも観察することができ
た。さらに、リペアを実施してもPの濃縮層部分が残る
状態で部品が取り外されるため、リペア時にも濡れ不良
を引き起こすといった問題が発生していた。
【0003】
【発明が解決しようとする課題】本発明の目的は、前述
した従来技術の問題である連続的なPの濃縮層の形成を
抑制し、セラミック配線基板の半田による部品塔載、接
続においてリペア耐性及び強度向上が得られるめっき方
法を提供することにある。
【0004】
【課題を解決するための手段】本発明によれば、前述の
目的を達成するために、W又はMoからなる焼結導体上
にNi−Bめっきを2〜4μm施し、600〜800℃の
熱処理を行い、焼結導体とNi−Bめっきとの密着性を
図る。その後、1:1塩酸及び混酸(リン酸、硝酸、酢
酸及び水)に浸漬することでNi−Bめっき表面上を粗
面化する。その後、Pを含有する還元型Ni−Pめっき
を0.3〜0.7μm形成する。そして、この上に置換型
Auめっきを0.1〜0.2μm施し、300〜400℃の
熱処理を行うことで、最上層のAuと下地Niとの密着性
を図る。その後、Sn−3Ag半田を塔載、リフローを行
うことで、連続的なPの濃縮層が形成されず、リペア耐
性及び強度向上を図ることができ、部品接続の信頼性を
向上することができる。
【0005】W又はMoからなる焼結導体上にNi−Bめ
っきを2〜4μm施し、600〜800℃、H2/N2
1:1の還元雰囲気熱処理を行うことで、焼結導体とN
i−Bめっき膜との密着性を図ることができる。その
後、1:1からなる塩酸処理及び混酸(リン酸、硝酸、
酢酸及び水)処理を行うことで、Ni−Bめっき表面上
が粗面化される。1:1塩酸を行うのは、混酸でのエッ
チングがむらなく均一とするのに必要となる。また、粗
面化される際もNi−B膜の粒界より選択的にエッチン
グされる方が良い。その後、Pを含有するNi−Pめっ
きを0.3〜0.7μm形成するのであるが、0.3μm以
下では、後のAuめっきが充分に得られないこと、又、
0.7μm以上となった場合、Pの濃縮層が連続的に形成
される。すなわち、0.3〜0.7μmでは、Pの濃縮部
が局部的に残るが、前述の粗面化の効果と重なり不連続
な層となり、リペア耐性及び強度が向上する働きを示
す。又、リペア耐性においても、不連続な層であれば熱
処理の繰り返しにより、はんだの拡散がさらに、下地N
i−B側へ進行することが確認された。(連続的なP濃
縮層では、はんだの拡散の進行を疎害してしまう)
【0006】
【発明の実施の形態】〔実施例1〕セラミック配線基板
1上にあるW焼結導体2表面にBを含有する還元型Ni
−Bめっき膜3を2〜4μm形成する。これを図1に示
す。Ni−Bめっきの前処理としては、90℃、10wt
%NaOH溶液に10分浸漬水洗後、W焼結導体上のPd
活性化処理(日本カニゼン製活性化No3液60℃、5分
浸漬)を行う。水洗後、Ni−Bめっき液(日本カニゼ
ン製SB−55−1)にて60℃、約25分浸漬するこ
とでNi−Bめっきが形成される。さらに、750℃、
10分間、N2:H2=1:1の還元雰囲気にて熱処理を
行い、下地WとNiめっき膜とを相互拡散させることに
より密着性を図る。次にこのNi−Bめっき膜の粗面化
を図るのであるが、まず1:1塩酸に約30秒、浸漬し
た後に混酸(リン酸:硝酸:酢酸:水=72:2:1
0:1(vopy))、25〜30℃、5分間浸漬する。1:
1塩酸に入れることで基板面内がムラなくエッチングす
ることができる。又、浸漬時に揺動を加えるとより効果
的である。その後は、水洗を充分に行う。粗面化された
Ni−Bめっき膜の断面図を図2に示す。
【0007】その後、Pを含有する還元型Ni−Pめっ
きを形成するのであるがまず、アルカリ脱脂(EEJA
製イートレックス、60℃)3分、1:1塩酸(28℃
以下)1分により、めっき形成面の清浄化する。そして
日本カニゼン製シューマーS680、Ni−Pめっき液
(90℃)に1分±10秒浸漬することで、Ni−Pめ
っき膜4が0.5μm形成される。その後は、水洗を経
て、無電解置換Anめっき液(EEJA製レクトロレス
プレップ、90℃PH=3.5)で10分浸漬し、0.1
〜0.2μmのAuめっき膜5が形成される。Auめっき後
は、Auめっき膜と下地Niめっき膜との密着性を図るた
め350℃、30分、N2:H2=1:1の還元雰囲気に
熱処理を行い、相互拡散させる。図3にめっき膜構成を
示す。この後、Su−3wt%Agから成る半田ボール6を
部品塔載パッド上に塔載、リフロー温度(220℃、3
分)により半田付けを実施する。ここで、半田付け後の
断面観察を行ったところ、半田接続界面には連続的なP
の濃縮層はなかった。この断面図を図4に示す。
【0008】〔比較例1〕実施例1の比較として、Ni
−Pめっき膜を1μm形成し、同様にSu−3wt%Agか
らなる半田付け実施後の断面図を図5に示す。この場合
には、粗面化の有無にかかわらず、明らかに連続的なP
の濃縮層7が形成されていることが確認できた。そし
て、半田ボールの剪断試験を行ったところ、図4に示す
Ni−P:0.5μmの場合、一部に局部的なP濃縮部か
らの剥がれはあるもののリフロー3、6回行っていくう
ちに、半田の拡散が進行し、ほとんどのものが半田内で
の破断となり、強度も向上していくことが確認できた。
一方、図5に示すNi−P:1μmの場合は、連続的なP
の濃縮層からの剥がれが発生しており、リフロー3、6
回と行ってもPの濃縮層が半田の拡散を疎害し、連続的
なPの濃縮層での剥がれの割合は、リフロー回数の増加
とともに増えていくが、剪断強度の向上は、逆に見られ
なかった。
【0009】さらには、両者でのリペア耐性(濡れ性)
を確認したところ、はんだの拡散を疎害するPの連続的
な濃縮層が露出した場合には、はんだが濡れ性が悪く、
リペア耐性がないが、局部的のPの濃縮層であれば、は
んだの濡れ性としては問題のない結果が得られた。さら
に補足として、Ni−Pめっき:0.5,1.0μmでのリ
ペア耐性評価結果を表1に、リフロー回数毎(1,3,
6回)の剪断試験結果を図6に示す。
【0010】
【発明の効果】本発明により、セラミック配線基板上の
Ni/Auめっき方法において、LSi等の部品接続信頼
性及びリペア耐性を向上できるNi/Auめっき膜上の半
田付けを提供することができる。
【図面の簡単な説明】
【図1】セラミック基板へのNi−Bめっき膜形成後断
面図。
【図2】Ni−Bめっき膜粗面化後の断面図。
【図3】Ni−Pめっき、置換Auめっき形成後断面図。
【図4】Sn−3Agはんだ付後の断面図(本発明による
工法)。
【図5】Sn−3Agはんだ付後の断面図(従来の工
法)。
【図6】Sn−3Agはんだ付のリフロー回数と剪断強度
との関係。
【符号の説明】
1…セラミック配線基板、 2…W焼結導体、3…N
i−Bめっき膜、 4…Ni−Pめっき膜、5…置
換Auめっき膜、 6…Sn−Agはんだ、7…Pの
濃縮層(連続的)。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】W又はMo焼結導体を有するセラミック配
    線基板において、W又はMo上にNi−Bめっき、Ni−
    Pめっき、置換型Auめっきを形成し、Su−Agからな
    る半田付において、連続的なPの濃縮層を形成させない
    セラミック基板のめっき方法。
JP9314797A 1997-11-17 1997-11-17 セラミック基板のめっき方法 Pending JPH11150355A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9314797A JPH11150355A (ja) 1997-11-17 1997-11-17 セラミック基板のめっき方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9314797A JPH11150355A (ja) 1997-11-17 1997-11-17 セラミック基板のめっき方法

Publications (1)

Publication Number Publication Date
JPH11150355A true JPH11150355A (ja) 1999-06-02

Family

ID=18057721

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9314797A Pending JPH11150355A (ja) 1997-11-17 1997-11-17 セラミック基板のめっき方法

Country Status (1)

Country Link
JP (1) JPH11150355A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001273967A (ja) * 2000-03-27 2001-10-05 Ibiden Co Ltd セラミックヒーター
EP1191829A3 (en) * 2000-09-21 2005-12-21 TDK Corporation Surface electrode structure on ceramic multi-layer substrate and process for producing the same
JP2011023691A (ja) * 2009-07-16 2011-02-03 Samsung Electro-Mechanics Co Ltd セラミックス基板及びセラミックス基板の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4939759A (ja) * 1972-08-28 1974-04-13
JPH01111881A (ja) * 1987-10-24 1989-04-28 Shinko Electric Ind Co Ltd 無電解金めっき方法
JPH0575246A (ja) * 1990-09-12 1993-03-26 Macdermid Inc プリント回路の作成法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4939759A (ja) * 1972-08-28 1974-04-13
JPH01111881A (ja) * 1987-10-24 1989-04-28 Shinko Electric Ind Co Ltd 無電解金めっき方法
JPH0575246A (ja) * 1990-09-12 1993-03-26 Macdermid Inc プリント回路の作成法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001273967A (ja) * 2000-03-27 2001-10-05 Ibiden Co Ltd セラミックヒーター
JP4514279B2 (ja) * 2000-03-27 2010-07-28 イビデン株式会社 セラミックヒーター
EP1191829A3 (en) * 2000-09-21 2005-12-21 TDK Corporation Surface electrode structure on ceramic multi-layer substrate and process for producing the same
JP2011023691A (ja) * 2009-07-16 2011-02-03 Samsung Electro-Mechanics Co Ltd セラミックス基板及びセラミックス基板の製造方法

Similar Documents

Publication Publication Date Title
JP3220784B2 (ja) 表面のはんだ付け性増強方法
JP3478804B2 (ja) 電気接続用導電パッドを準備する方法および形成された導電パッド
TW468244B (en) Method for processing a semiconductor substrate having a copper surface disposed thereon and structure formed
JP5750811B2 (ja) 金属−セラミックス接合基板の製造方法
JPH098438A (ja) ワイヤボンディング用端子とその製造方法並びにそのワイヤボンディング端子を用いた半導体搭載用基板の製造方法
JP2002167676A (ja) 無電解金メッキ方法
JPH10287994A (ja) ボンディング部のメッキ構造
JP3795354B2 (ja) 金属−セラミックス接合基板の製造方法
JPH06342969A (ja) フレキシブル回路基板およびその製造方法
JP2006196648A (ja) 外部接合電極付き電子部品およびその製造方法
JPH11150355A (ja) セラミック基板のめっき方法
JP2001274539A (ja) 電子デバイス搭載プリント配線板の電極接合方法
US20130000967A1 (en) Electric joint structure and method for preparing the same
JPH0828561B2 (ja) プリント配線板の製造法
JPH05327187A (ja) プリント配線板及びその製造法
KR100619345B1 (ko) 반도체 패키지용 인쇄회로기판의 도금층 형성방법 및이로부터 제조된 인쇄회로기판
JPH04144190A (ja) 配線基板およびその製造方法
JP3465014B2 (ja) パッケージ介挿基板及びその製造方法
JP2000252380A (ja) はんだ接続用パッドおよびそのはんだ接続用パッドを用いた半導体搭載用基板
JP2008028069A (ja) 外部接合電極付き基板およびその製造方法
JP4302095B2 (ja) 金属−セラミックス接合基板の製造方法
JPH11140659A (ja) 半導体搭載用基板とその製造方法
JPH0661622A (ja) セラミック基板のめっき方法
JPH06316768A (ja) フッ素を含有するポリイミド樹脂の無電解めっき方法
JPH05148658A (ja) 無電解錫めつき方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050726

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051122