CN117792320B - 芯片封装方法和封装结构 - Google Patents
芯片封装方法和封装结构 Download PDFInfo
- Publication number
- CN117792320B CN117792320B CN202410199690.1A CN202410199690A CN117792320B CN 117792320 B CN117792320 B CN 117792320B CN 202410199690 A CN202410199690 A CN 202410199690A CN 117792320 B CN117792320 B CN 117792320B
- Authority
- CN
- China
- Prior art keywords
- chip
- substrate
- opening
- spacer
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 58
- 238000000034 method Methods 0.000 title claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 88
- 239000010408 film Substances 0.000 claims abstract description 63
- 239000011248 coating agent Substances 0.000 claims abstract description 49
- 238000000576 coating method Methods 0.000 claims abstract description 49
- 239000004033 plastic Substances 0.000 claims abstract description 47
- 239000013039 cover film Substances 0.000 claims abstract description 25
- 125000006850 spacer group Chemical group 0.000 claims description 61
- 239000010410 layer Substances 0.000 claims description 20
- 239000003973 paint Substances 0.000 claims description 20
- 238000005520 cutting process Methods 0.000 claims description 11
- 239000012790 adhesive layer Substances 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 238000003825 pressing Methods 0.000 description 17
- 238000000465 moulding Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 210000003128 head Anatomy 0.000 description 6
- 238000001771 vacuum deposition Methods 0.000 description 5
- 238000003466 welding Methods 0.000 description 5
- 230000008093 supporting effect Effects 0.000 description 4
- 210000002489 tectorial membrane Anatomy 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 230000002349 favourable effect Effects 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 238000010897 surface acoustic wave method Methods 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000032798 delamination Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- WSMQKESQZFQMFW-UHFFFAOYSA-N 5-methyl-pyrazole-3-carboxylic acid Chemical compound CC1=CC(C(O)=O)=NN1 WSMQKESQZFQMFW-UHFFFAOYSA-N 0.000 description 1
- 229910013641 LiNbO 3 Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- GQYHUHYESMUTHG-UHFFFAOYSA-N lithium niobate Chemical compound [Li+].[O-][Nb](=O)=O GQYHUHYESMUTHG-UHFFFAOYSA-N 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本申请提供的一种芯片封装方法和封装结构，涉及半导体封装技术领域。该芯片封装方法包括提供基板。基板上设有第一焊盘和第二焊盘。在基板上贴装第一芯片和第二芯片；第一芯片电连接于第一焊盘，第二芯片电连接于第二焊盘。在基板上铺设覆膜。在覆膜上形成开口，开口露出第二芯片，或者，开口位于第二芯片的周围。在基板上形成塑封体，塑封体被覆膜隔离，以在第一芯片和基板之间形成第一空腔；塑封体从开口进入并填充第二芯片和基板之间的第二空腔。该方法能避免传统工艺利用塑封方式冲破覆膜导致第二芯片底部有残留覆膜的问题，进而引起填充性不良等现象，该方法有利于提高封装质量和结构可靠性。
Description
技术领域
本发明涉及半导体封装技术领域，具体而言，涉及一种芯片封装方法和封装结构。
背景技术
随着半导体行业的快速发展，声表面波滤波器（saw filter）广泛应用于接收机前端以及双工器和接收滤波器。通常saw filter声表面波芯片常采用钽酸锂（LiTaO3）或铌酸锂（LiNbO3）材质，利用压电材料的压电特性，利用输入与输出换能器（Transducer）将电波的输入信号转换成机械能，经过处理后，再把机械能转换成电的信号，以达到过滤不必要的信号及杂讯，提升收讯品质。为保证滤波芯片功能区域不能接触任何物质，即滤波芯片底部需有空腔结构。
在设计底部空腔结构时，传统技术saw filter芯片通常采用倒装工艺连接，再利用真空覆膜在芯片背面覆膜，以形成底部空腔，最后再进行塑封。这种方式存在以下缺陷：
第一，对于saw filter芯片而言，真空覆膜容易被塑封体的模流冲破，导致破损，从而塑封体模流进入底部空腔，芯片底部功能区域受污染，导致产品性能损坏。
第二，对于不需要形成底部空腔的芯片而言，塑封体模流会冲破对应的覆膜进入并填充这类芯片的底部空腔，这样冲破的残留覆膜容易随模流进入底部空腔，导致底部填充不足，可靠性差。并且，残留覆膜容易附着在芯片凸块和基板的焊接区域，影响封装质量和电连可靠性。
发明内容
本发明的目的包括，例如，提供了一种芯片封装方法和封装结构，其能够减少残留覆膜，提高封装质量和封装可靠性。
本发明的实施例可以这样实现：
第一方面，本发明提供一种芯片封装方法，包括：
提供基板；其中，所述基板上设有第一焊盘和第二焊盘；
在所述基板上贴装第一芯片和第二芯片；其中，所述第一芯片电连接于所述第一焊盘，所述第二芯片电连接于所述第二焊盘；
在所述基板上铺设覆膜；
在所述覆膜上形成开口；其中，所述开口露出所述第二芯片，或者，所述开口位于所述第二芯片的周围；
在所述基板上形成塑封体，所述塑封体被所述覆膜隔离，以在所述第一芯片和所述基板之间形成第一空腔；所述塑封体从所述开口进入并填充所述第二芯片和所述基板之间的第二空腔。
在可选的实施方式中，在所述基板上铺设覆膜的步骤之前，还包括：
在所述基板上贴装隔离件，其中，所述第二芯片位于所述隔离件内；
在所述基板上铺设覆膜的步骤中，所述覆膜覆盖所述第一芯片、所述第二芯片和所述隔离件；
在所述覆膜上形成开口的步骤包括：
去除所述隔离件，以使所述隔离件对应的所述覆膜上形成开口。
在可选的实施方式中，在所述基板上贴装隔离件的步骤包括：
所述隔离件通过胶层粘贴于所述基板；
去除所述隔离件的步骤包括：
采用光照或加热方式使所述隔离件和所述基板分离。
在可选的实施方式中，所述隔离件包括环形挡块，所述第二芯片位于所述环形挡块内；
在所述覆膜上形成开口的步骤包括：
去除所述环形挡块，以使所述覆膜上与所述环形挡块对应的位置形成环形开口。
在可选的实施方式中，所述隔离件包括多个间隔设置的柱体，所述第二芯片位于多个所述柱体围合形成的环形区域内。
在可选的实施方式中，所述隔离件包括盖板，所述盖板与所述环形挡块连接，所述盖板盖设于所述第二芯片远离所述基板的一侧；
在所述覆膜上形成开口的步骤包括：
去除所述环形挡块和所述盖板，以使所述覆膜上分别与所述环形挡块和所述盖板对应的位置形成开口。
在可选的实施方式中，每个所述隔离件罩设一个或多个相邻的所述第二芯片。
在可选的实施方式中，在所述覆膜上形成开口的步骤包括：
将压覆件置于所述覆膜远离所述基板的一侧；其中，所述压覆件覆盖所述第二芯片；
向所述压覆件施加朝向所述基板的压力，以压断所述覆膜，形成所述开口。
在可选的实施方式中，所述压覆件上设有压头，所述压头位于所述第二芯片的外周。
在可选的实施方式中，所述压覆件包括顶壁和连接在所述顶壁周侧的侧壁，所述侧壁远离所述顶壁的一侧设有所述压头；所述顶壁的位置与所述第二芯片远离所述基板的一侧表面相对应。
在可选的实施方式中，每个所述压覆件罩设一个或多个相邻的所述第二芯片。
在可选的实施方式中，所述提供基板的步骤包括：
所述基板上设有切割道，所述第一焊盘关于所述切割道对称设置；所述第二焊盘关于所述切割道对称设置；
在所述覆膜上形成开口的步骤中：
隔离件或压覆件罩设在所述切割道两侧的且与所述切割道相邻的至少两个所述第二芯片上。
在可选的实施方式中，所述基板上设有绿漆层；所述绿漆层上设有窗口以露出所述第一焊盘和所述第二焊盘。
在可选的实施方式中，所述第一芯片的底部设有所述绿漆层。
在可选的实施方式中，所述绿漆层和所述第一焊盘之间具有第一间隙，所述第一芯片底部和所述绿漆层表面之间具有第二间隙，所述第一间隙不大于所述第二间隙。
第二方面，本发明提供一种封装结构，采用如前述实施方式中任一项所述的芯片封装方法制成。
本发明实施例的有益效果包括，例如：
本发明实施例提供的芯片封装方法，真空覆膜后，在覆膜和第二芯片对应的位置形成开口，以便于塑封时，塑封体被覆膜隔离，以在第一芯片和基板之间形成第一空腔；塑封体从开口进入并填充第二芯片和基板之间的第二空腔。这样，既能保证第一空腔不受塑封体污染，提高第一芯片工作的可靠性和稳定性，又能保证第二空腔能被塑封体填满，提高填充性，提高第二芯片的连接可靠性，防止现有技术中采用塑封体冲破第二芯片处的覆膜导致残留覆膜随塑封体模流进入第二芯片的底部，进而引发的填充不良、出现空洞等问题。
本发明实施例提供的封装结构，采用上述的芯片封装方法制成，具有结构可靠、工艺难度低，封装质量好等优点。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明实施例提供的芯片封装方法的第一种制程示意图；
图2为本发明实施例提供的芯片封装方法中贴装隔离件后的俯视示意图；
图3为本发明实施例提供的芯片封装方法的第二种制程示意图；
图4为本发明实施例提供的芯片封装方法的隔离件的第一种贴装示意图；
图5为本发明实施例提供的芯片封装方法的隔离件的第二种贴装示意图；
图6为本发明实施例提供的芯片封装方法中的隔离件的第二种贴装的俯视示意图；
图7为本发明实施例提供的芯片封装方法的第三种制程示意图；
图8为本发明实施例提供的封装结构的一种结构示意图。
图标：110-基板；111-第一焊盘；112-第二焊盘；113-切割道；121-第一芯片；123-第二芯片；125-第一空腔；127-第二空腔；130-覆膜；131-开口；140-塑封体；150-隔离件；151-环形挡块；153-盖板；160-压覆件；161-压头；163-顶壁；165-侧壁；170-绿漆层；171-窗口。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
需要说明的是，在不冲突的情况下，本发明的实施例中的特征可以相互结合。
本实施例提供了一种芯片封装方法，主要适用于同一基板110上封装多种芯片的情况。其中部分芯片底部需要形成密封的工作空腔，如声表面波芯片、MEMS芯片、陀螺仪芯片等，即为本实施例中的第一芯片121。另一部分芯片的底部不需要形成空腔结构，如射频芯片、储存芯片、逻辑芯片等，即为本实施例中的第二芯片123。第二芯片123的底部和基板110之间的空间需要用塑封体140填充，以提高第二芯片123与基板110连接的可靠性。
请参考图1，本实施例提供的一种芯片封装方法，主要包括：
步骤S1：提供基板110。其中，基板110上设有第一焊盘111和第二焊盘112。
步骤S2：在基板110上贴装第一芯片121和第二芯片123。其中，第一芯片121电连接于第一焊盘111，第二芯片123电连接于第二焊盘112。第一芯片121和第二芯片123间隔设置。可选的，第一芯片121和第二芯片123采用倒装芯片。结合图3，第一芯片121的底部和基板110之间具有第一空腔125，第二芯片123的底部和基板110之间具有第二空腔127。
步骤S3：在基板110上铺设覆膜130，在覆膜130上形成开口131。其中，开口131露出第二芯片123，或者，开口131位于第二芯片123的周围。在覆膜130上靠近第二芯片123的位置形成开口131，这样设置，有利于在后续的塑封工艺中，阻止塑封体140进入第一空腔125中，确保第一空腔125免受污染，并且让更多的塑封体140从开口131顺利进入第二空腔127中，以提高第二芯片123底部的填充性。
步骤S4：在基板110上形成塑封体140，可采用压力注塑等工艺方式形成塑封体140。塑封体140被覆膜130隔离，以在第一芯片121和基板110之间形成第一空腔125；塑封体140从开口131进入并填充第二芯片123和基板110之间的第二空腔127。最后待塑封体140烘烤固化，利用切割工艺分离成单颗产品，完成制程。
容易理解，由于现有工艺中，直接在覆膜后进行塑封，模流冲击力太大容易将第一芯片周围的覆膜冲破，从而塑封体进入第一空腔，使得第一空腔受污染，进而影响第一芯片的工作性能。若模流冲击力太小，则很难将第二芯片周围的覆膜冲破，导致第二芯片底部的填充性不好，进而影响第二芯片和基板连接的可靠性。此外，第二芯片周围的覆膜被冲破，残留覆膜容易随塑封模流进入第二空腔中，导致残留覆膜容易附着在第二芯片的底部凸块与基板焊接区域，该处凸块焊点承受的电流密度和焊点工作温度急剧升高，容易发生电子迁移现象。电子迁移现象是由于高密度电子流持续与焊点中原子进行非弹性碰撞引起的原子迁移现象。电子迁移现象会导致互连焊点产生凸起和空洞，从而导致焊接失效。本实施例中，在覆膜130上形成开口131后再进行塑封，可以很好的解决现有技术中的缺陷。
在覆膜130上形成开口131的方法有很多种。可选地，先在第二芯片123周围设置隔离件150，再进行覆膜130，覆膜130后再去除隔离件150，隔离件150剥离时会对覆膜130产生拉扯，从而将隔离件150对应位置处的覆膜130撕破形成开口131。其实施方式如下：
在基板110上铺设覆膜130的步骤之前，先在基板110上贴装隔离件150，其中，第二芯片123位于隔离件150内。可选地，隔离件150通过胶层粘贴于基板110。胶层可以采用键合胶、热塑性胶等，后期可以通过解键合方式进行去除，解键合方式包括但不限于光照、加热等方式使胶层失去粘性，实现基板110和隔离件150的分离。
可以理解，贴装隔离件150可以在贴装第一芯片121、第二芯片123之前，也可以在贴装第一芯片121、第二芯片123之后，或者，第一芯片121、第二芯片123和隔离件150在一个工序中同时贴装，这里不作具体限定。
可选地，隔离件150的材料可以选择金属材料或者陶瓷材料，这样可以提升其覆膜130后的散热效率。并且结构强度大，能起到一定的支撑作用，有利于减小覆膜130后的收缩率，减小翘曲变形，以及隔离件150有利于减小覆膜130后翘曲。
结合图2，隔离件150包括环形挡块151，第二芯片123位于环形挡块151内。环形挡块151可以是实心结构、空心结构或者镂空结构，这里不作具体限定。在一些实施方式中，环形挡块151也可以沿周向连续或间隔设置。
如采用间隔设置，即隔离件150包括多个间隔设置的柱体，第二芯片123位于多个柱体围合形成的环形区域内。多个柱体分设于第二芯片123的外周，多个柱体形成的环形区域可以呈矩形、圆形、三角形或其它任意形状，这里不作具体限定。可选地，环形挡块151的高度不低于第二芯片123的高度。这样，可以起到更好的支撑作用。当然，并不仅限于此，环形挡块151的高度也可以低于第二芯片123的高度，只要能在剥离环形挡块151时在覆膜130上撕破形成开口131即可，这里不作具体限定。
在基板110上铺设覆膜130的步骤中，覆膜130覆盖第一芯片121、第二芯片123和隔离件150。可选地，采用真空覆膜130方式在基板110上形成覆膜130，该覆膜130铺设在基板110的整个贴装表面上，即覆膜130把基板110、第一芯片121、第二芯片123和隔离件150完全覆盖。还需说明的是，本实施例中，采用真空覆膜130方式，由于设置了隔离件150，在进行真空覆膜130工艺中，隔离件150还能起到支撑作用，缓减基板110由于真空吸附作用产生的翘曲变形。
执行完真空覆膜130的步骤后，去除隔离件150，以使隔离件150对应的覆膜130上由于撕破断裂形成开口131。具体地，去除环形挡块151，以使覆膜130上与环形挡块151对应的位置形成环形开口131。通过该环形开口131，塑封体140能够更顺利更大量地进入第二空腔127中，也不会有残留覆膜130进入第二空腔127。并且，形成环形开口131后，第二芯片123背面的覆膜130和周围覆膜130分离，方便移除。这样，第二芯片123周围和背面都没有覆膜130，既解决了现有技术中残留覆膜130进入第二空腔127的问题，也能防止第二芯片123背面的覆膜130与塑封体140结合性不好而分层的现象。
可以理解，去除隔离件150后，第二芯片123周围和背面都没有覆膜130。换言之，基板110上除了第一芯片121需要形成第一空腔125的位置处有覆膜130外，基板110的其余表面均没有覆膜130。这样避免了基板110上残留覆膜130与塑封体140结合性不好等问题，以及避免了有残留覆膜130随塑封模流进入第二空腔127的问题。
可选的，覆膜130的厚度为20至50微米。第一空腔125的高度小于20微米；第二空腔127的高度大于20微米。或者，第一空腔125的高度小于20微米，第二空腔127的高度不作限制。或者，第一空腔125的高度不作限制，第二空腔127的高度大于20微米。
结合图3，可选的，在一些实施方式中，隔离件150还包括盖板153，盖板153与环形挡块151连接，盖板153盖设于第二芯片123远离基板110的一侧。盖板153和环形挡块151可以一体成型或分体连接。这样，在去除隔离件150时，同时去除环形挡块151和盖板153，以使覆膜130上分别与环形挡块151和盖板153对应的位置形成开口131。即一次性将第二芯片123周围和背面的覆膜130都撕扯掉，有利于提高第二空腔127的填充性以及防止塑封体140分层，结构更加可靠。
可选的，每个隔离件150罩设一个或多个相邻的第二芯片123。在进行基板110的焊盘设计时，若将第二焊盘112集中设计，这样在设置隔离件150时，可以同一个隔离件150同时覆盖多个第二芯片123，如同时覆盖两个、三个、四个、五个、六个或更多个第二芯片123。隔离件150的尺寸更大，支撑性更好，结构强度更高，缓减翘曲变形的效果越明显。并且这样可减少隔离件150的数量，提高贴装隔离件150和去除隔离件150的效率，从而提高整体封装效率。
可选地，结合图4至图6，可以将第二芯片123关于基板110上的切割道113对称贴装。这样，切割道113两侧的至少两个第二芯片123可以由一个隔离件150进行隔离罩设，提高封装效率和支撑强度，减少隔离件150的使用数量，并且这样在覆膜130上形成的开口131面积越大，可以将第一芯片121以外的更多覆膜130去除掉，提高第二空腔127的填充性，减少残留覆膜130，防止塑封体140由于和覆膜130结合性不好而出现分层现象。
结合图7，在另一些实施方式中，还可以采用压覆件160代替隔离件150在覆膜130上形成开口131。可选的，不贴装隔离件150，在贴装第一芯片121和第二芯片123后，直接进行真空覆膜130。真空覆膜130完成后，将压覆件160置于覆膜130远离基板110的一侧。其中，压覆件160覆盖第二芯片123。向压覆件160施加朝向基板110的压力，以压断第二芯片123外周的覆膜130，在覆膜130上形成开口131。可以理解，压断覆膜130形成的开口131可以沿周向呈连续设置或间断设置，这里不作具体限定。
本实施例中，覆膜130上形成沿周向连续设置的开口131，这样开口131内的覆膜130与周围覆膜130独立分离，便于将开口131内侧的覆膜130去除，有效提高第二空腔127的填充性以及防止塑封体140分层。
可选的，压覆件160上设有压头161，压头161位于第二芯片123的外周。本实施例中，压覆件160包括顶壁163和连接在顶壁163周侧的侧壁165，侧壁165远离顶壁163的一侧设有压头161；顶壁163的位置与第二芯片123远离基板110的一侧表面相对应。侧壁165可以沿周向呈连续设置或间断设置，这里不作具体限定。
可选的，每个压覆件160罩设一个或多个相邻的第二芯片123。若多个第二芯片123集中设置，可以实现一个压覆件160同时在多个第二芯片123外周形成开口131，减少压覆件160的使用数量和压断次数，提高效率。最后，塑封、切割，完成制程。
可以理解，基板110上设有切割道113，第一焊盘111关于切割道113对称设置；第二焊盘112关于切割道113对称设置。在覆膜130上形成开口131的步骤中：
隔离件150或压覆件160罩设在切割道113两侧的且与切割道113相邻的至少两个第二芯片123上。这样，有利于提高第二空腔127的填充性以及防止塑封体140分层，进一步缓减翘曲变形，进一步减小第一芯片121以外的其余覆膜130面积，并且有利于提高封装效率和封装质量。
值得注意的是，多个第二芯片123集中设计，同一个隔离件150或压覆件160设置在多个第二芯片123的外周，这样在相邻第二芯片123之间的基板110表面也不会出现台阶结构，减少基板110表面的残留覆膜130，有利于防止塑封体140分层，结构更加可靠。
可选的，基板110上设有绿漆层170；绿漆层170上设有窗口171以露出第一焊盘111和第二焊盘112。绿漆层170可以设于基板110表面的任意位置，如第一芯片121的底部、第二芯片123的底部以及第一芯片121和第二芯片123的之间的间隙处，可以设于上述位置的任意一处或多处。只要能露出第一焊盘111和第二焊盘112，不妨碍第一焊盘111和第一芯片121焊接，以及不妨碍第二焊盘112和第二芯片123焊接即可。
可选的，第一芯片121的底部设有绿漆层170。绿漆层170的设置，能够减小第一空腔125的高度，使得塑封体140和覆膜130更难进入第一空腔125中，避免第一空腔125受污染，提高第一空腔125的安全性，确保第一芯片121工作的稳定性和可靠性。
结合图8，可选的，绿漆层170和第一焊盘111之间具有第一间隙W1，第一芯片121底部和绿漆层170表面之间具有第二间隙W2，即第一空腔125的高度。第一间隙不大于第二间隙。第一间隙可以提升第一芯片121焊料焊接后的填充空间，从而提升焊接强度。第一间隙可以为1微米至20微米之间的任意数值。当然，若第一芯片121底部没有绿漆层170，则第一空腔125的高度为第一芯片121底部和基板110表面之间的距离。
类似地，绿漆层170和第二焊盘112之间具有第三间隙，第三间隙可以提升第二芯片123焊料焊接后的填充空间，从而提升焊接强度。
本发明实施例还提供一种封装结构，采用如前述实施方式中任一项的芯片封装方法制成。
综上所述，本发明实施例提供的芯片封装方法和封装结构，具有以下几个方面的有益效果，包括：
本发明实施例提供的芯片封装方法，真空覆膜130后，在覆膜130和第二芯片123对应的位置形成开口131，以便于塑封时，塑封体140被覆膜130隔离，以在第一芯片121和基板110之间形成第一空腔125；塑封体140从开口131进入并填充第二芯片123和基板110之间的第二空腔127。这样，既能保证第一空腔125不受塑封体140污染，提高第一芯片121工作的可靠性和稳定性，又能保证第二空腔127能被塑封体140填满，提高填充性，提高第二芯片123的连接可靠性，防止现有技术中采用塑封体140冲破第二芯片123处的覆膜130导致残留覆膜130随塑封体140模流进入第二芯片123的底部，进而引发的填充不良、出现空洞等问题。
本发明实施例提供的封装结构，采用上述的芯片封装方法制成，具有结构可靠、工艺难度低，封装质量好等优点。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (13)
1.一种芯片封装方法，其特征在于，包括：
提供基板；其中，所述基板上设有第一焊盘和第二焊盘；
在所述基板上贴装第一芯片和第二芯片；其中，所述第一芯片电连接于所述第一焊盘，所述第二芯片电连接于所述第二焊盘；
在所述基板上铺设覆膜；
在所述覆膜上形成开口；其中，所述开口露出所述第二芯片，或者，所述开口位于所述第二芯片的周围；
在所述基板上形成塑封体，所述塑封体被所述覆膜隔离，以在所述第一芯片和所述基板之间形成第一空腔；所述塑封体从所述开口进入并填充所述第二芯片和所述基板之间的第二空腔；
在所述基板上铺设覆膜的步骤之前，还包括：
在所述基板上贴装隔离件，其中，所述第二芯片位于所述隔离件内；
在所述基板上铺设覆膜的步骤中，所述覆膜覆盖所述第一芯片、所述第二芯片和所述隔离件；
在所述覆膜上形成开口的步骤包括：
去除所述隔离件，以使所述隔离件对应的所述覆膜上形成开口。
2.根据权利要求1所述的芯片封装方法，其特征在于，在所述基板上贴装隔离件的步骤包括：
所述隔离件通过胶层粘贴于所述基板；
去除所述隔离件的步骤包括：
采用光照或加热方式使所述隔离件和所述基板分离。
3.根据权利要求1所述的芯片封装方法，其特征在于，所述隔离件包括环形挡块，所述第二芯片位于所述环形挡块内；
在所述覆膜上形成开口的步骤包括：
去除所述环形挡块，以使所述覆膜上与所述环形挡块对应的位置形成环形开口。
4.根据权利要求1所述的芯片封装方法，其特征在于，所述隔离件包括多个间隔设置的柱体，所述第二芯片位于多个所述柱体围合形成的环形区域内。
5.根据权利要求3所述的芯片封装方法，其特征在于，所述隔离件包括盖板，所述盖板与所述环形挡块连接，所述盖板盖设于所述第二芯片远离所述基板的一侧；
在所述覆膜上形成开口的步骤包括：
去除所述环形挡块和所述盖板，以使所述覆膜上分别与所述环形挡块和所述盖板对应的位置形成开口。
6.根据权利要求1所述的芯片封装方法，其特征在于，每个所述隔离件罩设一个或多个相邻的所述第二芯片。
7.根据权利要求1所述的芯片封装方法，其特征在于，所述提供基板的步骤包括：
所述基板上设有切割道，所述第一焊盘关于所述切割道对称设置；所述第二焊盘关于所述切割道对称设置；
在所述覆膜上形成开口的步骤中：
隔离件罩设在所述切割道两侧的且与所述切割道相邻的至少两个所述第二芯片上。
8.根据权利要求1所述的芯片封装方法，其特征在于，所述覆膜的厚度为20至50微米。
9.根据权利要求1所述的芯片封装方法，其特征在于，所述第一空腔的高度小于20微米；和/或，所述第二空腔的高度大于20微米。
10.根据权利要求1至9中任一项所述的芯片封装方法，其特征在于，所述基板上设有绿漆层；所述绿漆层上设有窗口以露出所述第一焊盘和所述第二焊盘。
11.根据权利要求10所述的芯片封装方法，其特征在于，所述第一芯片的底部设有所述绿漆层。
12.根据权利要求10所述的芯片封装方法，其特征在于，所述绿漆层和所述第一焊盘之间具有第一间隙，所述第一芯片底部和所述绿漆层表面之间具有第二间隙，所述第一间隙不大于所述第二间隙。
13.一种封装结构，其特征在于，采用如权利要求1至12中任一项所述的芯片封装方法制成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410199690.1A CN117792320B (zh) | 2024-02-23 | 2024-02-23 | 芯片封装方法和封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410199690.1A CN117792320B (zh) | 2024-02-23 | 2024-02-23 | 芯片封装方法和封装结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117792320A CN117792320A (zh) | 2024-03-29 |
| CN117792320B true CN117792320B (zh) | 2024-07-02 |
Family
ID=90389245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410199690.1A Active CN117792320B (zh) | 2024-02-23 | 2024-02-23 | 芯片封装方法和封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117792320B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN216902947U (zh) * | 2022-03-21 | 2022-07-05 | 甬矽电子(宁波)股份有限公司 | 芯片封装结构 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4137356B2 (ja) * | 2000-09-07 | 2008-08-20 | Ｔｄｋ株式会社 | 表面弾性波素子を含む高周波モジュール部品の製造方法 |
| CN216699967U (zh) * | 2021-12-21 | 2022-06-07 | 甬矽半导体(宁波)有限公司 | 局部空腔封装结构和声表面波滤波器 |
| CN114551429A (zh) * | 2022-03-21 | 2022-05-27 | 甬矽电子(宁波)股份有限公司 | 局部空腔封装结构和封装方法 |
| CN116190349B (zh) * | 2023-04-25 | 2023-06-30 | 甬矽电子(宁波)股份有限公司 | 半导体封装结构及其制备方法 |
| CN116799456A (zh) * | 2023-05-25 | 2023-09-22 | 唯捷创芯(天津)电子技术股份有限公司 | 空腔滤波器系统级封装模组、电子产品及制备方法 |
| CN117497531A (zh) * | 2023-11-21 | 2024-02-02 | 唯捷创芯(天津)电子技术股份有限公司 | 芯片封装结构及芯片封装方法 |
-
2024
- 2024-02-23 CN CN202410199690.1A patent/CN117792320B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN216902947U (zh) * | 2022-03-21 | 2022-07-05 | 甬矽电子(宁波)股份有限公司 | 芯片封装结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117792320A (zh) | 2024-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2230764B1 (en) | Surface wave device and method of manufacturing the same | |
| TW201110247A (en) | Method of forming package structure | |
| CN216902947U (zh) | 芯片封装结构 | |
| CN100565828C (zh) | 传感器芯片的封胶方法 | |
| CN112117982B (zh) | 封装结构及其制作方法 | |
| CN110649909B (zh) | 一种声表面波滤波器件晶圆级封装方法及其结构 | |
| CN114530445A (zh) | 芯片封装结构和封装方法 | |
| CN105632911A (zh) | 降低边缘应力的晶圆级封装方法 | |
| CN116190349B (zh) | 半导体封装结构及其制备方法 | |
| JP2001053178A (ja) | 電子回路装置が封止され回路基板に実装される電子部品及びその製造方法 | |
| CN114499448A (zh) | 基于倒装对位键合的扇出型滤波器封装结构及其制作方法 | |
| CN113675102A (zh) | 用于芯片封装的方法和芯片颗粒 | |
| CN117792320B (zh) | 芯片封装方法和封装结构 | |
| JP2014057124A (ja) | 弾性表面波デバイスおよびその製造方法 | |
| JP5713224B1 (ja) | 弾性表面波デバイス及びその製造方法 | |
| CN115602642B (zh) | 芯片封装结构和芯片封装结构的制备方法 | |
| JP2000091273A (ja) | 半導体パッケージの製造方法およびその構造 | |
| JP2012186309A (ja) | ウエハレベルパッケージの製造方法、及びウエハレベルパッケージ | |
| CN117792321B (zh) | 芯片封装工艺和芯片封装结构 | |
| JPH09263082A (ja) | Ｉｃモジュールの製造方法、ｉｃカードの製造方法及びｉｃモジュール | |
| CN116346072B (zh) | 一种滤波器封装结构及其制备方法 | |
| CN221553234U (zh) | 滤波器封装结构 | |
| JP3418106B2 (ja) | 半導体装置およびその製造方法 | |
| US11244876B2 (en) | Packaged semiconductor die with micro-cavity | |
| CN117013981A (zh) | 一种射频模组的封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |