CN116346072B - 一种滤波器封装结构及其制备方法 - Google Patents

一种滤波器封装结构及其制备方法 Download PDF

Info

Publication number
CN116346072B
CN116346072B CN202310581348.3A CN202310581348A CN116346072B CN 116346072 B CN116346072 B CN 116346072B CN 202310581348 A CN202310581348 A CN 202310581348A CN 116346072 B CN116346072 B CN 116346072B
Authority
CN
China
Prior art keywords
substrate
electrode
layer
sealing wall
filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310581348.3A
Other languages
English (en)
Other versions
CN116346072A (zh
Inventor
请求不公布姓名
李国强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Everbright Technology Co ltd
Original Assignee
Guangzhou Everbright Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Everbright Technology Co ltd filed Critical Guangzhou Everbright Technology Co ltd
Priority to CN202310581348.3A priority Critical patent/CN116346072B/zh
Publication of CN116346072A publication Critical patent/CN116346072A/zh
Application granted granted Critical
Publication of CN116346072B publication Critical patent/CN116346072B/zh
Priority to US18/472,244 priority patent/US11996379B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02007—Details of bulk acoustic wave devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02543—Characteristics of substrate, e.g. cutting angles
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/54—Filters comprising resonators of piezoelectric or electrostrictive material
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/64—Filters using surface acoustic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Acoustics & Sound (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

本申请实施例属于芯片封装技术领域，涉及一种滤波器封装结构。该滤波器封装结构包括：芯片基体、基板、阻焊层、封装层、以及设置在芯片基体与基板之间的导电结构；阻焊层设置在基板上，阻焊层形成有多个通槽，通槽内设有焊料；导电结构包括密封墙和支撑电极，密封墙和支撑电极的一端通过焊料与基板连接；芯片基体上设有滤波器，密封墙环绕设置在滤波器的外周，芯片基体、基板和密封墙围合形成密闭空腔，支撑电极位于密闭空腔内，封装层设置于芯片基体远离密闭空腔的外周。本申请还涉及一种滤波器封装结构的制备方法。本申请提供的技术方案能够达到更好的密封效果，缩短了封装结构的加工生产周期，提高了封装的效率，降低加工成本。

Description

一种滤波器封装结构及其制备方法
技术领域
本申请涉及芯片封装技术领域，更具体地，涉及一种滤波器封装结构及其制备方法。
背景技术
随着第五代(5G)移动通信技术的快速发展，对射频前端滤波器的性能提出了更高的要求。声滤波器因其性能好、体积小而在移动通信领域得到了广泛的应用。目前，应用最广泛的声学滤波器是声表面波(SAW)滤波器和体波(BAW)滤波器。
无论是声表面滤波器（SAW）还是体声波滤波器（BAW），对工作环境有一定的要求：需要制备一个相对密闭空腔，用以隔绝外部的水气、颗粒、玷污等对器件的影响，因此需要通过封装结构来保护晶圆表面的滤波器不受外部环境影响。
现有滤波器封装结构都是采用圆片级封装结构以对滤波器进行保护，但由于圆片级封装结构复杂，使得整个封装工艺加工流程较长，加工周期长，滤波器封装结构的生产效率低。
发明内容
本申请实施例所要解决的技术问题是现有的圆片级封装结构复杂，加工周期长的问题。
为了解决上述技术问题，本申请实施例提供一种滤波器封装结构，采用了如下所述的技术方案：
一种滤波器封装结构，包括：
芯片基体、基板、阻焊层、封装层、以及设置在所述芯片基体与所述基板之间的导电结构；
所述阻焊层设置在所述基板上，所述阻焊层形成有多个通槽，所述通槽内设有焊料；
所述导电结构包括密封墙和支撑电极，所述密封墙和所述支撑电极的一端连接所述芯片基体，所述密封墙和所述支撑电极的另一端分别位于一个所述通槽内，通过所述焊料与所述基板连接；
所述芯片基体上设有滤波器，所述密封墙环绕设置在所述滤波器的外周，所述芯片基体、所述基板和所述密封墙围合形成密闭空腔，所述支撑电极位于所述密闭空腔内，且设置在所述滤波器和所述密封墙之间，所述封装层设置于所述芯片基体远离所述密闭空腔的外周。
进一步地，所述密封墙在所述芯片基体上的高度与所述支撑电极在所述芯片基体上的高度之差小于1μm。
进一步地，所述密封墙在所述芯片基体上的高度为5-30μm，所述支撑电极在所述芯片基体上的高度为5-30μm。
进一步地，所述支撑电极的数量至少为两个，所述支撑电极关于所述滤波器的中心线对称分布。
进一步地，所述导电结构还包括第一电极连接层和第二电极连接层，所述第一电极连接层和所述第二电极连接层均设置在所述基板上；
所述第一电极连接层与所述密封墙对应设置，所述密封墙通过所述第一电极连接层与所述基板连接，使所述芯片基体、所述基板、所述密封墙和所述第一电极连接层围合形成所述密闭空腔，所述第二电极连接层与所述支撑电极对应设置，所述支撑电极通过所述第二电极连接层与所述基板连接；
所述第一电极连接层和第二电极连接层分别位于所述通槽内，所述阻焊层在所述基板上的高度，高于所述第一电极连接层在所述基板上的高度，所述阻焊层在所述基板上的高度，高于所述第二电极连接层在所述基板上的高度，所述焊料分别设置在所述第一电极连接层上和所述第二电极连接层上。
为了解决上述技术问题，本申请实施例还提供一种滤波器封装结构的制备方法，采用了如下所述的技术方案：
一种滤波器封装结构的制备方法，包括：
在滤波器晶圆基体上制备密封墙和支撑电极，得到加工晶圆；其中，所述密封墙环绕设置在每个滤波器的外周，且形成围合空间，所述支撑电极设置在所述围合空间内，且位于所述滤波器与所述密封墙之间；
将所述加工晶圆切割成单颗的加工芯片；其中，所述加工芯片包括芯片基体、所述滤波器、所述密封墙和所述支撑电极；
在基板的电极上制备焊料层，在所述焊料层的外周设置阻焊层，得到加工基板；其中，所述阻焊层在所述基板上的高度高于所述焊料层在所述基板上的高度；
将所述加工芯片与所述加工基板进行键合连接和回流焊，使所述密封墙、所述支撑电极分别通过所述焊料层的焊料与所述加工基板的电极连接，得到焊接结构；其中，所述焊接结构中，所述芯片基体、所述基板和所述密封墙围合形成密闭空腔，所述支撑电极位于所述密闭空腔内；
在所述焊接结构上设置封装层，切割后得到滤波器封装结构。
进一步地，所述在基板的电极上制备焊料层的步骤，具体包括：
在所述基板的电极上分别设置第一电极连接层和第二电极连接层；
在所述第一电极连接层和所述第二电极连接层上分别设置焊料层。
进一步地，所述将所述加工芯片与所述加工基板进行键合连接和回流焊，使所述密封墙、所述支撑电极分别通过所述焊料层的焊料与所述加工基板的电极连接，得到焊接结构的步骤，具体包括：
将多个所述加工芯片倒装放置在同一个所述加工基板上，在第一预设温度下，使所述密封墙与所述第一电极连接层预键合，所述支撑电极与所述第二电极连接层预键合，得到预组合结构；其中，所述预组合结构中，所述芯片基体、所述基板和所述密封墙围合形成所述密闭空腔；
对所述预组合结构进行回流焊，使所述密封墙与所述第一电极连接层通过所述焊料层的焊料，所述支撑电极与所述第二电极连接层通过所述焊料层的焊料连接，得到焊接结构；其中，所述焊接结构为多个所述加工芯片与一个所述加工基板的组合结构。
进一步地，所述在所述焊接结构上设置封装层，切割后得到滤波器封装结构的步骤，具体包括：
对所述焊接结构进行塑封，使塑封材料铺设于所述芯片基体远离所述密闭空腔的外周形成封装层，得到组合封装结构；其中，所述组合封装结构为多个所述加工芯片与一个所述加工基板的组合封装；
对所述组合封装结构进行切割，使多个所述加工芯片分离，得到单个所述滤波器封装结构。
进一步地，所述将所述加工晶圆切割成单颗加工芯片的步骤之前，还包括：
在所述加工晶圆上贴合保护膜，所述保护膜贴合在所述密封墙和所述支撑电极远离所述滤波器晶圆基体的一端，使所述滤波器处于密封空间中；
对所述滤波器晶圆基体进行减薄；
所述将所述加工芯片与所述加工基板进行键合连接和回流焊的步骤之前，还包括：
将所述保护膜从所述密封墙和所述支撑电极上分离出来。
与现有技术相比，本申请实施例主要有以下有益效果：
本申请通过在芯片基体上设置密封墙和支撑电极，滤波器能够通过密封墙封装在芯片基体和基板之间的密闭空间内，并通过设置阻焊层，能够防止焊料在密封墙和支撑电极连接到基板的电极上时的不规则流动，保证了加工过程的安全性和可靠性。本申请的滤波器封装结构中，在密闭空腔外周还设置了封装层，使滤波器具有密封墙和封装层的双层保护，提高了器件的密闭效果，保证滤波器与外界环境隔绝。本申请实施例提供的滤波器封装结构简单，可以取消在滤波器上设置圆片级封装结构，既能达到更好的密封效果，又能降低加工复杂程度，缩短了封装结构的加工生产周期，提高了封装的效率，同时降低加工成本。
附图说明
为了更清楚地说明本申请的方案，下面将对实施例描述中所需要使用的附图作一个简单介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请一个实施例提供的滤波器封装结构的结构示意图；
图2是本申请一个实施例提供的滤波器封装结构的制备方法的步骤流程示意图；
图3是图2中步骤S300的步骤流程示意图；
图4是图2中步骤S400的步骤流程示意图；
图5是图2中步骤S500的步骤流程示意图；
图6是图2中步骤S100所得到的加工晶圆的结构示意图；
图7是图2中步骤S200所得到的加工芯片的结构示意图；
图8是图7所示单颗的加工芯片的俯视结构示意图；
图9是图2中步骤S300所得到的加工基板的结构示意图；
图10是图9中A处的局部放大图；
图11是图2中步骤S400所得到的焊接结构的结构示意图；
图12是图5中步骤S510所得到的组合封装结构的结构示意图。
附图标记：
100、芯片基体；110、滤波器；200、基板；300、阻焊层；301、通槽；
410、密封墙；420、支撑电极；430、封装层；440、第一电极连接层；450、第二电极连接层；460、焊料层；
500、密闭空腔。
具体实施方式
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请技术领域的技术人员通常理解的含义相同；本文中在申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请；本申请的说明书和权利要求书及上述附图说明中的术语“包括”和“具有”以及它们的任何变形，意图在于覆盖不排他的包含。本申请的说明书和权利要求书或上述附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
如图1所示，本申请实施例提供一种滤波器封装结构，所述滤波器封装结构包括：
芯片基体100、基板200、阻焊层300、封装层430以及设置在所述芯片基体100与所述基板200之间的导电结构。
阻焊层300设置在基板200上，阻焊层300的内部形成有通槽301，通槽301内设有焊料；
导电结构包括密封墙410和支撑电极420，密封墙410和支撑电极420的一端连接芯片基体100，密封墙410和支撑电极420的另一端分别位于一个通槽301内，通过焊料与基板200连接；
芯片基体100上设有滤波器110，密封墙410环绕设置在滤波器110的外周，芯片基体100、基板200和密封墙410围合形成密闭空腔500，支撑电极420位于密闭空腔500内，且设置在滤波器110和密封墙410之间，封装层430设置于芯片基体100远离密闭空腔500的外周。
本实施例通过在芯片基体100上设置密封墙410和支撑电极420，滤波器110能够通过密封墙410封装在芯片基体100和基板200之间的密闭空间内，并通过设置阻焊层300，能够防止焊料在密封墙410和支撑电极420连接到基板200的电极上时的不规则流动，保证了加工过程的安全性和可靠性。本实施例的滤波器封装结构中，在密闭空腔500外周还设置了封装层430，使滤波器110具有密封墙410和封装层430的双层保护，提高了器件的密闭效果，保证滤波器110与外界环境隔绝。本申请实施例提供的滤波器封装结构简单，可以取消在滤波器110上设置圆片级封装结构，既能达到更好的密封效果，又能降低加工复杂程度，缩短了封装结构的加工生产周期，提高了封装的效率，同时降低加工成本。
本实施例中，密封墙410在芯片基体100上的高度和支撑电极420在芯片基体100上的高度之差小于1μm，使得同一芯片基体100上的密封墙410和支撑电极420的高度均匀性好，保证加工过程中，能够将同一个芯片基体100上的密封墙410和支撑电极420同时与基板200上的电极键合连接，提高滤波器封装结构的良品率。
本实施例中，同一芯片基体100上，密封墙410的高度均匀性小于10%。同一芯片基体100上，支撑电极420的高度均匀性小于10%。
需要说明的是，密封墙410的高度，是指密封墙410远离芯片基体100一端的端面到芯片基体100的距离。支撑电极420的高度，是指支撑电极420远离芯片基体100一端的端面到芯片基体100的距离。
本实施例中，密封墙410在芯片基体100上的高度为5-30μm，支撑电极420在芯片基体100上的高度为5-30μm。
本实施例中，密封墙410的材质为导电材料。具体的，密封墙410的材质为金、铜或铝中的一种。
本实施例中，支撑电极420的材质为导电材料。具体的，支撑电极420的材质为金、铜或铝中的一种。
需要说明的是，同一芯片基体100上的密封墙410和支撑电极420的材质可以相同也可以不同。
一些实施例中，支撑电极420的数量至少为两个，支撑电极420关于滤波器110的中心线对称分布。
本实施例中，支撑电极420数量为8个，8个支撑电极420均位于密闭空腔500内，且环绕分布在滤波器110的周围，8个支撑电极420关于滤波器110的中心线对称分布。
可以理解的，本实施例设置了支撑电极420，可以对密闭空腔500起支撑作用，避免密闭空腔500的悬空面积过大而发生变形，保证基板200不与滤波器110直接接触。关于滤波器110的中心线对称分布的支撑电极420，能够使芯片基体100和/或基板200在受到外部压力时，支撑电极420能够平均受力，提高了加工过程的安全性，避免加工过程中滤波器110与基板200或其他结构的接触，实现对滤波器110的保护作用。
需要说明的是，本实施例中，滤波器110的中心线，是指穿过滤波器110中心的水平轴线和/或纵向轴向。可以理解地，一个位于滤波器110左侧的支撑电极420到滤波器110的距离，至少与一个位于滤波器110左侧的支撑电极420到滤波器110的距离相同。
本实施例中，8个支撑电极420中的4个支撑电极420与滤波器110的信号输入端和信号输出端电连接。
本实施例的部分或全部支撑电极420还可以对滤波器110的信号输入端和信号输出端起连接作用，可以减少滤波器110因信息线路较长导致的插损较大问题，提高了滤波器封装结构的性能。
本实施例中，导电结构还包括第一电极连接层440和第二电极连接层450，第一电极连接层440和第二电极连接层450均设置在基板200上。
第一电极连接层440与密封墙410对应设置，密封墙410通过焊料与第一电极连接层440连接，使芯片基体100、基板200、密封墙410和第一电极连接层440围合形成所述密闭空腔500，第二电极连接层450与支撑电极420对应设置，支撑电极420通过焊料与第二电极连接层450连接。
第一电极连接层440和第二电极连接层450分别位于通槽301内，阻焊层300在基板200上的高度，高于第一电极连接层440在基板200上的高度，阻焊层300在基板200上的高度，高于第二电极连接层450在基板200上的高度。
可以理解的，本实施例的第一电极连接层440用于连接密封墙410和基板200，第二电极连接层450用于连接支撑电极420和基板200。第一电极连接层440和第二电极连接层450一方面为密封墙410和支撑电极420起到支撑作用，另一方面还可以对基板200起散热作用。
本实施例中，第一电极连接层440在基板200上的高度为0.5-5μm。第二电极连接层450在基板200上的高度为0.5-5μm。其中，第一电极连接层440和第二电极连接层450在基板200的同一水平面上分隔设置，第一电极连接层440和第二电极连接层450的高度差小于1μm。
第一电极连接层440的材质和第二电极连接层450的材质相同。第一电极连接层440和第二电极连接层450的材质可以选自铜、金或其他导电材料。焊料可以选自锡、铟或其他可以用于回流焊的材料。
本实施例中，阻焊层300由绝缘料制成。具体的，阻焊层300的材料可以选自环氧树脂或聚酰亚胺。
可以理解的，第一电极连接层440在阻焊层300的通槽301中与密封墙410连接，第二电极连接层450在阻焊层300的通槽301中与支撑电极420连接。需要说明的是，位于第一电极连接层440外侧的阻焊层300，与位于第二电极连接层450的阻焊层300为分离设置。
本实施例中，位于通槽301内的第一电极连接层440的底部和第二电极连接层450的底部能够直接穿过通槽301与基板200的电极连接。
本实施例通过设置阻焊层300，能够对焊料在回流焊过程中的流动起限制作用，提高了加工过程的可靠性，减低了加工难度，提高加工的良品率。阻焊层300的设置还可以使第一电极连接层440和第二电极连接层450与外界环境隔离开，对第一电极连接层440和第二电极连接层450起到了保护作用。
如图1、图6-图11所示，基于上述的滤波器封装结构，本申请实施例还提供一种滤波器封装结构的制备方法，该方法包括：
S100、在滤波器晶圆基体上制备密封墙410和支撑电极420，得到加工晶圆；
其中，如图6和图8所示，所述密封墙410环绕设置在每个滤波器110的外周，且形成围合空间，所述支撑电极420设置在所述围合空间内，且位于所述滤波器110与所述密封墙410之间；
S200、将所述加工晶圆切割成单颗的加工芯片；
其中，如图7和图8所示，所述加工芯片包括芯片基体100、所述滤波器110、所述密封墙410和所述支撑电极420；
S300、在基板200的电极上制备焊料层460，在所述焊料层460的外周设置阻焊层300，得到加工基板；
其中，如图9和图10所示，所述阻焊层300在所述基板200上的高度高于所述焊料层460在所述基板200上的高度；
S400、将所述加工芯片与所述加工基板进行键合连接和回流焊，使所述密封墙410、所述支撑电极420分别通过所述焊料层460的焊料与所述加工基板的电极连接，得到焊接结构；
其中，如图11所示，所述焊接结构中，所述密封墙410、所述支撑电极420分别与所述加工基板的电极连接，所述芯片基体100、所述基板200和所述密封墙410围合形成密闭空腔500，所述支撑电极420位于所述密闭空腔500内；
S500、在所述焊接结构上设置封装层430，切割后得到滤波器封装结构。
本实施例所提供的制备方法通过在滤波器晶圆基体上制备具有一定高度的密封墙410和支撑电极420，再经过切割成单颗加工芯片后，将芯片上的密封墙410和支撑电极420与基板200的第一电极连接层440和第二电极连接层450连接，从而使密封墙410、芯片基体100和基板200之间形成密封空腔，从而对滤波器110位于密封空腔内，能够与外界环境隔绝。采用本实施例提供的制备方法，取消了传统滤波器110的圆片级封装结构，而是利用密封墙410与基板200上第一电极连接层440的键合和焊接来实现密封效果，再在密封空腔外设置封装层430，提高了滤波器110的密闭性，保证了产品的稳定性，加工流程更加简单可靠，缩短了封装加工周期，降低了加工成本。
本实施例中，步骤S300，可以采用光刻的方式制备阻焊层300。
如图3所示，本实施例中，步骤S300中，在基板200的电极上制备焊料层460的步骤，具体包括：
S310、在所述基板200的电极上分别设置第一电极连接层440和第二电极连接层450；
S320、在所述第一电极连接层440和所述第二电极连接层450上分别设置焊料层460。
本实施例中，步骤S310可以采用电镀或者化学镀的方式制备第一电极连接层440和第二电极连接层450。
如图4所示，具体的，本实施例中，S400的步骤，具体包括：
S410、将多个所述加工芯片倒装放置在同一个所述加工基板上，在预设温度下，使所述密封墙410与所述第一电极连接层440预键合，所述支撑电极420与所述第二电极连接层450预键合，得到预组合结构；
其中，所述预组合结构中，所述芯片基体100、所述基板200和所述密封墙410围合形成密闭空腔500；
S420、对所述预组合结构进行回流焊，使所述密封墙410与所述第一电极连接层440通过所述焊料层460的焊料连接，所述支撑电极420与所述第二电极连接层450通过所述焊料层460的焊料连接，得到焊接结构；
其中，所述焊接结构为多个所述加工芯片与一个所述加工基板的组合结构。
具体的，将多个所述加工芯片采用倒装技术，使所述加工芯片上的密封墙410和支撑电极420分别同时与第一电极连接层440和第二电极连接层450预键合。一些实施方式中，所述预设温度为100℃-230℃。
本实施例中，密封墙410和第一电极连接层440，支撑电极420和第二电极连接层450，均采用预键合的方式实现预连接，再通过回流焊的方式进行进一步共熔键合，使密封墙410与第一电极连接层440的连接，以及支撑电极420与第二电极连接层450的连接不需要采用阻焊剂也可以形成紧密的导电结构，从而对滤波器110进行保护，节约了滤波器110封装的加工成本，缩短了加工周期。采用回流焊的方式使密封墙410和第一电极连接层440共熔键合，使支撑电极420与第二电极连接层450共熔键合，使后续的封装层430材料可以选用环氧树脂或聚酰亚胺等成本较低的塑封材料，而不需要选用特定的有机膜类材料，大大降低了加工成本，并且使封装过程更加简单，同时提高封装结构的可靠性。
本实施例中，阻焊层300在基板200上的高度高于焊料层460在基板200上的高度，使得焊料层460在预键合和回流焊的过程中，阻焊层300能够限制焊料的流动，并且对焊料的固化起到定型作用。阻焊层300的设置可以使预键合和回流焊的加工过程更加简便和高效。
本实施例中，步骤S420,具体包括：
采用机械固定或真空固定的方式，将所述预组合结构放置在载板上进行固定，在所述预组合结构上放置压板，并将所述预组合结构放入真空加热设备进行回流焊，使所述密封墙410与所述第一电极连接层440焊接，所述支撑电极420与所述第二电极连接层450焊接，得到焊接结构。其中，所述焊接结构为多个所述加工芯片与一个所述加工基板的组合。
如图5所示，本实施例中，步骤S500，具体包括：
S510、对所述焊接结构进行塑封，使塑封材料铺设于所述芯片基体100远离所述密闭空腔500的外周形成封装层430，得到组合封装结构；
其中，如图12所示，所述组合封装结构为多个所述加工芯片与一个所述加工基板的组合封装；
S520、对所述组合封装结构进行切割，使多个所述加工芯片分离，得到单个所述滤波器封装结构。
具体的，封装层430材料为环氧树脂。当基板200为树脂基板时，封装层430材料可以选用导热率大于1W的环氧树脂。当基板200为陶瓷基板时，封装层430材料可以采用导热率大于0.2W的环氧树脂。
本实施例中，封装层430填充在芯片基体100远离密闭空腔500的外周，覆盖在芯片基体100、密封墙410和阻焊层300的外侧，能够对密封空腔起到进一步的密封作用，还能对基板200和芯片基体100起到散热作用。
本实施例中，先将加工晶圆切割成单颗加工芯片，在将多个单颗加工芯片倒装连接在基板200上，使同一基板200上的多个加工芯片的密封墙410之间存在一定的间隙，对焊接结构进行塑封时，塑封材料填充在间隙中和芯片基体100的上方，形成封装层430，再对位于间隙中的封装层430和基板200进行切割，得到单个的滤波器封装结构。本实施例提供的制备方法，使塑封步骤更加简单，容易操作，且所制备出来的滤波器封装结构更加可靠。
一个实施例中，步骤S200之前，还包括：
在所述加工晶圆上贴合保护膜，所述保护膜贴合在所述密封墙410和所述支撑电极420远离所述滤波器110晶圆基体的一端，使所述滤波器110处于密封空间中；
对所述滤波器晶圆基体进行减薄。
步骤S400之前，还包括：
将所述保护膜从所述密封墙410和所述支撑电极420上分离出来。
需要说明的是，对所述滤波器晶圆基体进行减薄的过程中，保护膜始终与滤波器110不接触。
对加工晶圆进行切割所采用的切割方式可以是机械切割，也可以激光切割。根据不同的切割方式，所述将所述保护膜从所述密封墙410和所述支撑电极420上分离出来的步骤，可以设置在不同的加工顺序中：
一些实施方式中，在完成了对滤波器晶圆基体的减薄后，若采用机械划片的方式对加工晶圆进行切割，则在机械切割加工晶圆完成后，采用紫外光照射的方式降低保护膜的粘度，通过胶带揭膜的方式将保护膜与密封墙410、支撑电极420分离开。
在另外一些实施方式中，在完成了对滤波器晶圆基体的减薄后，若采用激光切割的方式对加工晶圆进行切割，则在减薄后，采用紫外光照射的方式降低保护膜的粘度，通过胶带揭膜的方式将保护膜与密封墙410、支撑电极420分离开，再对加工晶圆进行激光切割。
可以理解的，保护膜与密封墙410、支撑电极420的分离步骤，只需要在将所述加工芯片与所述加工基板进行键合连接和回流焊之前完成即可。
本实施例中，在对加工晶圆进行切割前，在密封墙410和支撑电极420上贴上保护膜，使密封墙410、保护膜和芯片基体100形成了封闭空间，避免在切割过程中，外界的水气或颗粒对滤波器110造成损坏。
本实施例中，保护膜的厚度大于20μm，确保保护膜贴合在密封墙410和支撑电极420后，不会与滤波器110接触。其中，保护膜与密封墙410和支撑电极420的贴合方式，可以采用热固化的方式，也可以采用感光的方式。
本实施例中，滤波器110包括声表面滤波器和体声波滤波器。
本申请的实施例所提供的滤波器封装结构可以采用上述任一实施例所述的滤波器封装结构的制备方法制备得到。
显然，以上所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例，附图中给出了本申请的较佳实施例，但并不限制本申请的专利范围。本申请可以以许多不同的形式来实现，相反地，提供这些实施例的目的是使对本申请的公开内容的理解更加透彻全面。尽管参照前述实施例对本申请进行了详细的说明，对于本领域的技术人员来而言，其依然可以对前述各具体实施方式所记载的技术方案进行修改，或者对其中部分技术特征进行等效替换。凡是利用本申请说明书及附图内容所做的等效结构，直接或间接运用在其他相关的技术领域，均同理在本申请专利保护范围之内。

Claims (8)

1.一种滤波器封装结构的制备方法，其特征在于，所述方法包括：
在滤波器晶圆基体上制备密封墙和支撑电极，得到加工晶圆；其中，所述密封墙环绕设置在每个滤波器的外周，且形成围合空间，所述支撑电极设置在所述围合空间内，且位于所述滤波器与所述密封墙之间；
将所述加工晶圆切割成单颗的加工芯片；其中，所述加工芯片包括芯片基体、所述滤波器、所述密封墙和所述支撑电极；
在基板的电极上制备焊料层，在所述焊料层的外周设置阻焊层，得到加工基板；其中，所述阻焊层在所述基板上的高度高于所述焊料层在所述基板上的高度；
将所述加工芯片与所述加工基板进行键合连接和回流焊，使所述密封墙、所述支撑电极分别通过所述焊料层的焊料与所述加工基板的电极连接，得到焊接结构；其中，所述焊接结构中，所述芯片基体、所述基板和所述密封墙围合形成密闭空腔，所述支撑电极位于所述密闭空腔内；
在所述焊接结构上设置封装层，切割后得到滤波器封装结构；
其中，所述在基板的电极上制备焊料层的步骤，具体包括：
在所述基板的电极上分别设置第一电极连接层和第二电极连接层；
在所述第一电极连接层和所述第二电极连接层上分别设置焊料层；
所述将所述加工芯片与所述加工基板进行键合连接和回流焊，使所述密封墙、所述支撑电极分别通过所述焊料层的焊料与所述加工基板的电极连接，得到焊接结构的步骤，具体包括：
将多个所述加工芯片倒装放置在同一个所述加工基板上，在第一预设温度下，使所述密封墙与所述第一电极连接层预键合，所述支撑电极与所述第二电极连接层预键合，得到预组合结构；其中，所述预组合结构中，所述芯片基体、所述基板和所述密封墙围合形成所述密闭空腔；
对所述预组合结构进行回流焊，使所述密封墙与所述第一电极连接层通过所述焊料层的焊料连接，所述支撑电极与所述第二电极连接层通过所述焊料层的焊料连接，得到焊接结构；其中，所述焊接结构为多个所述加工芯片与一个所述加工基板的组合结构。
2.根据权利要求1所述滤波器封装结构的制备方法，其特征在于，所述在所述焊接结构上设置封装层，切割后得到滤波器封装结构的步骤，具体包括：
对所述焊接结构进行塑封，使塑封材料铺设于所述芯片基体远离所述密闭空腔的外周形成封装层，得到组合封装结构；其中，所述组合封装结构为多个所述加工芯片与一个所述加工基板的组合封装；
对所述组合封装结构进行切割，使多个所述加工芯片分离，得到单个所述滤波器封装结构。
3.根据权利要求1所述的滤波器封装结构的制备方法，其特征在于，所述将所述加工晶圆切割成单颗加工芯片的步骤之前，还包括：
在所述加工晶圆上贴合保护膜，所述保护膜贴合在所述密封墙和所述支撑电极远离所述滤波器晶圆基体的一端，使所述滤波器处于密封空间中；
对所述滤波器晶圆基体进行减薄；
所述将所述加工芯片与所述加工基板进行键合连接和回流焊的步骤之前，还包括：
将所述保护膜从所述密封墙和所述支撑电极上分离出来。
4.一种滤波器封装结构，由上述权利要求1～3任一项所述的滤波器封装结构的制备方法制备所得，其特征在于，所述滤波器封装结构包括：
芯片基体、基板、阻焊层、封装层、以及设置在所述芯片基体与所述基板之间的导电结构；
所述阻焊层设置在所述基板上，所述阻焊层形成有多个通槽，所述通槽内设有焊料；
所述导电结构包括密封墙和支撑电极，所述密封墙和所述支撑电极的一端连接所述芯片基体，所述密封墙和所述支撑电极的另一端分别位于一个所述通槽内，通过所述焊料与所述基板连接；
所述芯片基体上设有滤波器，所述密封墙环绕设置在所述滤波器的外周，所述芯片基体、所述基板和所述密封墙围合形成密闭空腔，所述支撑电极位于所述密闭空腔内，且设置在所述滤波器和所述密封墙之间，所述封装层设置于所述芯片基体远离所述密闭空腔的外周。
5.根据权利要求4所述的滤波器封装结构，其特征在于，所述密封墙在所述芯片基体上的高度与所述支撑电极在所述芯片基体上的高度之差小于1μm。
6.根据权利要求4或5所述的滤波器封装结构，其特征在于，所述密封墙在所述芯片基体上的高度为5-30μm，所述支撑电极在所述芯片基体上的高度为5-30μm。
7.根据权利要求4或5所述的滤波器封装结构，其特征在于，所述支撑电极的数量至少为两个，所述支撑电极关于所述滤波器的中心线对称分布。
8.根据权利要求4或5所述的滤波器封装结构，其特征在于，所述导电结构还包括第一电极连接层和第二电极连接层，所述第一电极连接层和所述第二电极连接层均设置在所述基板上；
所述第一电极连接层与所述密封墙对应设置，所述密封墙通过所述焊料与所述第一电极连接层连接，使所述芯片基体、所述基板、所述密封墙和所述第一电极连接层围合形成所述密闭空腔，所述第二电极连接层与所述支撑电极对应设置，所述支撑电极通过所述焊料与所述第二电极连接层连接；
所述第一电极连接层和第二电极连接层分别位于所述通槽内，所述阻焊层在所述基板上的高度，高于所述第一电极连接层在所述基板上的高度，所述阻焊层在所述基板上的高度，高于所述第二电极连接层在所述基板上的高度。
CN202310581348.3A 2023-05-23 2023-05-23 一种滤波器封装结构及其制备方法 Active CN116346072B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202310581348.3A CN116346072B (zh) 2023-05-23 2023-05-23 一种滤波器封装结构及其制备方法
US18/472,244 US11996379B1 (en) 2023-05-23 2023-09-22 Filter package structure and method for preparing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310581348.3A CN116346072B (zh) 2023-05-23 2023-05-23 一种滤波器封装结构及其制备方法

Publications (2)

Publication Number Publication Date
CN116346072A CN116346072A (zh) 2023-06-27
CN116346072B true CN116346072B (zh) 2023-08-15

Family

ID=86879026

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310581348.3A Active CN116346072B (zh) 2023-05-23 2023-05-23 一种滤波器封装结构及其制备方法

Country Status (2)

Country Link
US (1) US11996379B1 (zh)
CN (1) CN116346072B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108512523A (zh) * 2017-11-06 2018-09-07 贵州中科汉天下微电子有限公司 压电声波器件的封装方法及封装结构
JP2018160829A (ja) * 2017-03-23 2018-10-11 京セラ株式会社 弾性表面波装置
CN111003682A (zh) * 2018-10-08 2020-04-14 凤凰先驱股份有限公司 电子封装件及其制法
CN113675101A (zh) * 2021-10-20 2021-11-19 深圳新声半导体有限公司 用于芯片封装的方法和芯片颗粒
CN216120295U (zh) * 2021-10-09 2022-03-22 江苏卓胜微电子股份有限公司 一种声表滤波器射频模组封装结构及电子设备
CN115065336A (zh) * 2022-05-27 2022-09-16 开元通信技术（厦门）有限公司 滤波器及其制备方法
CN115987241A (zh) * 2023-03-17 2023-04-18 唯捷创芯(天津)电子技术股份有限公司 滤波器封装结构、制备方法及电子产品
WO2023085362A1 (ja) * 2021-11-11 2023-05-19 株式会社村田製作所 弾性波装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7385463B2 (en) * 2003-12-24 2008-06-10 Kyocera Corporation Surface acoustic wave device and electronic circuit device
JP6509147B2 (ja) * 2016-02-29 2019-05-08 太陽誘電株式会社 電子デバイス
US20230039933A1 (en) * 2020-01-20 2023-02-09 Epicmems(Xiamen) Co., Ltd. Radio frequency filter

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018160829A (ja) * 2017-03-23 2018-10-11 京セラ株式会社 弾性表面波装置
CN108512523A (zh) * 2017-11-06 2018-09-07 贵州中科汉天下微电子有限公司 压电声波器件的封装方法及封装结构
CN111003682A (zh) * 2018-10-08 2020-04-14 凤凰先驱股份有限公司 电子封装件及其制法
CN216120295U (zh) * 2021-10-09 2022-03-22 江苏卓胜微电子股份有限公司 一种声表滤波器射频模组封装结构及电子设备
CN113675101A (zh) * 2021-10-20 2021-11-19 深圳新声半导体有限公司 用于芯片封装的方法和芯片颗粒
WO2023085362A1 (ja) * 2021-11-11 2023-05-19 株式会社村田製作所 弾性波装置
CN115065336A (zh) * 2022-05-27 2022-09-16 开元通信技术（厦门）有限公司 滤波器及其制备方法
CN115987241A (zh) * 2023-03-17 2023-04-18 唯捷创芯(天津)电子技术股份有限公司 滤波器封装结构、制备方法及电子产品

Also Published As

Publication number Publication date
US11996379B1 (en) 2024-05-28
CN116346072A (zh) 2023-06-27

Similar Documents

Publication Publication Date Title
JP3839323B2 (ja) 半導体装置の製造方法
KR101460401B1 (ko) 모듈 및 모듈 제조 방법
CN102543907B (zh) 一种热增强型四边扁平无引脚倒装芯片封装及制造方法
US6965154B2 (en) Semiconductor device
JPH0448767A (ja) 樹脂封止型半導体装置
KR20010064907A (ko) 와이어본딩 방법 및 이를 이용한 반도체패키지
CN103872027A (zh) 堆栈式功率元件模块
KR20030017676A (ko) 듀얼 다이 패키지
CN109473539B (zh) 一种滤波器芯片模组及其制备方法
CN102280433A (zh) 晶圆级芯片尺寸封装结构及其封装方法
CN114267598B (zh) 一种射频前端集成电路的封装结构以及封装方法
JP2000068406A (ja) 半導体装置の製造方法、半導体装置及び配線基板
CN107706118A (zh) 一种芯片封装方法及芯片封装结构
CN100370606C (zh) 半导体器件及其制造方法
CN116346072B (zh) 一种滤波器封装结构及其制备方法
KR100343150B1 (ko) 금속터미널을구비하는전력반도체모쥴,전력반도체모쥴의금속터미널제조방법및전력반도체모쥴의제조방법
CN213635958U (zh) 复合封装结构及复合封装结构模块
CN211045375U (zh) 晶圆级芯片封装结构
CN202025735U (zh) 新型引线框架结构
CN102194707A (zh) 制造半导体结构的方法
JPS63293931A (ja) 半導体装置およびその製造方法
JPH11186449A (ja) 半導体装置およびその製造方法
CN217590771U (zh) 芯片封装结构
CN114068439A (zh) 复合封装服务系统的复合封装结构及其制造方法
CN217544617U (zh) 一种芯片封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CB03 Change of inventor or designer information

Inventor after: Li Guoqiang

Inventor before: Request for anonymity

Inventor before: Li Guoqiang

CB03 Change of inventor or designer information