CN109473539B - 一种滤波器芯片模组及其制备方法 - Google Patents
一种滤波器芯片模组及其制备方法 Download PDFInfo
- Publication number
- CN109473539B CN109473539B CN201811534702.2A CN201811534702A CN109473539B CN 109473539 B CN109473539 B CN 109473539B CN 201811534702 A CN201811534702 A CN 201811534702A CN 109473539 B CN109473539 B CN 109473539B
- Authority
- CN
- China
- Prior art keywords
- filter chip
- bonding pads
- filter
- package substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 112
- 238000004806 packaging method and process Methods 0.000 claims abstract description 32
- 238000007789 sealing Methods 0.000 claims abstract description 28
- 239000004033 plastic Substances 0.000 claims abstract description 22
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims description 44
- 229910000679 solder Inorganic materials 0.000 claims description 41
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 23
- 229910052737 gold Inorganic materials 0.000 claims description 21
- 239000010931 gold Substances 0.000 claims description 21
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 18
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 12
- 229910052759 nickel Inorganic materials 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 238000005520 cutting process Methods 0.000 claims description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 7
- 229910052763 palladium Inorganic materials 0.000 claims description 6
- 150000002815 nickel Chemical class 0.000 claims description 4
- 239000012785 packaging film Substances 0.000 claims description 3
- 229920006280 packaging film Polymers 0.000 claims description 3
- 238000007747 plating Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims 2
- 238000012858 packaging process Methods 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 56
- 235000012431 wafers Nutrition 0.000 description 16
- 239000000463 material Substances 0.000 description 7
- 238000010897 surface acoustic wave method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000003466 welding Methods 0.000 description 5
- 239000002985 plastic film Substances 0.000 description 4
- 229920006255 plastic film Polymers 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910000831 Steel Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229920006336 epoxy molding compound Polymers 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/02—Forming enclosures or casings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/80—Constructional details
- H10N30/88—Mounts; Supports; Enclosures; Casings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Abstract
本发明公开了一种滤波器芯片模组及其制备方法。所述滤波器芯片模组包括：封装基板、滤波器芯片以及塑封层；其中，封装基板与滤波器芯片相对设置；封装基板靠近滤波器芯片的一侧表面上设置有多个第一焊盘，滤波器芯片靠近封装基板的一侧表面上设置有多个第二焊盘；第一焊盘与第二焊盘一一对应，第一焊盘与对应第二焊盘之间设置有连接辅助层和锡球，锡球位于连接辅助层远离滤波器芯片的一侧，第一焊盘与对应第二焊盘通过连接辅助层和锡球电连接；塑封层在滤波器芯片远离封装基板的一侧覆盖滤波器芯片，与封装基板配合实现对滤波器芯片的密封。本发明实施例提供的技术方案，简化了滤波器芯片封装工艺，降低了滤波器芯片模组成本。
Description
技术领域
本发明实施例涉及滤波器芯片的封装工艺，尤其涉及一种滤波器芯片模组及其制备方法。
背景技术
声表面波滤波器具有工作频率高、通频带宽、选频特性好、体积小和重量轻等特点，并且可采用与集成电路相同的生产工艺，制造简单，成本低，频率特性的一致性好，因此广泛应用于各种电子设备中。
为保护声表面波滤波器芯片免受损坏，声表面波滤波器芯片制备完成后，需对其进行封装。图1至图6是现有技术中声表面波滤波器芯片的封装过程示意图。如图1所示，晶圆片100包括多个滤波器芯片区110，每个滤波器芯片区110上设置有多个第一焊盘111。如图2所示，在第一焊盘111上形成金球112。如图3所示，分离各滤波器芯片区110，得到多个声表面波滤波器芯片200。如图4所示，提供封装基板大板300，该封装基板大板300包括多个封装基板区120，将声表面波滤波器芯片200与封装基板大板300贴合，使声表面波滤波器芯片200上的第一焊盘111与封装基板大板300上对应设置的第二焊盘112一一对准通过金球112电连接。如图5所示，采用塑封工艺利用塑料膜400对声表面波滤波器芯片200进行密封。分离各封装基板区120，以得到如图6所示的声表面波滤波器芯片模组。上述封装工艺中金球的形成过程如下：将金线打到第一焊盘111上形成凸点，再将凸点上背离第一焊盘111一侧的金线扯断形成金球。上述工艺过程中各第一焊盘111上的金球112是依次形成的，因此操作时间较长，过程复杂，形成金球的材料金以及金球形成设备的价格均较高，导致封装成本非常高。另一方面，将声表面波滤波器芯片200与封装基板大板300贴合时采用超声波热压焊工艺，贴合效率低，所使用的设备成本高。
发明内容
本发明提供一种滤波器芯片模组及其制备方法，以简化封装工艺，降低滤波器芯片模组的成本。
第一方面，本发明实施例提供了一种滤波器芯片模组，包括：
封装基板、滤波器芯片以及塑封层；
其中，所述封装基板与所述滤波器芯片相对设置；所述封装基板靠近所述滤波器芯片的一侧表面上设置有多个第一焊盘，所述滤波器芯片靠近所述封装基板的一侧表面上设置有多个第二焊盘；所述第一焊盘与所述第二焊盘一一对应，所述第一焊盘与对应所述第二焊盘之间设置有连接辅助层和锡球，所述锡球位于所述连接辅助层远离所述滤波器芯片的一侧，所述第一焊盘与对应所述第二焊盘通过所述连接辅助层和所述锡球电连接；
所述塑封层在所述滤波器芯片远离所述封装基板的一侧覆盖所述滤波器芯片，与所述封装基板配合实现对所述滤波器芯片的密封。
第二方面，本发明实施例还提供了一种滤波器芯片模组的制备方法，包括：
提供一晶圆片，所述晶圆片包括多个滤波器芯片区，每个所述滤波器芯片区的一侧表面上设置有多个第一焊盘；
在各所述第一焊盘上形成连接辅助层；
在各所述连接辅助层上形成锡球；
分离所述晶圆片上的所述多个滤波器芯片区，以获得多个滤波器芯片；
提供一封装基板大板，所述封装基板大板包括多个封装基板区，所述封装基板区与所述滤波器芯片一一对应，每个所述封装基板区内的所述封装基板大板的一侧表面上设置有多个第二焊盘，所述第二焊盘与所述第一焊盘一一对应；
将所述多个滤波器芯片与所述封装基板大板上的对应封装基板区对准，并进一步相对对准滤波器芯片上的所述锡球与对应所述第二焊盘后，贴合所述多个滤波器芯片与所述封装基板大板；
采用塑封膜对所述多个滤波器芯片进行密封；
采用切割工艺分离所述密封基板大板各封装基板区，以获得多个滤波器芯片模组。
本发明实施例提供的滤波器芯片模组包括封装基板、滤波器芯片以及塑封层，其中，封装基板与滤波器芯片相对设置，封装基板靠近滤波器芯片的一侧表面上设置有多个第一焊盘，滤波器芯片靠近封装基板的一侧表面上设置有多个第二焊盘，第一焊盘与第二焊盘一一对应，第一焊盘与对应第二焊盘之间设置有连接辅助层和锡球，锡球位于连接辅助层远离滤波器芯片的一侧，第一焊盘与对应第二焊盘通过连接辅助层和锡球相连接，塑封层在滤波器芯片远离封装基板的一侧覆盖滤波器芯片，与封装基板配合实现对滤波器芯片的密封。具有上述结构的滤波器芯片模组中采用锡球实现滤波器芯片上第一焊盘与封装基板上第二焊盘的电连接，相对于现有技术中的金球，锡球的材料成本较低，且能够采用焊球阵列工艺在同一工艺步骤中形成多个锡球，并能够使用热压焊工艺贴合滤波器芯片和封装基板，使用的设备成本较低，对作业人员的要求低，进而达到简化滤波器芯片封装工艺，降低滤波器芯片模组成本的有益效果，此外，锡球的尺寸大于现有技术中金球的尺寸，焊接效果更好。
附图说明
为了更加清楚地说明本发明示例性实施例的技术方案，下面对描述实施例中所需要用到的附图做一简单介绍。显然，所介绍的附图只是本发明所要描述的一部分实施例的附图，而不是全部的附图，对于本领域普通技术人员，在不付出创造性劳动的前提下，还可以根据这些附图得到其他的附图。
图1至图6是现有技术中声表面波滤波器芯片的封装过程示意图；
图7是本发明实施例提供的一种滤波器芯片模组的结构示意图；
图8是本发明实施例提供的一种滤波器芯片模组的制备方法的流程示意图；
图9至图17是本发明实施例提供的一种滤波器芯片模组的制备过程示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。在更加详细地讨论示例性实施例之前应当提到的是，一些示例性实施例被描述成作为流程图描绘的处理或方法。虽然流程图将各项操作(或步骤)描述成顺序的处理，但是其中的许多操作可以被并行地、并发地或者同时实施。此外，各项操作的顺序可以被重新安排。当其操作完成时所述处理可以被终止，但是还可以具有未包括在附图中的附加步骤。所述处理可以对应于方法、函数、规程、子例程、子程序等等。
图7是本发明实施例提供的一种滤波器芯片模组的结构示意图。如图7所示，滤波器芯片模组包括封装基板101、滤波器芯片102以及塑封层107，其中，所述封装基板101与所述滤波器芯片102相对设置，所述封装基板101靠近所述滤波器芯片102的一侧表面上设置有多个第一焊盘103，所述滤波器芯片102靠近所述封装基板101的一侧表面上设置有多个第二焊盘106，所述第一焊盘103与所述第二焊盘106一一对应，所述第一焊盘103与对应所述第二焊盘106之间设置有连接辅助层104和锡球105，所述锡球105位于所述连接辅助层104远离所述滤波器芯片102的一侧，所述第一焊盘103与对应所述第二焊盘106通过所述连接辅助层104和所述锡球105电连接，所述塑封层107在所述滤波器芯片102远离所述封装基板101的一侧覆盖所述滤波器芯片102，与所述封装基板101配合实现对所述滤波器芯片102的密封。
示例性的，所述滤波器芯片模组可以为声表面波滤波器芯片模组，对应的，滤波器芯片102可以为声表面波滤波器芯片。
需要说明的是，第一焊盘103的材料通常为铝，由于材料特性限制，采用锡材料构成的锡球105无法直接形成于第一焊盘103上，因此采用连接辅助层104辅助锡球105与对应第一焊盘103的连接。
本实施例提供的滤波器芯片模组包括封装基板101、滤波器芯片102以及塑封层107，其中，封装基板101与滤波器芯片102相对设置，封装基板101靠近滤波器芯片102的一侧表面上设置有多个第一焊盘103，滤波器芯片102靠近封装基板101的一侧表面上设置有多个第二焊盘106，第一焊盘103与第二焊盘106一一对应，第一焊盘103与对应第二焊盘106之间设置有连接辅助层104和锡球105，锡球105位于连接辅助层104远离滤波器芯片102的一侧，第一焊盘103与对应第二焊盘106通过连接辅助层104和锡球105电连接，塑封层107在滤波器芯片102远离封装基板101的一侧覆盖滤波器芯片102，与封装基板101配合实现对滤波器芯片102的密封。具有上述结构的滤波器芯片模组中采用锡球实现滤波器芯片102上第一焊盘与封装基板101上第二焊盘的电连接，相对于现有技术中的金球，锡球的材料成本较低，且能够采用焊球阵列工艺在同一工艺步骤中形成多个锡球，并能够使用热压焊工艺贴合滤波器芯片102和封装基板101，使用的设备成本较低，对作业人员的要求低，进而达到简化滤波器芯片102封装工艺，降低滤波器芯片模组成本的有益效果，此外，锡球的尺寸大于现有技术中金球的尺寸，焊接效果更好。
示例性的，所述连接辅助层104可以为镍层和金层的层叠结构，所述镍层位于所述金层靠近所述滤波器芯片102的一侧。
可选的，所述连接辅助层104也可以为镍层和钯层的层叠结构，所述镍层位于所述钯层靠近所述滤波器芯片102的一侧。
需要说明的是，在本实施例的其他实施方式中，连接辅助层104也可以为其他结构，可以为复合层结构，也可以为单层结构，材料可以为钛、铜、镍、钯、金等或是合金，对于上述复合层结构，可以为钛铜镍金、镍钯金、镍金等，可以理解的是，凡是能够起到辅助第一焊盘103与锡球105物理连接以及电连接的结构，均在本实施例的保护范围内。
继续参见图7，所述滤波器芯片102靠近所述封装基板101一侧的表面上还可以设置有叉指电极109。进一步的，所述叉指电极109与所述多个第一焊盘103电连接设置。
需要说明的是，具有叉指电极109的滤波器芯片102可以为声表面波滤波器芯片，此时滤波器芯片模组为声表面波滤波器芯片模组。可以理解的是，在本实施例的其他实施方式中，滤波器芯片102还可以为其他的功能滤波器芯片，本实施例对此不作具体限定。
图8是本发明实施例提供的一种滤波器芯片模组的制备方法的流程示意图。该滤波器芯片模组的制备方法用于制备本发明任意实施例提供的滤波器芯片模组。如图8所示，上述滤波器芯片模组的制备方法具体包括如下：
步骤1、提供一晶圆片，所述晶圆片包括多个滤波器芯片区，每个所述滤波器芯片区的一侧表面上设置有多个第一焊盘。
具体的，如图9所示，提供一晶圆片201，晶圆片201包括多个滤波器芯片区210，每个滤波器芯片区210的一侧表面上设置有多个第一焊盘103。需要说明的是，图9仅以晶圆片201包括两个滤波器芯片区210为例进行示例性的说明，而非对滤波器芯片区210数量的限定，同理，此处也仅以每个滤波器芯片区210包括两个第一焊盘103为例进行说明，在本实施例的其他实施方式中，每个滤波器芯片区210包括的第一焊盘103的数量还可以为其他值。
步骤2、在各所述第一焊盘上形成连接辅助层。
示例性的，可以采用如下方式在第一焊盘上形成连接辅助层：在晶圆片201上形成光刻胶层108，图形化光刻胶层108，露出第一焊盘103，如图10所示；在第一焊盘103上形成连接辅助层104，如图11所示；去除光刻胶层，如图12所示。其中，去除光刻胶层时可采用光刻胶溶剂进行去除。
需要说明的是，还可以采用掩膜板屏蔽治具对第一焊盘103之外的区域进行覆盖，以使得第一焊盘103露出，连接辅助层104能够仅形成于第一焊盘103上。连接辅助层104形成后可直接将掩膜板屏蔽治具拿走即可。
可选的，可以采用化学镀工艺在各第一焊盘103上形成连接辅助层104。此外，还可以采用真空镀、电镀等工艺实现连接辅助层104的制备。
可以理解的是，在本实施例的其他实施方式中，还可以采用其他工艺及流程形成连接辅助层104，本实施例对此不作具体限定。
步骤3、在各所述连接辅助层上形成锡球。
具体的，如图13所示，在各连接辅助层104上形成锡球105。
示例性的，可以于同一工艺步骤中采用焊球阵列工艺在各所述连接辅助层104上形成锡球105。焊球阵列工艺能够实现锡球105的批量形成，且工艺成熟，降低了滤波器芯片模组的工艺难度，且该工艺中锡球105的位置准确度高，提升了锡球105与连接辅助层104的对准精确度。具体的，可以使用钢网印刷锡膏之后再进行回流焊处理，也可以采用锡球置球的方式。
需要说明的是，在本实施例的其他实施方式中，也可以采用其他工艺在连接辅助层104上形成锡球105，本实施例对此不作具体限定。
步骤4、分离所述晶圆片上的所述多个滤波器芯片区，以获得多个滤波器芯片。
具体的，如图14所示，分离晶圆片上的多个滤波器芯片区，以获得多个滤波器芯片102。
示例性的，可以采用激光分割工艺或者刀轮切割工艺实现晶圆的分离。
步骤5、提供一封装基板大板，所述封装基板大板包括多个封装基板区，所述封装基板区与所述滤波器芯片一一对应，每个所述封装基板区内的所述封装基板大板的一侧表面上设置有多个第二焊盘，所述第二焊盘与所述第一焊盘一一对应。
具体的，如图15所示，提供一封装基板大板202，封装基板大板202包括多个封装基板区220，每个封装基板区220内的封装基板大板202的一侧表面上设置有多个第二焊盘106。值得注意的是，每个封装基板区220内的封装基板大板202为后续形成的一个滤波器芯片模组中的封装基板。
需要说明的是，滤波器芯片102的尺寸通常较小，用于滤波器芯片102封装的封装基板101尺寸也相应较小，为便于批量化生产，降低生产难度，采用多个滤波器芯片102同时封装后再切割的方式完成滤波器芯片102的封装。
步骤6、将所述多个滤波器芯片与所述封装基板大板上的对应封装基板区对准，并进一步相对对准滤波器芯片上的所述锡球与对应所述第二焊盘后，贴合所述多个滤波器芯片与所述封装基板大板。
具体的，如图16所示，将多个滤波器芯片102与封装基板大板202上的对应封装基板区220对准，并进一步相对对准滤波器芯片102上的锡球105与对应第二焊盘106后，贴合多个滤波器芯片102与封装基板大板202。
示例性的，可以采用回流焊工艺键合所述多个滤波器芯片102与所述封装基板大板202。回流焊工艺的技术成熟且工艺难度低，使得上述设置与现有技术的兼容性较高，实现难度及完成精度均较高。
步骤7、采用塑封膜对所述多个滤波器芯片进行密封。
具体的，如图17所示，采用塑封膜对多个滤波器芯片102进行密封，以形成塑封层107。
可选的，采用塑料膜将多个滤波器芯片102完全覆盖，然后经加热加压后对多个滤波器芯片102进行塑封。可以理解的是，塑封后相邻滤波器芯片102之间的区域布满塑料膜，各滤波器芯片102远离封装基板大板202的一侧也被塑料膜覆盖。
可以理解的是，还可以采用其他方式对滤波器芯片进行密封，例如，可通过环氧塑封料对滤波器芯片进行密封。
步骤8、采用切割工艺分离所述密封基板大板各封装基板区，以获得多个滤波器芯片模组。
具体的，获得的滤波器芯片模组的结构如图7所示。
示例性的，切割工艺可以为刀轮切割也可以为激光切割。
需要说明的是，本实施例最终获得的是单个滤波器芯片模组，在本实施例的其他实施方式中，也可以切割后获得滤波器芯片模组模块，滤波器芯片模组模块包括多个滤波器芯片102，只要对切割范围进行控制即可。
本实施例提供的技术方案，通过提供一晶圆片201，晶圆片201包括多个滤波器芯片区210，每个滤波器芯片区210的一侧表面上设置有多个第一焊盘103，在各第一焊盘103上形成连接辅助层104，在各连接辅助层104上形成锡球105，分离晶圆片201上的多个滤波器芯片区210，以获得多个滤波器芯片102，提供一封装基板大板202，封装基板大板202包括多个封装基板区220，封装基板区220与滤波器芯片102一一对应，每个封装基板区220内的封装基板大板202的一侧表面上设置有多个第二焊盘106，第二焊盘106与第一焊盘103一一对应，将多个滤波器芯片102与封装基板大板202上的对应封装基板区220对准，并进一步相对对准滤波器芯片102上的锡球105与对应第二焊盘106后，贴合多个滤波器芯片102与封装基板大板202，采用塑封膜对多个滤波器芯片102进行密封，采用切割工艺分离密封基板大板各封装基板区220，以获得多个滤波器芯片模组，上述方案中采用锡球实现滤波器芯片102上第一焊盘与封装基板101上第二焊盘的电连接，相对于现有技术中的金球，锡球的材料成本较低，且能够采用焊球阵列工艺在同一工艺步骤中形成多个锡球，并能够使用回流焊工艺贴合滤波器芯片102和封装基板101，使用的设备成本较低，对作业人员的要求低，进而达到简化滤波器芯片102封装工艺，降低滤波器芯片模组成本的有益效果，此外，锡球的尺寸大于现有技术中金球的尺寸，焊接效果更好。可选的，可以采用倒装焊的方式贴合所述多个滤波器芯片与所述封装基板大板。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
Claims (8)
1.一种滤波器芯片模组，其特征在于，包括：
封装基板、滤波器芯片以及塑封层；
其中，所述封装基板与所述滤波器芯片相对设置；所述封装基板靠近所述滤波器芯片的一侧表面上设置有多个第一焊盘，所述滤波器芯片靠近所述封装基板的一侧表面上设置有多个第二焊盘；所述第一焊盘与所述第二焊盘一一对应，所述第一焊盘与对应所述第二焊盘之间设置有连接辅助层和锡球，所述锡球位于所述连接辅助层远离所述滤波器芯片的一侧，所述第一焊盘与对应所述第二焊盘通过所述连接辅助层和所述锡球电连接；
所述塑封层在所述滤波器芯片远离所述封装基板的一侧覆盖所述滤波器芯片，与所述封装基板配合实现对所述滤波器芯片的密封；
其中，采用化镀工艺在各所述第一焊盘上形成连接辅助层，所述辅助层用于连接所述第一焊盘和所述锡球；在所述辅助层形成前，采用光刻胶或掩膜版覆盖所述滤波器芯片上除多个所述第一焊盘之外的区域。
2.根据权利要求1所述的滤波器芯片模组，其特征在于，所述连接辅助层为镍层和金层的层叠结构，所述镍层位于所述金层靠近所述滤波器芯片的一侧。
3.根据权利要求1所述的滤波器芯片模组，其特征在于，所述连接辅助层为镍层和钯层的层叠结构，所述镍层位于所述钯层靠近所述滤波器芯片的一侧。
4.根据权利要求1所述的滤波器芯片模组，其特征在于，所述滤波器芯片靠近所述封装基板一侧的表面上还设置有叉指电极，所述叉指电极与所述多个第一焊盘电连接。
5.一种滤波器芯片模组的制备方法，其特征在于，包括：
提供一晶圆片，所述晶圆片包括多个滤波器芯片区，每个所述滤波器芯片区的一侧表面上设置有多个第一焊盘；
在各所述第一焊盘上形成连接辅助层；
在各所述连接辅助层上形成锡球；
分离所述晶圆片上的所述多个滤波器芯片区，以获得多个滤波器芯片；
提供一封装基板大板，所述封装基板大板包括多个封装基板区，所述封装基板区与所述滤波器芯片一一对应，每个所述封装基板区内的所述封装基板大板的一侧表面上设置有多个第二焊盘，所述第二焊盘与所述第一焊盘一一对应；
将所述多个滤波器芯片与所述封装基板大板上的对应封装基板区对准，并进一步相对对准滤波器芯片上的所述锡球与对应所述第二焊盘后，贴合所述多个滤波器芯片与所述封装基板大板；
采用塑封膜对所述多个滤波器芯片进行密封；
采用切割工艺分离所述密封基板大板各封装基板区，以获得多个滤波器芯片模组；
其中，采用化镀工艺在各所述第一焊盘上形成连接辅助层，所述辅助层用于连接所述第一焊盘和所述锡球；在所述辅助层形成前，采用光刻胶或掩膜版覆盖所述滤波器芯片上除多个所述第一焊盘之外的区域。
6.根据权利要求5所述的制备方法，其特征在于，于同一工艺步骤中采用焊球阵列工艺在各所述连接辅助层上形成锡球。
7.根据权利要求5所述的制备方法，其特征在于，采用回流焊工艺键合所述多个滤波器芯片与所述封装基板大板。
8.根据权利要求5所述的制备方法，其特征在于，采用倒装焊的方式贴合所述多个滤波器芯片与所述封装基板大板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811534702.2A CN109473539B (zh) | 2018-12-14 | 2018-12-14 | 一种滤波器芯片模组及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811534702.2A CN109473539B (zh) | 2018-12-14 | 2018-12-14 | 一种滤波器芯片模组及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109473539A CN109473539A (zh) | 2019-03-15 |
| CN109473539B true CN109473539B (zh) | 2024-04-12 |
Family
ID=65675523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811534702.2A Active CN109473539B (zh) | 2018-12-14 | 2018-12-14 | 一种滤波器芯片模组及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109473539B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110739391B (zh) * | 2019-10-24 | 2022-09-02 | 绍兴中芯集成电路制造股份有限公司 | 表面声波滤波器件及其制造方法 |
| CN114284234A (zh) * | 2021-12-16 | 2022-04-05 | 深圳新声半导体有限公司 | 一种封装结构和用于封装结构的制作方法 |
| CN114823651B (zh) * | 2022-04-06 | 2023-04-07 | 杭州道铭微电子有限公司 | 一种带有滤波器的射频系统模块封装结构及方法 |
| CN115642095B (zh) * | 2022-09-08 | 2024-03-29 | 武汉敏声新技术有限公司 | 一种射频模组封装结构及方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002100945A (ja) * | 2000-09-25 | 2002-04-05 | Tdk Corp | 弾性表面波装置およびその製造方法 |
| JP2005020423A (ja) * | 2003-06-26 | 2005-01-20 | Murata Mfg Co Ltd | 弾性表面波装置 |
| CN102870326A (zh) * | 2010-05-07 | 2013-01-09 | 株式会社村田制作所 | 弹性表面波装置以及其制造方法 |
| CN105070699A (zh) * | 2015-07-31 | 2015-11-18 | 中国电子科技集团公司第二十六研究所 | 一种异构集成无源射频滤波器的射频前端模拟集成芯片 |
| CN106549648A (zh) * | 2016-12-06 | 2017-03-29 | 深圳市麦高锐科技有限公司 | 一种芯片级封装的声表面波谐振器及制作工艺 |
| CN107403771A (zh) * | 2017-08-21 | 2017-11-28 | 嘉盛半导体(苏州)有限公司 | 半导体封装结构及其封装方法 |
| CN108598254A (zh) * | 2018-04-19 | 2018-09-28 | 嘉盛半导体(苏州)有限公司 | 滤波器封装方法及封装结构 |
| CN209029415U (zh) * | 2018-12-14 | 2019-06-25 | 苏州科阳光电科技有限公司 | 一种滤波器芯片模组 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3520414B2 (ja) * | 2001-04-10 | 2004-04-19 | 株式会社村田製作所 | 弾性表面波装置およびその製造方法、通信装置 |
| US20130119538A1 (en) * | 2011-11-16 | 2013-05-16 | Texas Instruments Incorporated | Wafer level chip size package |
-
2018
- 2018-12-14 CN CN201811534702.2A patent/CN109473539B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002100945A (ja) * | 2000-09-25 | 2002-04-05 | Tdk Corp | 弾性表面波装置およびその製造方法 |
| JP2005020423A (ja) * | 2003-06-26 | 2005-01-20 | Murata Mfg Co Ltd | 弾性表面波装置 |
| CN102870326A (zh) * | 2010-05-07 | 2013-01-09 | 株式会社村田制作所 | 弹性表面波装置以及其制造方法 |
| CN105070699A (zh) * | 2015-07-31 | 2015-11-18 | 中国电子科技集团公司第二十六研究所 | 一种异构集成无源射频滤波器的射频前端模拟集成芯片 |
| CN106549648A (zh) * | 2016-12-06 | 2017-03-29 | 深圳市麦高锐科技有限公司 | 一种芯片级封装的声表面波谐振器及制作工艺 |
| CN107403771A (zh) * | 2017-08-21 | 2017-11-28 | 嘉盛半导体(苏州)有限公司 | 半导体封装结构及其封装方法 |
| CN108598254A (zh) * | 2018-04-19 | 2018-09-28 | 嘉盛半导体(苏州)有限公司 | 滤波器封装方法及封装结构 |
| CN209029415U (zh) * | 2018-12-14 | 2019-06-25 | 苏州科阳光电科技有限公司 | 一种滤波器芯片模组 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109473539A (zh) | 2019-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109473539B (zh) | 一种滤波器芯片模组及其制备方法 | |
| JP4023159B2 (ja) | 半導体装置の製造方法及び積層半導体装置の製造方法 | |
| JP3503133B2 (ja) | 電子デバイス集合体と電子デバイスの接続方法 | |
| CN107331625A (zh) | 半导体器件的封装结构及其制作方法 | |
| JP2003273317A (ja) | 半導体装置及びその製造方法 | |
| KR20120132387A (ko) | 모듈 및 모듈 제조 방법 | |
| TW200537672A (en) | Land grid array packaged device and method of forming same | |
| JP2003037239A (ja) | 半導体装置およびその製造方法 | |
| JP2003100948A (ja) | 半導体装置及びその製造方法 | |
| TWI575622B (zh) | 製造半導體構件的方法及相關的半導體構件 | |
| US20220230931A1 (en) | Chip encapsulation structure and encapsulation method | |
| KR20240041894A (ko) | 송곳니부 설계를 갖는 사전 형성된 마스크를 이용하는 선택적 emi 차폐 | |
| CN209029415U (zh) | 一种滤波器芯片模组 | |
| TW201705426A (zh) | 樹脂密封型半導體裝置及其製造方法 | |
| JPH08340081A (ja) | 半導体装置とその製造方法 | |
| CN112017974B (zh) | 一种芯片封装结构及封装方法 | |
| CN110265307B (zh) | 制造半导体封装方法及其封装结构 | |
| CN111656516B (zh) | 电子部件封装及其制造方法 | |
| JP2000150560A (ja) | バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器 | |
| KR20010019770A (ko) | 도포된 이방성 전도 접착제를 이용한 웨이퍼형 플립 칩 패키지제조방법 | |
| JP3784319B2 (ja) | 半導体装置、半導体積層ユニット、およびその製造方法 | |
| TWI515808B (zh) | 晶片封裝結構的製作方法 | |
| JP2002222901A (ja) | 半導体デバイスの実装方法及びその実装構造、半導体装置の製造方法及び半導体装置 | |
| CN112366184A (zh) | 一种滤波器的扇出封装结构及其封装方法 | |
| CN101728281A (zh) | 电路模块的制造工序 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20190624 Address after: 215143 Fangqiao Road, Caohu Industrial Park, Xiangcheng District, Suzhou City, Jiangsu Province, 568 Applicant after: SUZHOU KEYANG PHOTOELECTRIC SCIENCE & TECHNOLOGY Co.,Ltd. Address before: 215143 Fangqiao Road, Caohu Industrial Park, Xiangcheng District, Suzhou City, Jiangsu Province, 568 Applicant before: SUZHOU KEYANG PHOTOELECTRIC SCIENCE & TECHNOLOGY Co.,Ltd. Applicant before: Wang Ziru |
|
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Country or region after: China Address after: 215143 Fangqiao Road, Caohu Industrial Park, Xiangcheng District, Suzhou City, Jiangsu Province, 568 Applicant after: Suzhou Keyang Semiconductor Co.,Ltd. Address before: 215143 Fangqiao Road, Caohu Industrial Park, Xiangcheng District, Suzhou City, Jiangsu Province, 568 Applicant before: SUZHOU KEYANG PHOTOELECTRIC SCIENCE & TECHNOLOGY Co.,Ltd. Country or region before: China |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |