CN101728281A - 电路模块的制造工序 - Google Patents

电路模块的制造工序 Download PDF

Info

Publication number
CN101728281A
CN101728281A CN200910204752A CN200910204752A CN101728281A CN 101728281 A CN101728281 A CN 101728281A CN 200910204752 A CN200910204752 A CN 200910204752A CN 200910204752 A CN200910204752 A CN 200910204752A CN 101728281 A CN101728281 A CN 101728281A
Authority
CN
China
Prior art keywords
circuit module
mentioned
bare chip
substrate
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910204752A
Other languages
English (en)
Inventor
明石贵和
高山裕树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Publication of CN101728281A publication Critical patent/CN101728281A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明的目的在于提供抑制制造成本的上升并可实现进一步薄型化的电路模块的制造方法。本发明的电路模块的制造方法，电路模块在规定的区域形成有布线图形的基板上搭载有半导体部件，并且该半导体部件用密封剂密封，该电路模块的制造方法特征在于，具有：在上述基板上配置上述半导体部件的第一工序；将上述半导体部件与上述布线图形电连接的第二工序；将上述半导体部件用上述密封剂密封的第三工序；以及在上述基板上的未用上述密封剂密封的区域安装电子部件的第四工序。

Description

电路模块的制造工序
技术领域
本发明涉及半导体部件用密封剂密封的电路模块的制造方法。
背景技术
一直以来，作为便携式设备的电源使用的保护电池的电池保护电路模块等的要求小型化的电路模块使用所谓COB(chip on board)构造。COB构造是在基板上直接安装IC、FET等的裸芯片等，在用引线接合法等与基板上的布线图形电连接之后，用树脂进行密封的构造。通过采用COB构造，与分立构造相比，能够将电路模块薄形化。以下表示具体例。
图1是例示现有的分立构造的电路模块的俯视图。图2是沿着图1的A-A线的剖视图。参照图1以及图2，电路模块100具有基板110a、布线图形120a以及120b、通孔130、焊接保护层140a以及140b、FET160、IC170、膏状软钎料180、以及电子部件190。
在电路模块100上，在基板110a的一个面上形成有布线图形120a，在布线图形120a上形成有在与安装的部件电连接的部分(以下称之为“垫片”)上具有开口部的焊接保护层(焊料保护层)140a。FET160以及IC170例如是SOP(Small Out Line Package：小外形封装)等的模制组件品，配置在焊接保护层140a上。FET160以及IC170的端子160a和170a通过膏状软钎料180与对应的垫片电连接。
电子部件190通过膏状软钎料180与对应的垫片电连接。另外，在基板110a的另一个面上形成布线图形120b，在布线图形120b上形成焊接保护层140b。在焊接保护层140b上根据需要设有开口部，实现部件的安装、与外部电路等的电连接。
形成于基板110a的一个面上的规定的布线图形120a和形成于基板110a的另一个面上的规定的布线图形120b通过通孔130电连接。再有，电路模块100在基板110a的一个面和基板110a的另一个面上具有用于与外部电路等进行电连接的外部连接用端子等(未图示)。
这样，现有的分立构造的电路模块100例如搭载SOP(Small Out LinePackage)等的模制组件品的FET160以及IC170。由于模制组件品的FET160或IC170其自身厚，所以很难将电路模块100进行薄形化(低背化)。
图3是例示现有的COB构造的电路模块的俯视图。图4是沿着图3的B-B线的剖视图。在图3以及图4中，关于与图1以及图2相同的部件标注相同的符号，有省略其说明的情况。参照图3以及图4，电路模块200将图1以及图2所示的电路模块100的FET160以及IC170置换为FET裸芯片260以及IC裸芯片270，将端子160a以及170a置换为接合线260a以及270a，追加密封树脂300。电路模块200的除此以外的部分与电路模块100相同地构成。以下，对于电路模块200，仅说明与电路模块100不同的部分。
在电路模块200中，FET裸芯片260以及IC裸芯片270利用粘合剂250固定在布线图形120a上，位于FET裸芯片260以及IC裸芯片270的各个下表面的垫片(未图示)和配置在FET裸芯片260以及IC裸芯片270下部的布线图形120a通过粘合剂250电连接。
另外，位于FET裸芯片260以及IC裸芯片270的各个上表面的电极垫片(未图示)通过接合线260a以及270a与基板110a上的对应的垫片电连接。封固树脂300对FET裸芯片260以及IC裸芯片270、及电子部件190进行密封。再有，电路模块200在基板110a的一个面的未被封固树脂200密封的区域和基板110a的另一个面上具有用于与外部电路等进行电连接的外部连接用端子(未图示)。
接着，对现有的COB构造的电路模块200的制造方法进行说明。图5是例示现有的电路模块的制造工序的流程图。参照图5对电路模块200的制造方法进行说明。
在图5中，工序一是电子部件安装工序(S100)。首先，准备形成有在布线图形120a以及120b上具有规定开口部的焊接保护层140a以及140b的集合基板(将多个基板110集合化后的基板)，在与安装有电子部件190的位置对应的垫片上印刷膏状软钎料180。接着，在印刷有膏状软钎料180的部分上利用规定的安装机安装电子部件190。在安装电子部件190之后，集合基板放入规定的回流炉(リフロ一炉)中，各垫片部分和与各垫片部分对应的电子部件190的焊盘部分利用膏状软钎料180电连接。
工序二是洗净工序，是除去在工序一中附着在集合基板上的焊剂焊药残渣等的附着物的工序(S101)。利用工序二能够实现后面工序中的接合线的接合强度的提高和树脂封固的密合性提高等。
工序三是裸芯片安装工序(S102)。首先，在与安装FET裸芯片260以及IC裸芯片270的位置对应的布线图形120a上涂敷粘合剂250。接着，在粘合剂250上利用规定的安装机安装FET裸芯片260以及IC裸芯片270。安装后，用烤炉等使粘合剂250硬化。
工序四是引线接合工序，将位于FET裸芯片260以及IC裸芯片270的各个上表面的电极垫片(未图示)利用接合线260a以及270a与集合基板上的所对应的垫片部分电连接(S103)。图6是模式地表示夹紧夹具夹紧集合基板状况的图。在引线接合工序中，如图6所示，首先用夹紧夹具500夹紧集合基板，接着进行引线接合。此时，夹紧夹具500由于不能夹紧在工序一中安装有电子部件190的区域，所以如图6所示，夹紧未安装电子部件190的区域。
工序五是密封工序，在集合基板的安装有FET裸芯片260以及IC裸芯片270一侧的面上利用规定的掩模、涂刷器等印刷封固树脂300(S104)。在印刷封固树脂300之后，利用加热、UV照射等使封固树脂300硬化，将FET裸芯片260以及IC裸芯片270、电子部件190等进行密封。
工序六是集合基板分割工序(S105)。使用规定的切片机等将集合基板在规定的位置上分割从而单个化，制造图3以及图4所示的COB构造的电路模块200。再有，通常，工序一、工序二以及工序六是在程序室进行。从工序三至工序五是在清洁室内进行。这里，清洁室是从外界划分开，将空气中的浮游微小粒子或者浮游微生物管理为限定的清洁度水平以下的空间，是为进行电子部件安装等管理为充分程度的清洁度水平的空间。
这样，现有的COB构造的电路模块200是在集合基板上直接安装FET裸芯片260以及IC裸芯片270，用接合线260a以及270a与集合基板上的布线图形120a连接之后，还包含电子部件190等用封固树脂300进行密封的构造。通过采用COB构造，电路模块200与电路模块100相比，能够实现薄型化(低背化)。另外，通过采用COB构造，从而由于FET或IC不会剥离，所以电路模块200与电路模块100相比，防水性优良，可靠性高。
专利文献1：日本特开2002-190564号公报。
专利文献2：日本特开2007-142297号公报。
但是，具有现有的COB构造的电路模块如图3以及图4所示，由于包含电子部件在内用封固树脂进行密封，所以密封所使用的树脂的量多，存在导致电路模块的制造成本上升的问题。
另外，还存在电子部件比FET裸芯片以及IC裸芯片厚的场合，这种场合，由于包含电子部件在内的FET裸芯片以及IC裸芯片用封固树脂进行密封，所以存在很难实现电路模块的进一步薄型化的问题。
发明内容
本发明是鉴于上述问题而提出的技术方案，目的在于提供抑制制造成本的上升并可实现进一步薄型化的电路模块的制造方法。
为了实现上述目的，本发明是在规定的区域形成有布线图形12a的基板11上搭载半导体部件16、17、36、37，且上述半导体部件16、17、36、37用密封剂20密封的电路模块10、30的制造方法，其特征在于，具有：第一工序，在上述基板11上配置上述半导体部件16、17、36、37；第二工序，将上述半导体部件16、17、36、37与上述布线图形12a电连接；第三工序，将上述半导体部件16、17、36、37用上述密封剂20密封；以及第四工序，在上述基板11上的未用上述密封剂20密封的区域安装电子部件19。
再有，上述参照符号是为了便于理解而附加的，只不过是一个例子，不限定图示的方式。
对本发明的效果进行说明。
根据本发明，能够提供抑制制造成本的上升并可实现进一步薄型化的电路模块的制造方法。
附图说明
图1是例示现有的分立构造的电路模块的俯视图。
图2是沿着图1的A-A线的剖视图。
图3是例示现有的COB构造的电路模块的俯视图。
图4是沿着图3的B-B线的剖视图。
图5是例示现有的电路模块的制造工序的流程图。
图6是模式地表示夹紧夹具夹紧集合基板的状况的图。
图7是例示涉及本发明的第一实施方式的电路模块的俯视图。
图8是沿着图7的C-C线的剖视图。
图9是例示涉及本发明的第一实施方式的电路模块的制造工序的流程图。
图10是例示涉及本发明的第一实施方式的电路模块的制造工序的图(其一)。
图11是例示涉及本发明的第一实施方式的电路模块的制造工序的图(其二)。
图12是例示涉及本发明的第一实施方式的电路模块的制造工序的图(其三)。
图13是例示涉及本发明的第一实施方式的电路模块的制造工序的图(其四)。
图14是例示涉及本发明的第一实施方式的电路模块的制造工序的图(其五)。
图15是例示涉及本发明的第一实施方式的电路模块的制造工序的图(其六)。
图16是例示涉及本发明的第一实施方式的电路模块的制造工序的图(其七)。
图17是例示涉及本发明的第二实施方式的电路模块的俯视图。
图18是沿着图17的E-E线的剖视图。
图19是例示涉及本发明的第二实施方式的电路模块的制造工序的流程图。
图中：
10、30-电路模块，11-集合基板，11a-基板，12-布线图形，13-通孔，14-焊接保护层，15-粘合剂，16-FET裸芯片，16a、17a-接合线，17-IC裸芯片，18-膏状软钎料，19-电子部件，20-封固树脂，36-FET，36a、37a-端子，37-IC，50-夹紧夹具，60-软钎料掩模，D-分割位置。
具体实施方式
以下，参照附图，对用于实施本发明的最佳方式进行说明。
第一实施方式
涉及本发明的第一实施方式的电路模块的构造
首先，对涉及本发明的第一实施方式的电路模块的构造进行说明。图7是例示涉及本发明的第一实施方式的电路模块的俯视图。图8是沿着图7的C-C线的剖视图。参照图7以及图8，电路模块10具有基板11a、布线图形12a以及12b、通孔13、焊接保护层14a以及14b、粘合剂15、FET裸芯片16、接合线16a、IC裸芯片17、接合线17a、膏状软钎料18、电子部件19、以及封固树脂20。
在电路模块10中，在基板11a的一个面上形成有布线图形12a，在布线图形12a上形成有在与安装的部件电连接的部分(以下，称之为“垫片”)上具有开口部的焊接保护层14a。作为半导体部件的FET裸芯片16以及IC裸芯片17利用粘合剂15固定在布线图形12a上。作为粘合剂15使用导电性粘合剂的场合，能够将位于FET裸芯片16以及IC裸芯片17的各个下表面的垫片(未图示)与配置在FET裸芯片16以及IC裸芯片17下部的布线图形12a通过粘合剂15电连接。
另外，位于FET裸芯片16以及IC裸芯片17的各个上表面的电极垫片(未图示)利用接合线16a以及17a与基板11a上的对应的垫片电连接。电子部件19利用印刷在对应的垫片上的膏状软钎料18进行软钎焊，与对应的垫片电连接。另外，在基板11a的另一个面上形成有布线图形12b，在布线图形12b上形成有焊接保护层14b，在焊接保护层14b上根据需要设有开口部，实现部件的安装和与外部电路等的电连接。
形成于基板11a的一个面上的规定的布线图形12a和形成于基板11a的另一个面上的规定的布线图形12b利用通孔13电连接。封固树脂20仅密封FET裸芯片16以及IC裸芯片17，电子部件19不被密封。再有，电路模块10在基板11a的一个面中的未由封固树脂20密封的区域和基板11a的另一个面上具有用于与外部电路等进行电连接的外部连接用端子等(未图示)。
这样，通过利用封固树脂20仅密封FET裸芯片16以及IC裸芯片17，从而与不仅密封FET裸芯片160以及IC裸芯片170而且还密封电子部件190的现有的电路模块200相比，能够减少构成封固树脂20的材料的使用量。再有，通过利用封固树脂20仅密封FET裸芯片16以及IC裸芯片17，从而即使是电子部件19比FET裸芯片16以及IC裸芯片17厚的场合，也能够使电路模块10的总体厚度变薄(低背化)。再有，与基板11a相接的部分的封固树脂20的面积比现有的电路模块200的与基板110a相接的部分的封固树脂200的面积小，所以能够降低基板11a的翘曲。
涉及本发明的第一实施方式的电路模块的制造方法
接着，对涉及本发明的第一实施方式的电路模块的制造方法进行说明。图9是例示涉及本发明的第一实施方式的电路模块的制造工序的流程图。图10～图16是例示涉及本发明的第一实施方式的电路模块的制造工序的图。参照图9～图16，对电路模块10的制造方法进行说明。
工序一
图9所示的工序一是裸芯片安装工序(S10)。工序一在清洁室进行。在工序一中，首先准备图10所示的集合基板11。图10是例示形成电路模块的集合基板的俯视图。在图10所示的集合基板11中，D表示在后述的工序五中分割集合基板11的位置(以后，作为分割位置D)。集合基板11是在后述的工序五中通过在分割位置D分割从而做成基板11a的基板。在集合基板11上的点划线包围的区域形成有多个(此时为27个)电路模块10。作为集合基板11，能够使用例如环氧玻璃基板。集合基板11的厚度例如为0.3mm～0.8mm程度。
在集合基板11的一个面上形成有布线图形12a(未图示)，在布线图形12a(未图示)上形成具有露出垫片部分的开口部的焊接保护层14a(未图示)。在垫片部分上有例如实施镀Au等的场合。在集合基板11的另一个面上形成有布线图形12b(未图示)，在布线图形12b(未图示)上形成有焊接保护层14b(未图示)。在焊接保护层14b(未图示)上还有根据需要设有开口部的场合。布线图形12a以及12b(未图示)的材料例如是Cu等。布线图形12a以及12b(未图示)的厚度例如为35μm。焊接保护层14a以及14b(未图示)的材料是感光性树脂组成物等。焊接保护层14a以及14b(未图示)的厚度例如为30μm。
形成于集合基板11的一个面上的规定的布线图形12a(未图示)和形成于集合基板11的另一个面上的规定的布线图形12b(未图示)利用通孔13(未图示)电连接。通孔13(未图示)例如在贯通孔上实施镀Cu等。
接着，如图11所示，在准备好的集合基板11的与安装FET裸芯片16以及IC裸芯片17的位置对应的布线图形12a上涂敷粘合剂15。在粘合剂15上利用固定的安装机安装FET裸芯片16以及IC裸芯片17。并且，在安装后，用烤炉等使粘合剂15硬化。作为粘合剂15能够使用例如环氧树脂等的热硬化性粘接剂等。
工序二
图9所示的工序二是引线接合工序(S11)。工序二在清洁室进行。在工序二中，首先如图12所示，用夹紧夹具50夹紧集合基板11，其后进行引线接合。此时，夹紧夹具50虽然夹紧未安装电子部件19的区域，但在涉及本发明的第一实施方式的电路模块的制造方法中，在进行引线接合时，还尚未安装电子部件19。因此，还能够夹紧在后述的工序四中安装电子部件19的区域。
在现有的电路模块的制造方法中，如图6所示，可夹紧的区域受限制。其结果，起因于集合基板的夹紧不充分而发生集合基板的浮动等，存在引线接合性降低的问题。在涉及本发明的第一实施方式的电路模块的制造方法中，在进行引线接合时，由于还尚未安装电子部件19，所以还能够夹紧应该安装电子部件19的区域。其结果，没有如现有的电路模块的制造方法那样可夹紧的区域受限制、引线接合性降低的问题，能够提高引线接合性。
其次如图13所示，将FET裸芯片16以及IC裸芯片17用接合线16a以及17a与对应的垫片部分电连接。作为接合线16a以及17a例如能够使用金线。接着，解除夹紧夹具50的夹紧，将集合基板11从夹紧夹具50中拆下。
工序三
图9所示的工序三是密封工序(S12)。工序三在清洁室进行。在工序三中，首先，在集合基板11的安装有FET裸芯片16等一侧的面上使用规定的掩模、涂刷器等印刷封固树脂20。此时，规定的掩模配置成，使FET裸芯片16以及IC裸芯片17以及接合线16a以及17a露出并覆盖在后面工序中应该安装电子部件19的区域。再有，在用封固树脂20密封的一侧的面上具有应该形成外部连接端子的区域的场合，规定的掩模配置成覆盖应该形成外部连接端子的区域。由此，以仅覆盖FET裸芯片16以及IC裸芯片17的方式印刷封固树脂20。在印刷封固树脂20之后，利用加热、UV照射等使封固树脂20硬化，如图14所示，密封FET裸芯片16以及IC裸芯片17。作为封固树脂20例如能够使用环氧树脂等的热硬化性树脂和UV树脂等。
这样，在工序三中，通过利用封固树脂20仅密封FET裸芯片16以及IC裸芯片17，从而与不仅密封FET裸芯片260以及IC裸芯片270而且还密封电子部件190的现有的电路模块200相比，能够降低构成封固树脂20的材料的使用量。再有，通过利用封固树脂20仅密封FET裸芯片16以及IC裸芯片17，从而即使是电子部件19比FET裸芯片16以及IC裸芯片17厚的场合，也能够使电路模块10的总体厚度变薄(低背化)。再有，与基板11a相接的部分的封固树脂20的面积比现有的电路模块200的与基板110a相接的部分的封固树脂200的面积小，因此能够降低基板110a的翘曲。
再有，还有将封固树脂20通过浇注封装来形成的方法，但由于封固树脂20的使用量和高度的波动大，间歇也长，所以不能说是最佳方法。如本中请这样，通过用印刷形成封固树脂20，从而相比通过浇注封装来形成的场合，能够减少封固树脂20的使用量和高度的波动，而且，还能够缩短间歇。
工序四
图9所示的工序四是电子部件安装工序(S13)。工序四在程序室进行。在工序四中，首先如图15所示，用软钎料掩模60覆盖集合基板的安装有FET裸芯片16等的一侧的面。软钎料掩模60具有避开与封固树脂20对应部分的剖视看为凸的凸部，并制作成仅仅露出应该印刷膏状软钎料18的部分。其次，在从软钎料掩模60露出的部分上印刷膏状软钎料18。由此，如图16所示，在与安装电子部件19的位置对应的垫片部分上印刷膏状软钎料18。
接着，在印刷有膏状软钎料18的部分上利用规定的安装机安装电子部件19。电子部件19例如是片状电阻、片状电容、片状热敏电阻等。在安装电子部件19之后，将集合基板11放入到规定的回流炉中，将各垫片部分和与各垫片部分对应的电子部件19的焊盘部分用膏状软钎料18电连接。
工序五
图9所示的工序五是集合基板分割工序(S14)。工序五在程序室进行。在工序五中，使用规定的切片机等将集合基板11在图10所示的分割位置D分割从而单个化。由此，制造图7以及图8所示的电路模块10。再有，除了工序一～五以外，有根据需要追加在从封固树脂20露出的外部连接端子上安装Ni板等的工序、或进行电气特性检查、外观检查成的工序的场合。
根据本发明的第一实施方式，通过利用封固树脂仅密封FET和IC等的裸芯片，从而与不仅密封FET和IC等的裸芯片还密封电子部件的现有的电路模块相比，可以降低构成封固树脂的材料的使用量，能够抑制制造成本的上升。再有，通过利用封固树脂仅密封FET和IC等的裸芯片，从而即使是电子部件比FET和IC等的裸芯片厚的场合，也能够使电路模块的总体厚度变薄(低背化)。再有，由于与基板相接的部分的封固树脂的面积与现有的电路模块相比小，因而能够降低基板的翘曲。
再有，根据本发明的第一实施方式，由于以裸芯片安装工序、引线接合工序、密封工序、电子部件安装工序、集合基板分割工序的顺序制造电路模块，所以在进行引线接合时，电子部件尚未安装。因此，在引线接合工序中，在用夹紧夹具夹紧集合基板时，还能够夹紧在后面工序中应该安装电子部件的区域。其结果，没有如现有的电路模块的制造方法那样可夹紧的区域受限制、引线接合性降低的问题，能够提高引线接合性。
再有，裸芯片安装工序、引线接合工序、以及密封工序在清洁室进行，电子部件安装工序以及集合基板分割工序在程序室进行。其结果，由于没有像现有的电路模块的制造方法那样最终成为电路模块的集合基板等从程序室进入清洁室并再次返回到程序室的流水线，因此制造工序不会复杂化，可以实现简单的制造工序，能够抑制制造成本的上升。
再有，由于在裸芯片安装工序、引线接合工序以及密封工序之前没有电子部件安装工序等的附着焊剂焊药残渣等的工序，所以无需如现有的电路模块的制造方法那样的洗净工序，可以实现简单的制造工序，能够抑制制造成本的上升。
第二实施方式
涉及本发明的第二实施方式的电路模块的构造
首先，对涉及本发明的第二实施方式的电路模块的构造进行说明。图17是例示涉及本发明的第二实施方式的电路模块的俯视图。图18是沿着图17的E-E线的剖视图。在图17以及图18中，关于与图7以及图8相同的部件标注相同符号，有省略其说明的场合。参照图17以及图18，电路模块30将图7以及图8所示的电路模块10的FET裸芯片16以及IC裸芯片17置换为CSP组件的FET36以及IC37，将接合线16a以及17a置换为端子36a以及37a。电路模块30的除此之外的部分与电路模块10相同地构成。以下，关于电路模块30，仅说明与电路模块10不同的部分。
CSP组件的FET36以及IC37具有端子36a以及37a。端子36a以及37a是例如软钎料凸块(バンプ)或者金凸块(バンプ)等。FET36以及IC37的端子36a以及37a利用膏状软钎料18与基板11a上的对应的垫片电连接。再有，端子36a以及37a是软钎料凸块的场合，在回流工序中进行过热时，端子36a以及37a和膏状软钎料18熔融而合金化。
封固树脂20仅密封FET36以及IC37，不密封电子部件19。
这样，通过利用封固树脂20仅密封CSP组件的FET36以及IC37，从而与不仅密封FET裸芯片160以及IC裸芯片170而且还密封电子部件190的现有的电路模块200相比较，能够降低构成封固树脂20的材料的使用量。再有，通过利用封固树脂20仅密封CSP组件的FET36以及IC37，从而即使是电子部件19比FET36以及IC37厚的场合，也能够使电路模块30的总体厚度变薄(低背化)。再有，与基板11a相接的部分的封固树脂20的面积比现有的电路模块200的与基板110a相接的封固树脂200的面积相比小，所以能够降低基板11a的翘曲。再有，通过使用CSP组件的FET36以及IC37，从而由于不需要连接接合线的空间，所以能够将电路模块30小型化。
涉及本发明的第二实施方式的电路模块的制造方法
接着，对涉及本发明的第二实施方式的电路模块的制造方法进行说明。图19是例示涉及本发明的第二实施方式的电路模块的制造工序的流程图。在图19中，与图9相同的部分标注相同符号，有省略其说明的场合。在图19中，与图9不同的部分是工序一的CSP部件安装工序(S20)和工序二的洗净工序(S21)。以下，仅对工序一的CSP部件安装工序(S20)和工序二的洗净工序(S21)进行说明。
工序一
图19所示的工序一是CSP部件安装工序(S20)。工序一在程序室进行。在工序一中，首先，用规定的软钎料掩模覆盖集合基板11的安装CSP组件的FET36以及IC37一侧的面。规定的软钎料掩模制作成，仅仅露出与FET36以及IC37的端子36a以及37a对应部分的布线图形12a(垫片)。接着，在从规定的软钎料掩模露出的部分上印刷膏状软钎料18。由此，在与端子36a以及37a对应的垫片部分上印刷膏状软钎料18。
接着，在印刷有膏状软钎料18的部分上利用规定的安装机安装FET36以及IC37。在安装FET36以及IC37之后，将集合基板11放入规定的回流炉中，将各垫片部分和与各垫片部分对应的FET36以及IC37的端子36a以及37a利用膏状软钎料18电连接。再有，端子36a以及37a是软钎料凸块的场合，在回流工序中进行过热时，端子36a以及37a与膏状软钎料18熔融而合金化。
工序二
图19所示的工序二是洗净工序(S21)。工序二在程序室进行。工序二是除去在工序一中附着在集合基板11上的焊剂焊药残渣等的附着物的工序。利用工序二能够实现在后面的工序中树脂封固的粘结性提高等。
根据本发明的第二实施方式，通过利用封固树脂仅密封CSP组件的FET36以及IC37，从而与不仅密封FET和IC而且还密封电子部件的现有的电路模块相比较，可以降低构成封固树脂的材料的使用量，能够抑制制造成本的上升。再有，通过利用封固树脂仅密封CSP组件的FET36以及IC37，从而即使是电子部件比FET和IC厚的场合，也能够使电路模块的总体厚度变薄(低背化)。再有，与基板相接的部分的封固树脂的面积与现有的电路模块相比小，所以能够降低基板的翘曲。再有，通过使用CSP组件的FET36以及IC37，从而由于无需连接接合线的空间，所以能够将电路模块小型化。
以上，对本发明的最佳实施方式进行了详细说明，但本发明不限于上述实施方式，只要在不脱离本发明要求保护的范围内就能够对上述实施方式进行各种变形以及置换。
例如，本发明能够适用于电池保护电路模块，也可以适用于其它电路模块。
再有，在第一实施方式以及第二实施方式中，作为集合基板，对使用在双面(两层)上形成布线图的所谓双面(双层)基板的例子进行了说明，但对于成为布线图形的多个层利用通孔连接的例如四层等的所谓多层基板，本发明也能够同样地适用。另外，也可以使用在单面(一层)形成布线图形的所谓单面(一层)基板。
另外，在第一实施方式以及第二实施方式中，对在集合基板上安装IC、FET以及电子部件的例子进行了说明，但安装的部件不限于此。

Claims (6)

1.一种电路模块的制造方法，该电路模块在规定的区域形成有布线图形的基板上搭载有半导体部件，并且该半导体部件用密封剂密封，该电路模块的制造方法的特征在于，具有：
第一工序，在上述基板上配置上述半导体部件；
第二工序，将上述半导体部件与上述布线图形电连接；
第三工序，将上述半导体部件用上述密封剂密封；以及
第四工序，在上述基板上的未用上述密封剂密封的区域安装电子部件。
2.根据权利要求1所述的电路模块的制造方法，其特征在于，
上述第四工序包括：将具有避开用上述密封剂密封的区域的剖视为凸部的软钎料掩模配置在上述基板上的工序；以及通过上述软钎料掩模在上述布线图形上印刷软钎料的工序。
3.根据权利要求1或2所述的电路模块的制造方法，其特征在于，
上述半导体部件是裸芯片，上述第二工序是将上述裸芯片的电极垫片引线接合在上述布线图形上的工序。
4.根据权利要求3所述的电路模块的制造方法，其特征在于，
在进行引线接合之前，夹紧夹具夹紧不含有配置上述裸芯片的区域、含有在上述第四工序中安装上述电子部件的区域的区域。
5.根据权利要求1～4任一项所述的电路模块的制造方法，其特征在于，
从上述第一工序至上述第三工序在清洁室内进行。
6.根据权利要求1或2所述的电路模块的制造方法，其特征在于，
上述半导体部件是CSP组件，上述第二工序是将上述CSP组件的端子软钎焊在上述布线图形上的工序。
CN200910204752A 2008-10-15 2009-10-14 电路模块的制造工序 Pending CN101728281A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008-266833 2008-10-15
JP2008266833A JP2010098077A (ja) 2008-10-15 2008-10-15 回路モジュールの製造方法

Publications (1)

Publication Number Publication Date
CN101728281A true CN101728281A (zh) 2010-06-09

Family

ID=42217659

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910204752A Pending CN101728281A (zh) 2008-10-15 2009-10-14 电路模块的制造工序

Country Status (3)

Country Link
JP (1) JP2010098077A (zh)
KR (1) KR101231163B1 (zh)
CN (1) CN101728281A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109346415A (zh) * 2018-09-20 2019-02-15 江苏长电科技股份有限公司 封装结构选择性包封的封装方法及封装设备

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101371682B1 (ko) * 2012-10-31 2014-03-07 주식회사 케이이씨 파워모듈 패키지의 제조 방법 및 이에 따른 파워모듈 패키지
TWI502733B (zh) 2012-11-02 2015-10-01 環旭電子股份有限公司 電子封裝模組及其製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0254444A1 (en) * 1986-07-07 1988-01-27 Hitachi Maxell Ltd. Moulded integrated-circuit module
CN1976024A (zh) * 2005-11-30 2007-06-06 三美电机株式会社 电路模块
CN101013688A (zh) * 2006-01-31 2007-08-08 夏普株式会社 电子电路模块及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3200754B2 (ja) * 1993-06-07 2001-08-20 沖電気工業株式会社 半導体装置の製造方法
JPH09214095A (ja) * 1996-01-30 1997-08-15 Matsushita Electric Ind Co Ltd 基板および回路モジュールおよび回路モジュールの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0254444A1 (en) * 1986-07-07 1988-01-27 Hitachi Maxell Ltd. Moulded integrated-circuit module
CN1976024A (zh) * 2005-11-30 2007-06-06 三美电机株式会社 电路模块
CN101013688A (zh) * 2006-01-31 2007-08-08 夏普株式会社 电子电路模块及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109346415A (zh) * 2018-09-20 2019-02-15 江苏长电科技股份有限公司 封装结构选择性包封的封装方法及封装设备
CN109346415B (zh) * 2018-09-20 2020-04-28 江苏长电科技股份有限公司 封装结构选择性包封的封装方法及封装设备

Also Published As

Publication number Publication date
KR101231163B1 (ko) 2013-02-07
KR20100042219A (ko) 2010-04-23
JP2010098077A (ja) 2010-04-30

Similar Documents

Publication Publication Date Title
CN207781575U (zh) 经封装的电子装置
JP2860646B2 (ja) 半導体パッケージ及び製造方法
CN103367300B (zh) 引线框、半导体装置以及引线框的制造方法
JP4651359B2 (ja) 半導体装置およびその製造方法
CN102386106B (zh) 部分图案化的引线框以及在半导体封装中制造和使用其的方法
US8076181B1 (en) Lead plating technique for singulated IC packages
WO2008057770A9 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
KR20050065340A (ko) 반도체장치 및 그 제조방법
WO2006014418A2 (en) Encapsulated semiconductor device with reliable down bonds
KR20120079325A (ko) 반도체 패키지 및 그 제조방법
CN109473539B (zh) 一种滤波器芯片模组及其制备方法
JP2009506534A (ja) ランドグリッドアレイ半導体装置パッケージ、同パッケージを含む組み立て体、および製造方法
JP2006156798A (ja) 半導体装置
TWI575622B (zh) 製造半導體構件的方法及相關的半導體構件
KR20010069987A (ko) 반도체 장치
CN101728281A (zh) 电路模块的制造工序
CN110265307B (zh) 制造半导体封装方法及其封装结构
US10356911B2 (en) Electronic device module and method of manufacturing the same
US10192842B2 (en) Package for environmental parameter sensors and method for manufacturing a package for environmental parameter sensors
TW202025435A (zh) 封裝元件及其製備方法
US20100327425A1 (en) Flat chip package and fabrication method thereof
JP2005340450A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005109088A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR20110035844A (ko) 반도체 발광장치
JP3446695B2 (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20100609