JP3200754B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3200754B2
JP3200754B2 JP13589893A JP13589893A JP3200754B2 JP 3200754 B2 JP3200754 B2 JP 3200754B2 JP 13589893 A JP13589893 A JP 13589893A JP 13589893 A JP13589893 A JP 13589893A JP 3200754 B2 JP3200754 B2 JP 3200754B2
Authority
JP
Japan
Prior art keywords
semiconductor device
solder
resin
manufacturing
scattered
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13589893A
Other languages
English (en)
Other versions
JPH06350022A (ja
Inventor
鑑 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP13589893A priority Critical patent/JP3200754B2/ja
Publication of JPH06350022A publication Critical patent/JPH06350022A/ja
Application granted granted Critical
Publication of JP3200754B2 publication Critical patent/JP3200754B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は例えば半導体装置の製造
方法、特にCOB(チップ・オン・ボード)に受動部品
が半田接続されている半導体装置の製造方法に関するも
のである。
【0002】
【従来の技術】図8〜図11は例えば従来の半導体装置
の製造方法の半導体装置組立工程を示す断面図、図12
〜図13は半導体装置組立工程を示す平面図である。図
において、1は配線基板であり、絶縁基板2の上に配線
パターン3を持っているものである。4は絶縁基板2と
配線パターン3の一部を覆っているソルダーレジスト、
6は配線パターン3の一部のボンディングパッド、7は
配線パターン3の一部の半田端子、8は外部との接続の
ための接点、9は樹脂枠、11は半導体素子であり接着
剤12により配線基板2に固定される。13は半導体素
子11とボンディングパッド6を導通接続する金属細
線、14は半導体素子11及び金属細線13を保護する
ために樹脂枠9の内部に滴下充填される封止樹脂であ
る。16は半田端子7に半田17を用いて導通接続され
る受動素子である受動部品、21は封止樹脂14を滴下
充填する時に飛散する飛散樹脂、22は受動部品16を
半田接続する時に半田17が飛散してできる半田ボール
である。
【0003】次に、従来例の半導体装置の製造方法の半
導体装置組立工程について説明する。まず、配線基板1
の絶縁基板2と配線パターン3の一部がソルダーレジス
ト4で覆われており、ソルダーレジスト4の上に封止樹
脂14が内部に滴下充填される樹脂枠9が形成されてい
る(図8)。
【0004】次に、樹脂枠9で囲まれた配線基板2上に
接着剤12を用いて半導体素子11を接着し、半導体素
子11とボンディングパッド6を金属細線13で導通接
続する。そして、半導体素子11及び金属細線13を保
護するために樹脂枠9の内部に封止樹脂14を滴下充填
する。また、封止樹脂14を滴下充填する時、封止樹脂
14が飛散し、飛散樹脂21が形成される(図9、図1
2)。
【0005】次に、受動部品16を半田17を用い半田
端子7に半田接続する。この時、受動部品16を接続す
る半田端子7に飛散樹脂14が形成されていない場合
は、受動部品16は正常に導通接続されるが(図1
0)、受動部品16を接続する半田端子7に飛散樹脂1
4が形成されている場合は、受動部品16は正常に導通
接続されない(図11)。また、受動部品16を半田接
続する時に半田17が飛散し、半田ボール22が形成さ
れる(図13)。以上のような組立工程により半導体装
置が製造される。
【0006】従来の半導体装置の製造方法は、上記のよ
うな工程になっており、樹脂枠9の内部に封止樹脂14
を滴下充填する時、封止樹脂14が飛散し、図9、図1
2に示すように受動部品16を半田接続するための半田
端子7及び外部との接続のための接点8の上に飛散樹脂
21が形成されてしまう。また、受動部品16を半田端
子7に半田接続する時、半田17の一部が飛散し、図1
0、図13に示すように接点8に半田ボール22が形成
されてしまうようになっている。
【0007】
【発明が解決しようとする課題】上記のような従来の半
導体装置の製造方法では、 1.樹脂枠9の内部に封止樹脂14を滴下充填する時に
飛散した封止樹脂14により、受動部品16の接続不良
及び外部との接続不良が引き起こされる場合がある。 2.受動部品16を半田接続する時に飛散した半田17
により形成された半田ボール22により、接点8に段差
ができ外部接点との接触不良が引起こされたり、短絡不
良が引起こされる場合がある。 3.上記1、2のため、半導体装置組立工程中で不良を
除去するために目視検査を行う必要が生じる。 4.半導体装置組立工程中で不良の原因である飛散樹脂
21及び半田ボール22を除去する作業が必要となる。 等の問題点があった。
【0008】本発明は、このような問題点を解決するた
めになされたものであり、飛散樹脂21及び半田ボール
22が発生しても、目視検査は行わず、さらに、飛散樹
脂21及び半田ボール22を除去する作業を行わずに、
外観が良好で半田付け不良、接触不良及び短絡不良の無
い半導体装置を提供できる半導体装置の製造方法を得る
ことを目的とする。
【0009】
【課題を解決するための手段】本発明に係る半導体装置
の製造方法は、表面に配線パターンが形成されており、
表面に半導体素子が載置されるとともに、該半導体素子
が載置された領域を除く表面の所定の領域上に剥離可能
な第1と第2の被覆物が設けられた基板を準備する工程
と、半導体素子を樹脂にて覆う工程と、半導体素子を樹
脂にて覆った後に、第1の被覆物を除去する工程と、第
1の被覆物を除去して露出した基板の表面に、半田を用
いて受動素子と配線パターンとを電気的に接続する工程
と、受動素子と配線パターンとを電気的に接続した後
に、第2の被覆物を除去する工程とを含むものである。
【0010】
【作用】本発明においては、表面に配線パターンが形成
されており、表面に半導体素子が載置されるとともに、
半導体素子が載置された領域を除く表面の所定の領域上
に剥離可能な第1と第2の被覆物が設けられた基板を準
備し、半導体素子を樹脂にて覆い、半導体素子を樹脂に
て覆った後に、第1の被覆物を除去し、第1の被覆物を
除去して露出した基板の表面に、半田を用いて受動素子
と配線パターンとを電気的に接続し、受動素子と配線パ
ターンとを電気的に接続した後に、第2の被覆物を除去
する。
【0011】
【実施例】図1〜図4は本発明の一実施例に係る半導体
装置の製造方法の半導体装置組立工程を示す断面図、図
5〜図7は半導体装置組立工程を示す平面図である。な
お、図8〜図13で説明した従来例と同一部分には同じ
符号を付し、説明を省略する。これらの図において、5
aは半田端子7の上を覆う剥離型被覆材、5bは接点8
の上を覆う剥離型被覆材である。この剥離型被覆材5
a、5bは例えばアサヒ化学研究所製のストリップマス
ク#503T-RFを用いて配線基板1の半田端子7の上及び接
点8の上に分離されたパターンでスクリーン印刷し、13
0 ℃で10分間乾燥させることにより形成する。
【0012】次に、実施例の半導体装置の製造方法の半
導体装置組立工程について説明する。まず、配線基板1
の絶縁基板2と配線パターン3の一部がソルダーレジス
ト4で覆われており、ソルダーレジスト4の上に封止樹
脂14が内部に滴下充填される樹脂枠9が形成されてい
る。また、半田端子7の上が剥離型被覆材5aで覆われ
ており、接点8の上が剥離型被覆材5bで覆われている
(図1)。
【0013】次に、樹脂枠9で囲まれた配線基板2上に
接着剤12を用いて半導体素子11を接着し、半導体素
子11とボンディングパッド6を金属細線13で導通接
続する。そして、半導体素子11及び金属細線13を保
護するために樹脂枠9の内部に封止樹脂14を滴下充填
する。また、封止樹脂14を滴下充填する時、封止樹脂
14が飛散し、飛散樹脂21が剥離型被覆材5a及び剥
離型被覆材5bの上に形成される(図2、図5)。
【0014】次に、半田接点7の上を覆っている剥離型
被覆材5bを除去する。この時、剥離型被覆材5aの上
の飛散樹脂21も同時に除去される。そして、受動部品
16を半田17を用い半田端子7に半田接続する。ま
た、受動部品16を半田接続する時に半田17が飛散
し、剥離型被覆材5aの上に半田ボールが形成される
(図3、図6)。そして、剥離型被覆材5aを除去する
(図4、図7)。以上のような組立工程により半導体装
置が製造される。
【0015】したがって、剥離型被覆材5bの上に形成
された飛散樹脂21は剥離型被覆材5bと共に除去さ
れ、受動部品16を半田接続するときに、半田付け不良
及び接触不良を引起こすことなく確実な受動部品16の
半田接続を行うことが可能となり、また、受動部品16
を半田接続した後、剥離型被覆材5bを除去すること
で、飛散樹脂21及び半田ボール22も同時に除去で
き、飛散樹脂21及び半田ボール22が配線基板1の上
に残らず、外観が良好で接点8の短絡及び接触不良を引
起こすことのない半導体装置を製造することが可能とな
る。
【0016】なお、この実施例では、剥離型被覆材5
a、5bはスクリーン印刷で形成するようにしたが、剥
離可能なマスキングテープをパターン状に切断し配線基
板1の半田端子7の上及び接点8の上に貼付けるように
してもよい。
【0017】
【発明の効果】以上のように本発明によれば、表面に配
線パターンが形成されており、表面に半導体素子が載置
されるとともに、半導体素子が載置された領域を除く表
面の所定の領域上に剥離可能な第1と第2の被覆物が設
けられた基板を準備し、半導体素子を樹脂にて覆い、半
導体素子を樹脂にて覆った後に、第1の被覆物を除去
し、第1の被覆物を除去して露出した基板の表面に、半
田を用いて受動素子と配線パターンとを電気的に接続
し、受動素子と配線パターンとを電気的に接続した後
に、第2の被覆物を除去するようにしたので、半導体素
子を樹脂にて覆う際に飛散し基板上に付着した飛散物が
第1の被覆物を除去することで取り除かれ、飛散物が基
板上に残らず、受動部品と配線パターンとを確実に接続
させることができ、受動素子と配線パターンとを電気的
に接続した際に飛散し基板上に付着した飛散物が第2の
被覆物を除去することで取り除かれ、外観が良好で接続
接点の短絡及び接触不良を引起こすことのない半導体装
置を製造することができる。
【図面の簡単な説明】
【図1】本発明の実施例に係る半導体装置の製造方法の
半導体装置組立工程を示す断面図である。
【図2】本発明の実施例に係る半導体装置の製造方法の
半導体装置組立工程を示す断面図である。
【図3】本発明の実施例に係る半導体装置の製造方法の
半導体装置組立工程を示す断面図である。
【図4】本発明の実施例に係る半導体装置の製造方法の
半導体装置組立工程を示す断面図である。
【図5】本発明の一実施例に係る半導体装置の製造方法
の半導体装置組立工程を示す平面図である。
【図6】本発明の一実施例に係る半導体装置の製造方法
の半導体装置組立工程を示す平面図である。
【図7】本発明の一実施例に係る半導体装置の製造方法
の半導体装置組立工程を示す平面図である。
【図8】従来の半導体装置の製造方法の半導体装置組立
工程を示す断面図である。
【図9】従来の半導体装置の製造方法の半導体装置組立
工程を示す断面図である。
【図10】従来の半導体装置の製造方法の半導体装置組
立工程を示す断面図である。
【図11】従来の半導体装置の製造方法の半導体装置組
立工程を示す断面図である。
【図12】従来の半導体装置の製造方法の半導体装置組
立工程を示す平面図である。
【図13】従来の半導体装置の製造方法の半導体装置組
立工程を示す平面図である。
【符号の説明】
1 配線基板 2 絶縁基板 3 配線パターン 4 ソルダーレジスト 5a 剥離型被覆材 5b 剥離型被覆材 6 ボンディングパッド 7 半田端子 8 接点 9 樹脂枠 11 半導体素子 12 接着剤 13 金属細線 14 封止樹脂 16 受動部品 17 半田 21 飛散樹脂 22 半田ボール

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 表面に配線パターンが形成されており、
    前記表面に半導体素子が載置されるとともに、該半導体
    素子が載置された領域を除く前記表面の所定の領域上に
    剥離可能な第1と第2の被覆物が設けられた基板を準備
    する工程と、 前記半導体素子を樹脂にて覆う工程と、 前記半導体素子を樹脂にて覆った後に、前記第1の被覆
    物を除去する工程と、 前記第1の被覆物を除去して露出した前記基板の表面
    に、半田を用いて受動素子と前記配線パターンとを電気
    的に接続する工程と、 前記受動素子と前記配線パターンとを電気的に接続した
    後に、前記第2の被覆物を除去する工程とを含むことを
    特徴とする半導体装置の製造方法。
  2. 【請求項2】 前記第1の被覆物はテープ材であること
    を特徴とする請求項2記載の半導体装置の製造方法。
JP13589893A 1993-06-07 1993-06-07 半導体装置の製造方法 Expired - Fee Related JP3200754B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13589893A JP3200754B2 (ja) 1993-06-07 1993-06-07 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13589893A JP3200754B2 (ja) 1993-06-07 1993-06-07 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH06350022A JPH06350022A (ja) 1994-12-22
JP3200754B2 true JP3200754B2 (ja) 2001-08-20

Family

ID=15162404

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13589893A Expired - Fee Related JP3200754B2 (ja) 1993-06-07 1993-06-07 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3200754B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010098077A (ja) * 2008-10-15 2010-04-30 Mitsumi Electric Co Ltd 回路モジュールの製造方法

Also Published As

Publication number Publication date
JPH06350022A (ja) 1994-12-22

Similar Documents

Publication Publication Date Title
JP2949490B2 (ja) 半導体パッケージの製造方法
US6256877B1 (en) Method for transforming a substrate with edge contacts into a ball grid array
JPH08321671A (ja) バンプ電極の構造およびその製造方法
US20050054187A1 (en) Method for forming ball pads of BGA substrate
US6472609B2 (en) Printed-wiring substrate and method for fabricating the printed-wiring substrate
JP3060020B2 (ja) 電子部品搭載装置の製造方法
JP3200754B2 (ja) 半導体装置の製造方法
CN105244327A (zh) 电子装置模块及其制造方法
JP2734424B2 (ja) 半導体装置
JPH0210571B2 (ja)
JPH088293A (ja) 電子部品の接続構造およびその接続方法
JP3263875B2 (ja) 表面実装型電子部品の製造方法及び表面実装型電子部品
JP3423174B2 (ja) チップ・オン・ボード実装構造およびその製造方法
JPS63244631A (ja) 混成集積回路装置の製造方法
US20040119155A1 (en) Metal wiring board and method for manufacturing the same
JP2003198078A (ja) プリント配線基板及びその製造方法
JP2705566B2 (ja) 半導体集積回路装置の製造方法
JPH0370146A (ja) 回路基板の製造方法
RU2168798C2 (ru) Полупроводниковое устройство и способ его изготовления
JPH09246715A (ja) 電子部品実装方法
JPH0795556B2 (ja) テープキャリアの製造方法
JPH0382095A (ja) 半導体icの接続方法
JP2008171962A (ja) 半導体装置および半導体装置の製造方法
JPH04252094A (ja) 電子部品の実装方法
JPS6211296A (ja) 回路部品の実装方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080622

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090622

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090622

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees