JP2005020423A - 弾性表面波装置 - Google Patents
弾性表面波装置 Download PDFInfo
- Publication number
- JP2005020423A JP2005020423A JP2003183093A JP2003183093A JP2005020423A JP 2005020423 A JP2005020423 A JP 2005020423A JP 2003183093 A JP2003183093 A JP 2003183093A JP 2003183093 A JP2003183093 A JP 2003183093A JP 2005020423 A JP2005020423 A JP 2005020423A
- Authority
- JP
- Japan
- Prior art keywords
- acoustic wave
- surface acoustic
- wave device
- piezoelectric substrate
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
Abstract
【解決手段】弾性表面波素子2がフェイスダウン工法で実装基板3上に金属バンプ9,10を用いて接合されており、弾性表面波素子2を構成している圧電基板の周囲が封止樹脂層4で覆われているCSP構造の弾性表面波装置であって、弾性表面波素子2を構成している圧電基板5の厚み方向の抵抗率が1.0×109〜1.0×1013Ω・cmの範囲とされている、弾性表面波装置1。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、フェイスダウンボンディングにより弾性表面波素子が実装基板に実装されている構造を有する弾性表面波装置に関し、より詳細には、弾性表面波素子と実装基板の間の空間の封止樹脂により封止されている弾性表面波装置に関する。
【0002】
【従来の技術】
近年、携帯電話機では軽量化及び小型化に対する要求がますます強くなってきている。携帯電話機のRF段では、弾性表面波フィルタが用いられているが、弾性表面波フィルタにおいても、軽量化及び小型化が求められている。これらの要求を満たすものとして、弾性表面波素子を金属バンプを用いて実装基板上にフェイスダウンボンディングにより実装し、弾性表面波素子と実装基板との間の空間を樹脂により封止した構造が提案されている。このような構造は、CSP(Chip Size Package)構造と称されており、例えば下記の特許文献1〜3に開示されている。
【0003】
従来のCSP構造の弾性表面波装置の一例を、図3に示す。図3に示す弾性表面波装置101では、弾性表面波素子102が実装基板103上にフェイスダウン工法によりボンディングされている。弾性表面波素子102は、圧電基板104、圧電基板104の一方主面に形成されたインターデジタル電極105及び電極パッド106,107を有する。電極パッド106,107が、金属バンプ108,109により実装基板103上の電極パッド110,111に接合されている。電極パッド110,111は、実装基板103内に設けられた接続電極112,113により、実装基板103の下面に設けられた端子電極114,115に電気的に接続されている。
【0004】
また、弾性表面波素子102の周囲を覆うように封止樹脂層116が設けられている。弾性表面波素子102のインターデジタル電極105が設けられている側の面と実装基板103との間には空間Aが確保されている。従って、弾性表面波素子102における弾性表面波の励振は妨げられない。また、空間Aは、上記封止樹脂層116により封止されている。
【0005】
また、図4は、従来のCSP構造を有する弾性表面波装置の他の例を示す正面断面図である。弾性表面波装置121では、弾性表面波素子102と隔てられて、かつ弾性表面波素子102を覆うように導電性材料よりなるシールド部材122が設けられており、該シールド部材122の外側に封止樹脂層116が設けられている。すなわち、シールド部材122が設けられており、弾性表面波素子102が封止樹脂層116と接触されていないことを除いては、弾性表面波装置121は、弾性表面波装置101と同様に構成されている。
【0006】
【特許文献1】
特開平7−321583号公報
【特許文献2】
特開平8−204497号公報
【特許文献3】
特開平10−321666号公報
【0007】
【発明が解決しようとする課題】
ところで、上記弾性表面波装置101では、弾性表面波装置101が手指や他の部材に接触された際に、あるいは静電気が発生した際に、インターデジタル電極105の電極破壊が生じることがあった。このような電極破壊は、上記CSP構造の弾性表面波装置においてしばしば見られた。
【0008】
他方、弾性表面波装置121では、上記のような電極破壊はあまり認められなかったが、シールド部材122を必要とする。従って、部品点数が多く、コストが高くつくという問題があった。また、シールド部材122が弾性表面波素子102と隔てられているため、弾性表面波装置121では部品寸法が大きくなりがちであった。
【0009】
本発明の目的は、上述した従来技術の欠点を解消し、CSP構造を有し、小型化を進めることができるだけでなく、取り扱い時や静電気が付加された際の電極破壊が生じ難く、信頼性に優れ、さらに安価な弾性表面波装置を提供することにある。
【0010】
【課題を解決するための手段】
本発明に係る弾性表面波装置は、厚み方向の抵抗率が1.0×109〜1.0×1013Ω・cmである圧電基板と、該圧電基板の一方主面上に形成された少なくとも1つの電極とを有する弾性表面波素子と、前記弾性表面波素子が実装される実装基板とを備え、前記弾性表面波素子が前記電極が形成されている主面が実装基板面に対向するようにフェイスダウンボンディング方式により実装基板に実装されており、前記圧電基板と実装基板との間の空間を封止するように設けられた封止樹脂をさらに備えることを特徴とする。
【0011】
本発明のある特定の局面では、前記圧電基板が酸素還元処理されている。
また、本発明に係る弾性表面波装置の他の特定の局面では、前記圧電基板と前記封止樹脂の少なくとも一部が接触されている。
【0012】
本発明に係る弾性表面波装置のさらに他の特定の局面で、前記実装基板に設けられた少なくとも1つの端子電極をさらに備え、該少なくとも1つの端子電極が、前記弾性表面波素子の前記電極の内少なくとも1つの電極に導通されている。
【0013】
本発明に係る弾性表面波装置では、上記圧電基板としては、例えばLiTaO3基板またはLiNbO3基板が好適に用いられる。
本発明に係る弾性表面波装置のさらに別の特定の局面では、上記封止樹脂が、熱硬化型樹脂により構成されている。
【0014】
【発明の実施の形態】
以下、本発明の具体的な実施例を説明することにより、本発明を明らかにする。
【0015】
本願発明者らは、上述した小型化に有利なCSP構造の弾性表面波装置101において取り扱い時や静電気が付加された際に電極破壊が生じる原因について検討した。その結果、CSP構造の弾性表面波装置では、封止樹脂に焦電効果や外部からの静電気などにより電荷が蓄積され、該電荷により電極破壊が生じているのではないかと考えた。
【0016】
すなわち、従来のCSP構造の弾性表面波装置101で弾性表面波素子102を構成している圧電基板104としては、通常、LiTaO3基板などの焦電性を有する圧電基板が用いられている。従って、封止樹脂の硬化工程などにおいて加熱されると、圧電基板104が焦電性を有するため電荷が発生する。そして、発生した電荷が、封止樹脂層116に留まり、封止樹脂層116が帯電することとなる。そのため、封止樹脂層116が帯電している状態で、弾性表面波装置101に手指が接触したり、他の部材が接触したしたときに、あるいは外部から静電気などの小さな電圧が加わった場合に、蓄積されていた電荷がインターデジタル電極105側へ移動し、上記電極破壊が生じているのではないかと考えた。
【0017】
本願発明では、上記のような封止樹脂層における帯電を抑制するために、圧電基板として、厚み方向の抵抗率が1.0×109〜1.0×1013Ω・cmである圧電基板が用いられて弾性表面波素子が構成されている。
【0018】
図1は、本発明の一実施例に係る弾性表面波装置を示す正面断面図である。
図1に示す弾性表面波装置1は、弾性表面波素子2と、実装基板3と、封止樹脂層4とを有する。弾性表面波素子2は、圧電基板5、圧電基板5の一方主面5a上に形成された少なくとも1つのインターデジタル電極6及び電極パッド7,8を有する。
【0019】
圧電基板5は、本実施例では、厚み方向の抵抗率が1.0×109〜1.0×1013Ω・cmであるように構成されている。このような圧電基板としては、上記抵抗率を満たすように、特別の処理を施したLiTaO3基板またはLiNbO3基板が挙げられる。もっとも、本発明で用いられる圧電基板を構成する圧電材料はこれらに限定されるものではない。
【0020】
なお、上記のような特殊な厚み抵抗率を実現するには、圧電基板5の外表面を酸素還元処理することにより達成され得る。酸素還元処理を施すことにより、LiTaO3基板やLiNbO3基板における厚み方向の抵抗率が上記特定の範囲とされることができる。
【0021】
インターデジタル電極6及び電極パッド7,8は、アルミニウム、銅、またはこれらの合金などの適宜の金属材料により構成され得る。
弾性表面波素子2は、圧電基板5の一方主面5a側が下方を向くようにして、実装基板3に金属バンプ9,10を用いて接合されている。金属バンプ9,10は、例えばAuまたは半田などの適宜の金属材料により構成され得る。
【0022】
他方、実装基板3の上面3a上には、電極パッド11,12が形成されてている。電極パッド11,12は、それぞれ、金属バンプ9,10により、弾性表面波素子2の電極パッド7,8に電気的に接続されている。
【0023】
他方、実装基板3内には、接続電極13,14が形成されている。接続電極13,14は、それぞれ、実装基板3内に設けられた一対のビアホール電極を内部電極を介して電気的に接続することにより構成されている。もっとも、接続電極13,14は、実装基板3を貫通するビアホール電極のみにより形成されていてもよい。
【0024】
本実施例では、実装基板3の下面3bの外縁に至るように、端子電極15,16が形成されている。端子電極15,16の形成位置が、金属バンプ9,10の形成位置の下方よりも外側であるため、接続電極13,14は、一対のビアホール電極を内部電極により接続した構造とされている。すなわち、上方のビアホール電極13a,14aが電極パッド11,12に接合されるように位置しており、下方のビアホール電極13b,14bが、端子電極15,16に電気的に接続されるように構成されている。そして、ビアホール電極13a,14aとビアホール電極13b,14bとが、実装基板3の主面と平行な方向に延びる内部電極13c,14cにより接続されている。
【0025】
上記電極パッド11,12、接続電極13,14及び端子電極15,16は、Cu、Alなどの適宜の金属により構成され得る。
弾性表面波装置1では、弾性表面波素子2が、上記のようにフェイスダウン工法で実装基板3に実装されている。そして、弾性表面波素子2の振動部分の振動を妨げないための空間Xが圧電基板5と実装基板3との間に設けられている。また、空間Xを封止するように、封止樹脂層4が設けられている。封止樹脂層4は、圧電基板5の一方主面5bと、圧電基板5の両主面5a,5bを結ぶ4つの側面に接するように、かつ実装基板3の上面3aに接触するように設けられている。
【0026】
封止樹脂層4は、エポキシ樹脂などの熱硬化性樹脂により構成されているが、光硬化性樹脂などの他の樹脂により構成されていてもよい。
本実施例の弾性表面波装置1は、圧電基板5が上記特定の厚み方向の抵抗率を有するように構成されていることを除いては、図3に示した従来の弾性表面波装置101と同様に構成されている。
【0027】
しかしながら、弾性表面波装置1では、圧電基板5の厚み方向の抵抗率が上記特定の範囲とされているため、焦電性が低くされている。すなわち、封止樹脂層4を例えばエポキシ樹脂などの熱硬化性樹脂により構成し、その硬化過程において圧電基板5に温度変化が与えられたとしても、焦電効果による電荷の発生が生じ難い。そのため、封止樹脂層4に電荷が蓄積し難い。よって、弾性表面波装置1を得た後に、手指や他の部材が弾性表面波装置1に接触したり、静電気が加わったとしても、封止樹脂層4に電荷が蓄積し難いため、インターデジタル電極6における電極破壊が生じ難い。
【0028】
これを、図2を参照して説明する。
図2は、本実施例の弾性表面波装置1と、図3に示した弾性表面波装置101とを、オーブンを80℃に加熱し、製品を室温状態からオーブンに入れ、80℃、30分保持した後、室温に取出した状態で帯電量を測定した結果を示す。すなわち、図2では、室温に取出した直後を0として経過時間と帯電量の関係を示す。なお、帯電量については、市販の帯電量測定機を用いて測定を行った。測定に際しては、弾性表面波装置の封止樹脂層の表面で発生している電荷量を測定し、クーロンの法則により電圧に変換した値が示されている。
【0029】
なお、実施例の弾性表面波装置1では、圧電基板5の抵抗率は1.0×109〜1.0×1013Ω・cmであり、比較のために用意した従来の弾性表面波装置101における圧電基板105の抵抗率は1.0×1014〜1.0×1015Ω・cmである。
【0030】
図2から明らかなように、従来の弾性表面波装置では、数百V〜数KVの帯電量が発生しているのに対し、本実施例の弾性表面波装置では帯電していないことがわかる。すなわち、厚み方向の抵抗率が1.0×109〜1.0×1013Ω・cmである圧電基板5が用いられているため、焦電効果による封止樹脂層の帯電が生じていないことがわかる。従って、本実施例の弾性表面波装置1では、手指や他の部材が接触したり、静電気が加えられたとしても、上記焦電破壊や静電破壊による電極破壊が生じ難いことがわかる。
【0031】
しかも、図4に示した従来の弾性表面波装置121では、シールド部材122が設けられているため、製造コストが高くつき、かつ小型化が困難であるという問題があったが、本実施例の弾性表面波装置1では、シールド部材を必要としないため、コストの低減及び小型化を図ることができる。
【0032】
なお、上記実施例では、圧電基板5の一方主面5a上に少なくとも1のインターデジタル電極6が形成されていたが、このインターデジタル電極6の平面形状については、弾性表面波素子2の機能に応じて適宜の形状とされ得る。すなわち、1ポート型弾性表面波共振子を構成する場合には、1つのインターデジタル電極が、トランスバーサル型弾性表面波フィルタを構成する場合には、所定距離隔てられた一対のインターデジタル電極が形成される。また、本発明は、弾性表面波共振子やトランスバーサル型弾性表面波フィルタに限られず、ラダー型弾性表面波フィルタ、ラティス型弾性表面波フィルタなどの様々な弾性表面波素子を用いた弾性表面波装置に一般的に適用することができる。
【0033】
【発明の効果】
本発明に係る弾性表面波装置では、圧電基板の厚み方向の抵抗率が1.0×109〜1.0×1013Ω・cmとされており、圧電基板が焦電性をほとんど有しない。従って、該圧電基板を用いた弾性表面波素子がフェイスダウンボンディング方式により実装基板に実装された構造において、圧電基板の周囲が封止樹脂により封止されているが、温度変化が与えられたとしても、封止樹脂において電荷の蓄積が生じ難い。よって、封止樹脂に蓄積された電荷による、焦電破壊や静電破壊が生じ難く、弾性表面波装置における電極の破壊や短絡を防止することが可能となる。
【0034】
従って、本発明によれば、CSP構造を有し、小型化を促進し得る弾性表面波装置において、製造時、出荷時及び実使用時の電極破壊を抑制でき、弾性表面波装置の信頼性を高めることができる。
【0035】
上記圧電基板が酸素還元処理を施されている場合には、該酸素還元処理により、圧電基板の厚み方向の抵抗率を1.0×109〜1.0×1013Ω・cmの範囲に容易に設定することができる。
【0036】
圧電基板と封止樹脂層の少なくとも一部が接触している構造においては、圧電基板が焦電性をほとんど有しないため、接触にも係わらず、封止樹脂層に電荷の蓄積が生じ難い。
【0037】
実装基板に設けられた少なくとも1つの端子電極をさらに備え、該少なくとも1つの端子電極が弾性表面波素子の電極の内少なくとも1つの電極に導通されている構造では、圧電基板の焦電性により発生した電荷の一部が導通されている端子電極を通って実装基板側、あるいは製品外部へと逃げていくことになる。そのため、従来の弾性表面波素子の電極内では電荷の不均衡が発生し、より電極破壊が発生しやすい状況になっていたが、本発明の抵抗率を限定した圧電基板を用いることで、電荷の不均衡が発生しなくなり、その結果電極破壊が発生しなくなる。
【0038】
圧電基板がLiTaO3基板またはLiNbO3基板からなる場合には、弾性表面波装置に汎用されているこれらの圧電単結晶基板を用いて、本発明の弾性表面波装置を容易に構成し得ることができる。
【0039】
封止樹脂が、熱硬化型樹脂により構成されている場合には、製造に際しての硬化工程において熱履歴を受けるが、本発明では圧電基板の厚み方向の抵抗率が上記特定の範囲とされているため、封止樹脂における電荷の蓄積が生じ難い。
【図面の簡単な説明】
【図1】本発明の一実施例に係る弾性表面波装置の模式的正面断面図。
【図2】図1に示した弾性表面波装置及び図3に示した従来の弾性表面波装置における高温加熱後の経過時間と封止樹脂における帯電量との関係を示す図。
【図3】従来の弾性表面波装置の一例を示す模式的正面断面図。
【図4】従来の弾性表面波装置の他の例を示す模式的正面断面図。
【符号の説明】
1…弾性表面波装置
2…弾性表面波素子
3…実装基板
3a…上面
3b…下面
4…封止樹脂層
5…圧電基板
5a,5b…主面
6…インターデジタル電極
7,8…電極パッド
9,10…金属バンプ
11,12…電極パッド
13,14…接続電極
15,16…端子電極
Claims (6)
- 厚み方向の抵抗率が1.0×109〜1.0×1013Ω・cmである圧電基板と、該圧電基板の一方主面上に形成された少なくとも1つの電極とを有する弾性表面波素子と、
前記弾性表面波素子が実装される実装基板とを備え、前記弾性表面波素子が前記電極が形成されている主面が実装基板面に対向するようにフェイスダウンボンディング方式により実装基板に実装されており、
前記圧電基板と実装基板との間の空間を封止するように設けられた封止樹脂をさらに備えることを特徴とする、弾性表面波装置。 - 前記圧電基板が酸素還元処理されている、請求項1に記載の弾性表面波装置。
- 前記圧電基板と前記封止樹脂の少なくとも一部が接触している、請求項1に記載の弾性表面波装置。
- 前記実装基板に設けられた少なくとも1つの端子電極をさらに備え、該少なくとも1つの端子電極が、前記弾性表面波素子の少なくとも1つの電極に導通されている、請求項1〜3に記載の弾性表面波装置。
- 前記圧電基板が、LiTaO3基板またはLiNbO3基板からなる、請求項1〜4のいずれかに記載の弾性表面波装置。
- 前記封止樹脂が、熱硬化型樹脂により構成されている、請求項1〜5のいずれかに記載の弾性表面波装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003183093A JP2005020423A (ja) | 2003-06-26 | 2003-06-26 | 弾性表面波装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003183093A JP2005020423A (ja) | 2003-06-26 | 2003-06-26 | 弾性表面波装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005020423A true JP2005020423A (ja) | 2005-01-20 |
Family
ID=34183292
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003183093A Pending JP2005020423A (ja) | 2003-06-26 | 2003-06-26 | 弾性表面波装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005020423A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008124784A (ja) * | 2006-11-13 | 2008-05-29 | Matsushita Electric Ind Co Ltd | 弾性表面波装置の製造方法 |
US7425881B2 (en) * | 2004-03-18 | 2008-09-16 | Murata Manufacturing Co., Ltd. | Surface acoustic wave device and method that prevents restoration of a pyroelectric effect |
US7608977B2 (en) | 2004-02-05 | 2009-10-27 | Epson Toyocom Corporation | Surface-mount saw device |
CN109473539A (zh) * | 2018-12-14 | 2019-03-15 | 苏州科阳光电科技有限公司 | 一种滤波器芯片模组及其制备方法 |
-
2003
- 2003-06-26 JP JP2003183093A patent/JP2005020423A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7608977B2 (en) | 2004-02-05 | 2009-10-27 | Epson Toyocom Corporation | Surface-mount saw device |
US7425881B2 (en) * | 2004-03-18 | 2008-09-16 | Murata Manufacturing Co., Ltd. | Surface acoustic wave device and method that prevents restoration of a pyroelectric effect |
JP2008124784A (ja) * | 2006-11-13 | 2008-05-29 | Matsushita Electric Ind Co Ltd | 弾性表面波装置の製造方法 |
CN109473539A (zh) * | 2018-12-14 | 2019-03-15 | 苏州科阳光电科技有限公司 | 一种滤波器芯片模组及其制备方法 |
CN109473539B (zh) * | 2018-12-14 | 2024-04-12 | 苏州科阳半导体有限公司 | 一种滤波器芯片模组及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6552475B2 (en) | Surface acoustic wave device | |
KR100654054B1 (ko) | 압전 부품 및 그 제조 방법 | |
JP2004129222A (ja) | 圧電部品およびその製造方法 | |
JP2004364041A (ja) | 弾性表面波デバイス及びその製造方法 | |
JP4341622B2 (ja) | 弾性表面波装置 | |
JP2002217673A (ja) | Sawデバイスとその製造方法及びこのsawデバイスを用いた電子部品 | |
JP2001358550A (ja) | 弾性表面波装置の製造方法及び弾性表面波装置 | |
JP2004129224A (ja) | 圧電部品およびその製造方法 | |
WO2005091500A1 (ja) | 弾性表面波装置 | |
KR100766262B1 (ko) | 탄성표면파 장치의 제조방법 및 탄성표면파 장치 | |
JP2007081555A (ja) | 弾性表面波装置 | |
JP2005223641A (ja) | 表面実装型sawデバイス | |
JP2005020423A (ja) | 弾性表面波装置 | |
US10666221B2 (en) | Elastic wave device | |
JP4496652B2 (ja) | 弾性表面波装置とその製造方法 | |
JP4370615B2 (ja) | 圧電デバイスとその製造方法 | |
US9386703B2 (en) | Electronic device | |
JPWO2018216486A1 (ja) | 電子部品およびそれを備えるモジュール | |
JP3439975B2 (ja) | 弾性表面波装置 | |
JP2009183008A (ja) | 圧電部品の製造方法 | |
JP2007096526A (ja) | 表面実装型弾性表面波デバイス | |
JP2004328553A (ja) | 電子部品用パッケージおよび当該パッケージを用いた圧電振動デバイス | |
WO2021019932A1 (ja) | 水晶振動子、電子部品及び電子装置 | |
JP2012186633A (ja) | 電子部品およびその製造方法 | |
JP2003163563A (ja) | 圧電装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060308 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080527 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080725 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081125 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090407 |