CN217544617U - 一种芯片封装结构 - Google Patents

一种芯片封装结构 Download PDF

Info

Publication number
CN217544617U
CN217544617U CN202221435427.0U CN202221435427U CN217544617U CN 217544617 U CN217544617 U CN 217544617U CN 202221435427 U CN202221435427 U CN 202221435427U CN 217544617 U CN217544617 U CN 217544617U
Authority
CN
China
Prior art keywords
chip
filter
substrate
package structure
package substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202221435427.0U
Other languages
English (en)
Inventor
杨俊�
王松军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Daoming Microelectronics Co ltd
Original Assignee
Hangzhou Daoming Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Daoming Microelectronics Co ltd filed Critical Hangzhou Daoming Microelectronics Co ltd
Priority to CN202221435427.0U priority Critical patent/CN217544617U/zh
Application granted granted Critical
Publication of CN217544617U publication Critical patent/CN217544617U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the layer connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Wire Bonding (AREA)

Abstract

本实用新型公开了一种芯片封装结构，包括：封装基板，安装至封装基板上的芯片，安装至封装基板的支撑部，以及封装材料，其中，芯片至少包括滤波器芯片；所述支撑部对应滤波器芯片外围凸点外侧设置；封装材料至少包括隔离膜，所述隔离膜覆盖在封装基板、支撑部和芯片的外表面，从而使所述滤波器芯片和封装基板之间形成滤波器空腔；本申请提出的芯片封装结构，通过在滤波器芯片的外侧凸点外围设置支撑部，增强了滤波器芯片覆膜后芯片凸点与基板之间的结合力，解决了机械应力和热应力差异下的产品可靠性问题。

Description

一种芯片封装结构
技术领域
本实用新型涉及射频系统模块封装技术领域，具体的涉及一种芯片封装结构。
背景技术
对于晶圆本身不具有空腔结构的滤波器，在覆膜过程中无法避开模块上其他倒装芯片，倒装芯片覆膜后芯片底部Bump焊点无法实现底部填充，从而使产品存在较高的可靠性风险。
现有的带有滤波器的射频系统级模块封装结构采用的技术方案如图1所示，将滤波器芯片和倒装芯片设置于载板上，从而使芯片与载板之前形成间隙，然后对滤波器芯片和倒装芯片整体覆膜，倒装芯片与载板之间的间隙密封，并对倒装芯片起到保护作用，然后对芯片进行封装处理，得到图1所示的带有滤波器的射频系统封装结构。
但是，如图1所示的带有滤波器的射频系统级模块封装结构存下如下问题，由于滤波器芯片和其他倒装芯片被覆膜后芯片底部凸点不能得到填充物保护，会受到机械应力和热应力差的损伤,例如跌落、撞击的机械应力，或者在高温下锡融化导致芯片下沉，从而导致芯片与隔离膜之间，隔离膜与塑封料之间分层，从而使产品有较高的可靠性风险。
实用新型内容
本实用新型为了克服以上技术的不足，本实用新型提供了一种芯片封装结构，通过在滤波器芯片的外侧凸点外围设置支撑部，增强了滤波器芯片覆膜后芯片凸点与基板之间的结合力，解决了机械应力和热应力差异下的产品可靠性问题。
本实用新型克服其技术问题所采用的技术方案是：本实用新型提出的一种芯片封装结构，包括：封装基板，安装至封装基板上的芯片，安装至封装基板的支撑部，以及封装材料，其中，芯片至少包括滤波器芯片；所述支撑部对应滤波器芯片外围凸点在滤波器芯片的外侧设置；所述封装材料至少包括隔离膜，所述隔离膜覆盖在封装基板、支撑部和芯片的外表面，从而使所述滤波器芯片和封装基板之间形成滤波器空腔。
进一步的，所述支撑部为若干立柱，每个所述立柱一一对应滤波器芯片外围凸点，且沿滤波器芯片外侧分布。
进一步的，所述立柱的高度大于滤波器芯片外围凸点高度。
通过支撑部解决了芯片在机械应力和热应力差异下的芯片下沉问题。
进一步的，每个所述立柱与其对应的滤波器外围凸点的间距大于等于50微米。
进一步的，所述滤波器芯片外围凸点和支撑部之间填充胶。
进一步的，所述封装基板对应芯片安装位置的焊盘印刷锡膏或助焊剂。
进一步的，所述芯片还包括安装于封装基板的倒装芯片，所述倒装芯片和滤波器芯片通过锡膏或助焊剂焊接至封装基板。
进一步的，所述倒装芯片和封装基板之间填有底部填充胶。
采用点胶包裹立柱,增强结合力。
进一步的，所述封装材料还包括覆盖隔离膜外表面的塑封层。
本实用新型的有益效果是：
1、通过滤波器芯片外围设置比芯片凸点高的立柱，解决了在机械应力和热应力差异下的芯片下沉问题，增加了产品的可靠性。
2、在铜柱与滤波器芯片外围凸点之间采用点胶胶水包裹立柱,增强结合力。
附图说明
图1为现有技术中塑封后的带有滤波器的射频系统模块封装结构示意图；
图2为本实用新型实施例芯片封装结构示意图；
图3为本实用新型实施例芯片封装结构俯视示意图；
图4为本实用新型实施例支撑部安装示意图；
图5为本实用新型实施例滤波器芯片和倒装芯片安装结构示意图；
图6为本实用新型实施例点胶后封装结构示意图
图7为本实用新型实施例隔离膜压合后的封装结构示意图；
图中，1-封装基板；2-支撑部；3-滤波器芯片；31-滤波器芯片外围凸点；32-滤波器空腔；4-倒装芯片；41-倒装芯片凸点；5-底部填充胶；6-隔离膜；7-塑封层。
具体实施方式
为了便于本领域人员更好的理解本实用新型，下面结合附图和具体实施例对本实用新型做进一步详细说明，下述仅是示例性的不限定本实用新型的保护范围。
本实施例所述的一种芯片封装结构，如图2所示，包括封装基板1，以及，安装至封装基板上的芯片，安装至封装基板的支撑部2，以及封装材料。其中，芯片包括若干滤波器芯片3，支撑部对应滤波器芯片外围凸点31沿滤波器芯片的外侧设置，封装材料至少包括隔离膜6，隔离膜6覆盖在封装基板1、支撑部2和芯片的外表面，从而使滤波器芯片3和封装基板1之间形成滤波器空腔32。
在本实用新型的一个实施例中，支撑部2为焊接至封装基板1上的立柱，每个立柱一一分别对应滤波器芯片外围凸点31，且沿滤波器芯片3外侧分布。如图3所示，滤波器芯片外围凸点31共有5个，在滤波器芯片3的左侧有2个，上方有1个，下面有1个，右侧有1个，立柱分别对应滤波器芯片外围凸点31设置。
需要说明的是，本实施例所述的芯片封装结构，适用于晶圆本身不具有空腔结构的滤波器芯片。
在本实用新型的一个实施例中，立柱的高度高于滤波器凸点高度，因此可保证滤波器芯片的高度。在一些实施方式中，立柱采用铜柱焊接至封装基板1的焊盘。
在本实用新型的一个实施例中，立柱与其对应的滤波器芯片外围凸点的间距大于等于50微米。在一些实施方式中，滤波器芯片外围凸点和支撑部之间点胶处理，从而形成底部填充胶5，通过胶水包裹铜柱,增强基板和滤波器芯片结合力。
在一些实施方式中，本实用新型的芯片封装结构还包括安装于封装基板的倒装芯片，封装基板对应滤波器芯片和倒装芯片安装位置的焊盘均印刷锡膏或助焊剂。倒装芯片和滤波器芯片通过锡膏或助焊剂焊接至封装基板。
下面通过应用实例对本实用新型的芯片封装结构的实现方法进行进一步说明，以便本领域技术人员能够更好地理解本实用新型的芯片封装结构。
S1，制作封装基板，在芯片外围凸点31对应的封装基板1位置边沿的地方制作支撑部2。
在本实用新型的一个实施例中，如图4所示，支撑柱2为铜柱，铜柱离基板pad距离最小50um，这个距离是基于SMT置件精度和铜柱精度进行计算得到，一般来说，SMT置件精度为25um，铜柱精度25um。铜柱高度高于滤波器芯片凸点高度。
由于滤波器芯片3受到热应力差的损伤时，特别是高温情况锡融化导致芯片下沉，从而使芯片容易下沉，从而造成芯片与隔离膜6，隔离膜6与塑封层7之间分层，导致产品存在较高的可靠性风险，通过设置支撑部2,解决了芯片下沉的风险，并且在受到机械应力的损失时，通过支撑部2也可以保证芯片的位置。
S2，将滤波器芯片和其他倒装芯片置件。
如图5所示，在封装基板1上表面通过SMT方式在焊盘表面印刷锡膏或Flux,从而将滤波器芯片3及其他倒装芯片4焊接在封装基板1上表面。
S3，进行点胶操作。
如图6所示，对滤波器芯片外围凸点31和支撑部2之间进行点胶处理，通过胶水包裹,增强结合力。
需要说明的是，胶水能刚好填满之间的空隙为宜，要选择合适流动性的胶水。
另外还需对倒装芯片4进行底部填充。需要说明的是，一般采用底部填充胶5的形式对倒装芯片4的焊点进行保护，还能减少外部环境的机械冲击。另外，当芯片受热时，还可使热分散在倒装芯片4，底部填充胶5和封装基板1，大大提升可靠性。
S4，隔离膜覆膜操作。
如图7所示，进行上述点胶操作后再使用隔离膜6覆盖在封装基板1、支撑部2、滤波器芯片3和倒装芯片4的表面，从而使滤波器芯片3和封装基板1之间形成滤波器空腔32。
在本实用新型的一个实施例中，隔离膜31可采用环氧树脂膜，在覆膜过程之前即可进行倒装芯片4的底部填充，降低了可靠性风险。
S5，对覆有隔离膜器件面进行塑封成型，
由于隔离膜6厚度较薄，如图2所示，需对覆有隔离膜器件面通过CompressionMold(压塑成型工艺)进行塑封成型，从而形成塑封层7，对滤波器芯片3和倒装芯片4进行电气保护。
在本实用新型的实施例中，如图2所示，对隔离膜6采用压缩成型进行塑封，形成塑封层7，从而对滤波器芯片3，倒装芯片4形成电气保护，得到了图2所示的芯片封装结构。
本实用新型通过增加支撑部2，增强了滤波器芯片覆膜后芯片凸点与基板之间的结合力，解决了机械应力和热应力差异下的产品可靠性问题。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。以上所描述的结构及方法实施例仅仅是示意性的，可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。
以上仅描述了本实用新型的基本原理和优选实施方式，本领域人员可以根据上述描述做出许多变化和改进，这些变化和改进应该属于本实用新型的保护范围。

Claims (9)

1.一种芯片封装结构，其特征在于，至少包括：
封装基板，安装至封装基板上的芯片，安装至封装基板的支撑部，以及封装材料，
其中，芯片至少包括滤波器芯片；所述支撑部对应滤波器芯片外围凸点在滤波器芯片的外侧设置；
所述封装材料至少包括隔离膜，所述隔离膜覆盖在封装基板、支撑部和芯片的外表面，从而使所述滤波器芯片和封装基板之间形成滤波器空腔。
2.根据权利要求1所述的芯片封装结构，其特征在于，所述支撑部为若干立柱，每个所述立柱一一对应滤波器芯片外围凸点，且沿滤波器芯片外侧分布。
3.根据权利要求2所述的芯片封装结构，其特征在于，所述立柱的高度大于滤波器芯片外围凸点高度。
4.根据权利要求2所述的芯片封装结构，其特征在于，每个所述立柱与其对应的滤波器外围凸点的间距大于等于50微米。
5.根据权利要求1-4任一项所述的芯片封装结构，其特征在于，所述滤波器芯片外围凸点和支撑部之间填充胶。
6.根据权利要求1所述的芯片封装结构，其特征在于，所述封装基板对应芯片安装位置的焊盘印刷锡膏或助焊剂。
7.根据权利要求6所述的芯片封装结构，其特征在于，所述芯片还包括安装于封装基板的倒装芯片，所述倒装芯片和滤波器芯片通过锡膏或助焊剂焊接至封装基板。
8.根据权利要求7所述的芯片封装结构，其特征在于，所述倒装芯片和封装基板之间填有底部填充胶。
9.根据权利要求1所述的芯片封装结构，其特征在于，所述封装材料还包括覆盖隔离膜外表面的塑封层。
CN202221435427.0U 2022-05-25 2022-05-25 一种芯片封装结构 Active CN217544617U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202221435427.0U CN217544617U (zh) 2022-05-25 2022-05-25 一种芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202221435427.0U CN217544617U (zh) 2022-05-25 2022-05-25 一种芯片封装结构

Publications (1)

Publication Number Publication Date
CN217544617U true CN217544617U (zh) 2022-10-04

Family

ID=83442788

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202221435427.0U Active CN217544617U (zh) 2022-05-25 2022-05-25 一种芯片封装结构

Country Status (1)

Country Link
CN (1) CN217544617U (zh)

Similar Documents

Publication Publication Date Title
CN101221946B (zh) 半导体封装、及系统级封装模块的制造方法
CN101312162B (zh) 一种制造半导体器件的方法
KR101607981B1 (ko) 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
CN105762084B (zh) 倒装芯片的封装方法及封装装置
US20070093000A1 (en) Pre-molded leadframe and method therefor
US8030761B2 (en) Mold design and semiconductor package
CN100459122C (zh) 多芯片封装体及其制造方法
US8274153B2 (en) Electronic component built-in wiring substrate
CN102136434A (zh) 在引线键合的芯片上叠置倒装芯片的方法
KR20070076084A (ko) 스택 패키지와 그 제조 방법
CN101853835B (zh) 倒装芯片封装的制造方法
CN101295710B (zh) 半导体器件
JP2004335603A (ja) 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
JP2006253576A (ja) 半導体装置およびその製造方法
JP2011243724A (ja) 半導体装置およびその製造方法
CN217544617U (zh) 一种芯片封装结构
CN102208358A (zh) 一种在基板上焊接倒装芯片的方法及封装器件
CN105914155A (zh) 一种倒装芯片及其封装方法
CN102194707B (zh) 制造半导体结构的方法
US10366971B2 (en) Pre-applying supporting materials between bonded package components
CN205657052U (zh) 一种倒装芯片
CN203839371U (zh) 一种dram双芯片堆叠封装结构
KR101255925B1 (ko) 반도체 패키지 및 그 제조방법
CN219163401U (zh) 一种带有滤波器的射频系统模块封装结构
KR101096440B1 (ko) 듀얼 다이 패키지

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant