CN105914155A - 一种倒装芯片及其封装方法 - Google Patents

一种倒装芯片及其封装方法 Download PDF

Info

Publication number
CN105914155A
CN105914155A CN201610285830.2A CN201610285830A CN105914155A CN 105914155 A CN105914155 A CN 105914155A CN 201610285830 A CN201610285830 A CN 201610285830A CN 105914155 A CN105914155 A CN 105914155A
Authority
CN
China
Prior art keywords
semiconductor chip
chip
layer
base board
board unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610285830.2A
Other languages
English (en)
Inventor
石磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Fujitsu Microelectronics Co Ltd
Original Assignee
Nantong Fujitsu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Fujitsu Microelectronics Co Ltd filed Critical Nantong Fujitsu Microelectronics Co Ltd
Priority to CN201610285830.2A priority Critical patent/CN105914155A/zh
Publication of CN105914155A publication Critical patent/CN105914155A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开了一种倒装芯片及其封装方法，所述方法包括：提供半导体芯片和基板单元，所述半导体芯片的表面包括第一表面和第二表面，所述第一表面上形成有第一连接端子，所述基板单元包括第三表面和第四表面，所述第三表面上形成有第二连接端子；将所述半导体芯片的第一表面和所述基板单元的第三表面相对设置且使所述第一连接端子和所述第二连接端子焊接在一起；在所述半导体芯片的表面形成封装层，且至少暴露部分所述第二表面。通过上述方式，本发明能够提高半导体芯片的散热能力。

Description

一种倒装芯片及其封装方法
技术领域
本发明涉及半导体技术领域，特别是涉及一种倒装芯片及其封装方法。
背景技术
互连技术是微电子封装中的关键技术之一，对微电子封装产品质量、效率和成本有着重大影响，主要包括导线键合和倒装芯片(Flip chip)两种封装技术。倒装芯片封装具有高密度、高性能和轻薄短小的特点，能够使得封装成本更低、容易实现堆叠芯片和三维封装工艺，已成为封装技术的主要发展发现。
如图1所示，倒装芯片封装技术主要是在芯片11的作用表面上沉积锡铅球13，然后将芯片11的作用表面朝下翻转加热以利用熔融的锡铅球13与基板单元12或其他载体、电路板等上的线路或者引脚相结合，从而实现芯片13与基板单元12等元件的结合。在将芯片11和基板单元12相结合后，通常需要对芯片11进行塑封，从而在芯片11的表面形成封装层14，以保护芯片11及基板单元12，提高芯片11的稳定性。
然而，现有的塑封技术中，整个芯片11都被封装层14包裹，导致芯片11的热量仅能通过锡铅球13并经由基板单元12向外散热，其极大地影响了芯片11的电热性能，不利于芯片11的散热。
发明内容
本发明主要解决的技术问题是提供一种倒装芯片及其封装方法，能够提高倒装芯片的散热能力，使得倒装芯片散热效果更佳。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种倒装芯片的封装方法，包括：提供半导体芯片和基板单元，所述半导体芯片的表面包括第一表面和第二表面，所述第一表面上形成有第一连接端子，所述基板单元包括第三表面和第四表面，所述第三表面上形成有第二连接端子；将所述半导体芯片的第一表面和所述基板单元的第三表面相对设置且使所述第一连接端子和所述第二连接端子焊接在一起；在所述半导体芯片的表面上形成封装层，且至少暴露部分所述第二表面。
其中，在所述半导体芯片的表面上形成封装层的步骤包括：在所述半导体芯片的部分所述第二表面上设置一层阻挡层；在所述阻挡层和所述基板单元的第三表面之间的空间填充塑封材料；固化所述塑封材料以形成所述封装层；移除所述阻挡层，以暴露所述部分第二表面。
其中，所述阻挡层为具有弹性的胶膜；所述在所述半导体芯片的部分所述第二表面上设置一层阻挡层的步骤包括：在塑封模具的上膜上设置所述阻挡层，并使所述上膜通过所述阻挡层压合于所述第二表面上。
其中，在所述半导体芯片的表面形成封装层的步骤之后，包括：在暴露的所述第二表面上形成散热层。
其中，所述将所述半导体芯片的第一表面和所述基板单元的第三表面相对设置且使所述第一连接端子和所述第二连接端子焊接在一起的步骤之后，包括：在所述半导体芯片的第一表面和所述基板单元的第三表面之间的空隙形成底部填充层。
为解决上述技术问题，本发明采用的另一个技术方案是：提供一种倒装芯片，包括半导体芯片和基板单元；所述半导体芯片的表面包括第一表面和第二表面，所述第一表面上形成有第一连接端子，所述基板单元包括第三表面和第四表面，所述第三表面上形成有第二连接端子，所述半导体芯片的第一表面和所述基板单元的第三表面相对设置且所述第一连接端子和所述第二连接端子焊接在一起；其中，所述半导体芯片的表面上形成有封装层，且至少部分所述第二表面暴露。
其中，暴露的所述第二表面上形成有散热层。
其中，所述半导体芯片的第一表面和所述基板单元的第三表面之间形成有底部填充层。
其中，所述第一连接端子包括金属凸点和焊料层，所述金属凸点与所述半导体芯片的第一表面连接，所述焊料层形成在所述金属凸点上。
其中，所述第一连接端子为球状的锡球或者柱状的焊接凸点。
本发明的有益效果是：区别于现有技术的情况，本发明的封装方法中，将半导体芯片的第一表面和基板单元的第三表面相对设置且使半导体芯片上的第一连接端子和基板单元的第三表面上的第二连接端子焊接在一起，从而将半导体芯片和基板单元相结合，然后在半导体芯片的表面形成封装层，并且至少暴露半导体芯片的部分第二表面，因此通过使半导体芯片的至少部分第二表面暴露，可以使得半导体芯片通过暴露的第二表面进行散热，从而能够提高半导体芯片的散热能力，使得半导体芯片的散热效果更佳。
进一步地，本发明通过在暴露的第二表面上形成散热层，可以进一步提高芯片的散热效果。
附图说明
图1是现有技术一种半导体芯片的封装结构示意图；
图2是本发明倒装芯片的封装方法一实施方式的流程图；
图3是本发明倒装芯片的封装方法一实施方式的流程图，图中显示各步骤相应的结构示意；
图4是本发明倒装芯片的封装方法一实施方式中，半导体芯片的结构示意图；
图5是本发明倒装芯片的封装方法一实施方式中，在半导体芯片和基板单元之间进行底部填充的示意图；
图6是本发明倒装芯片的封装方法一实施方式中，在半导体芯片的表面上形成塑封层的流程图，图中显示各步骤相依的结构示意；
图7是本发明倒装芯片的封装方法一实施方式中，在半导体芯片的暴露的第二表面上形成散热层的示意图；
图8是本发明倒装芯片的封装方法又一实施方式的流程图，图中显示各步骤相应的结构示意；
图9是本发明倒装芯片一实施方式的结构示意图；
图10是本发明倒装芯片另一实施方式的结构示意图。
具体实施方式
在以下描述中阐述了具体的细节以便充分理解本发明。但是本发明能够以多种不同于在此描述的其他方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。
针对背景技术中提到的缺陷，本发明提供一种倒装芯片的封装方法。下面将结合附图和实施方式对本发明作进一步的详细描述。
参阅图2，本发明倒装芯片的封装方法一实施方式中，所述方法具体包括如下步骤：
步骤S201：提供半导体芯片和基板单元，半导体芯片的表面包括第一表面和第二表面，第一表面上形成有第一连接端子，基板单元包括第三表面和第四表面，第三表面上形成有第二连接端子。
其中，结合图3的步骤S301，提供半导体芯片31和基板单元32。半导体芯片31为待封装的芯片，半导体芯片31的表面包括第一表面311和第二表面312，如图3所示，第一表面311为半导体芯片31的其中一个表面，其具有电路结构。第一表面311上形成有第一连接端子411，其中图中示出四个第一连接端子411，第一连接端子411与半导体芯片31中的电路结构(未图示)电学连接。
基板单元32为半导体芯片31的载体，例如可以是电路板。基板单元32包括第三表面321和与第三表面321相对的第四表面322。第三表面321上形成有作为信号输入的第二连接端子412，第四表面322上形成有作为信号输出的第三连接端子413。第二连接端子412和第三连接端子413彼此电学连接，并且第二连接端子412之间、第三连接端子413之间以及第二连接端子412和第三连接端子413之间的连接关系可根据实际电路需要进行确定，图中仅是作为一种示例进行说明。
步骤S202：将半导体芯片的第一表面和基板单元的第三表面相对设置且使第一连接端子和第二连接端子焊接在一起。
结合图3所示的步骤S302，将半导体芯片31倒装在基板单元32上，使半导体芯片31上的第一连接端子411与基板单元32上的第二连接端子412焊接，以实现第一连接端子411和第二连接端子412的电性连接。
其中，第一连接端子411可在沾取助焊剂后与基板单元32的第二连接端子412互连；也可以先将非导电胶(Non-Conductive Paste，NCP)点在基板单元32的表面上，通过热压焊(Thermal Compress Bonding，TCB)的方式使半导体芯片31的第一连接端子411与基板单元32的第二连接端子412实现互连。
步骤S203：在半导体芯片的表面形成塑封层，且暴露半导体芯片的第二表面。
结合图3所示的步骤S303，将半导体芯片31和基板单元32相结合后，对半导体芯片31进行塑封形成塑封层33，并裸露出半导体芯片31的第二表面312。其中，第一表面311上具有电路结构，为半导体芯片31的正面，第二表面312为与半导体芯片31的正面相对的背面。
本实施方式中，塑封层33作为半导体芯片31的封装层，其使用环氧树脂材料形成，即塑封材料为环氧树脂材料。当然，其他实施方式中，封装层也可以采用陶瓷等材料形成。
其中，半导体芯片31的背面(即第二表面312)裸露，半导体芯片31的侧面以及第一表面311均为塑封层33所包裹。进一步地，半导体芯片31的第一表面311和基板单元32的第三表面321之间的空隙也被塑封层33所填充。
本实施方式，通过将作为半导体芯片31背面的第二表面312暴露，从而使半导体芯片31的热量不仅可以通过基板单元32的第二连接端子412经由基板单元32散发出去，而且可以通过暴露的第二表面312进行散热，从而大大提高了半导体芯片31的散热能力，使得半导体芯片31的散热效果更加，有利于提高电路的稳定性。
其中，在一种可能的实施方式中，参阅图4，第一连接端子411是焊接凸点，可以是键合工艺形成的金属凸点(stud bond)+焊料的结构。其中，可以预先在焊盘上形成键合金属凸点4111，并使金属凸点4111上形成焊料层4112，从而形成第一连接端子411。在将半导体芯片31的第一表面311和基板单元32的第三表面321相对设置时，第一连接端子411的焊料层4112和第三表面321上的第二连接端子412接触，从而通过回流焊工艺将金属凸点4111上的焊料层4112熔融，进而将金属凸点4111和第二连接端子412焊接在一起，从而实现半导体芯片31和基板单元32的互连。在另一种实施方式中，也可以在第二连接端子412上形成金属凸点，然后通过第二连接端子412上的金属凸点实现与半导体芯片31的第一连接端子411相互连。通过使第一或第二连接端子形成金属凸点以实现基板单元32和半导体芯片31的互连，能够增加半导体芯片31与基板单元32间的空隙高度，从而易于塑封工艺中塑封料的填充。
当然，在另一些实施方式中，第一连接端子411也可以是通过焊料形成的球状锡球(solder ball)，也可以是柱状的焊料凸点(pillar bump)等。
其中，在本发明一实施方式中，芯片倒装环节采用的是TCB/NCP工艺，基板单元32和半导体芯片31之间的间隙在进行塑封前已备NCP填充。具体地，如图5所示，并结合图3，在步骤S302之后，并且在步骤S303之前，包括步骤：对半导体芯片31的第一表面311和基板单元32的第三表面321之间的空隙进行NCP底部填充，以形成底部填充层34。
在其他实施方式中，也可以采用点胶方式进行底部填充。当然，当半导体芯片31和基板单元32之间的间距较大时，有利于塑封材料流入半导体芯片31和基板单元32之间的空间，因此可以不进行底部填充，而是直接对芯片进行塑封。
当半导体芯片31和基板单元32之间的间距较小时，可以通过对半导体芯片31和基板单元32之间的空隙先进行底部填充，可以降低因塑封层33的材料难以将半导体芯片31的第一表面311和基板单元32的第三表面321之间的空隙填满而造成内部空洞的概率。
在完成底部填充后，执行步骤S303以对半导体芯片31进行塑封。
在本发明一实施方式中，参阅图6，图中相同标号的元件作用相同，在封装过程中，可以通过设置胶膜50a来使得半导体芯片32的第二表面312暴露。具体地，在半导体芯片31的表面上形成塑封层33的步骤，进一步包括：
步骤S601：在塑封模具的上模50b合模下压前，在上模50b上设置一层阻挡层，所述阻挡层为具有弹性的胶膜50a。当然，其他实施方式中，阻挡层也可以是其他材料的挡板。
步骤S602：将设置有胶膜50a的上膜50b压合在半导体芯片31的第二表面312上，即塑封模具的上模50b与半导体芯片31间通过胶膜50a进行压合。由此将胶膜50a设置于半导体芯片31的第二表面上。
步骤S603：在胶膜50a和基板单元32的第三表面321之间的空间填充塑封材料，并固化塑封材料以形成塑封层33。
步骤S604：移除上模50b和胶膜50a，以暴露半导体芯片31的第二表面312。
本实施方式中，通过在半导体芯片31的第二表面312上设置一层胶膜50a，从而在塑封过程中可以阻挡塑封材料溢出至该第二表面312上，因此可以避免第二表面312上形成塑封层33。此外，本实施方式的胶膜50a具有弹性，因此可以将塑封模具的上膜50b压于胶膜50a上，使得胶膜50a可以和半导体芯片31的第二表面312紧密贴合，进一步避免塑封材料溢至该第二表面312上，同时一方面可以利用胶膜50a本身的弹性来吸收解决不同芯片倒装后的高度公差，另一方面吸收上膜50b的应力以防止上膜50b将半导体芯片31压坏。
在上述实施方式中，通过设置胶膜50a以阻止塑封材料覆盖与第一表面311相对的第二表面312，从而使得与第一表面311相对的第二表面312暴露，在本发明其他实施方式中，还可以通过其他方式暴露第二表面312。例如，在不设置胶膜50a的情况下，可以通过研磨或化学腐蚀等工艺除去第二表面312上的塑封层，从而暴露第二表面312。
此外，如图6所示，所暴露的第二表面312为与第一表面311相对的整个背面，在其他实施方式中，也可以仅是暴露一部分第二表面312，且暴露第二表面312的形状可以是梯形、圆形或不规则形状等。
在本发明又一实施方式中，为了进一步提高半导体芯片31的散热能力，参阅图7，在图3所示的步骤S303之后，其还可进一步包括如下步骤：在暴露的第二表面312上形成散热层35。其中，散热层35可以采用具有较好散热性能的铝材质。
继续参阅图7，在半导体芯片31的表面形成塑封层33的步骤之后，还包括如下步骤：在基板单元32的第三连接端子413上形成焊接凸点414，进而形成类似球形阵列封装(Ball Grid Array，BGA)外形的封装，再与下一层组装进行互连。其中焊接凸点414可以是球状焊球，或柱状焊球等，还可以是金属凸点+焊料的结合体。在其它实施例中，基板单元32的第三连接端子413若作为信号端子直接与下一层组装进行互连，形成类似栅极阵列封装(Land Grid Array，LGA)外形的封装，则无需在第三连接端子413上形成焊接凸点414了。
在上述实施方式中，作为一种示例，各图中仅示出了在一个基板单元上封装其所需的半导体芯片的过程。为了提高生产效率，在实际生产中，通常是同时对多个基板单元封装其所需的半导体芯片。
当同时对多个基板单元封装其所需的半导体芯片时，本发明封装方法是这样实现的：参阅图8，图8是本发明倒装芯片的封装方法又一实施方式的流程图，其中图中相同标号的元件作用相同。在本实施方式中，封装方法包括如下步骤：
步骤S801中，提供若干个半导体芯片31和基板70，其中基板70为母基板，其包括若干个基板单元32。基板单元32之间具有切割区域71。
其中一个基板单元32例如为一块电路板，用于封装半导体芯片，并且基板单元32上也可以封装有其他电路元器件，例如被动元件等，其中每个基板单元32上封装的半导体芯片31可以是单颗也可以是多颗，具体可由实际电路结构确定。作为一种示例，图中示出了一个半导体芯片31对应封装在一个基板单元32上，并且为了便于说明，图中仅示出两个半导体芯片31和包括两个基板单元32的基板70。
步骤S802中，将半导体芯片31和对应的基板单元32焊接在一起。
步骤S803中，在塑封模具的上模50b合模下压前，在上模50b上设置一层胶膜50a，并将设置有胶膜50a的上膜50b压合在半导体芯片31的第二表面312上。
步骤S804中，在胶膜50a和基板单元32的第三表面321之间的空间填充塑封材料，之后固化塑封材料以形成塑封层33。
步骤S805中，移除上膜50b和胶膜50a，以暴露半导体芯片31的第二表面312。
步骤是806中，对基板70的切割区域71进行切割以分离基板单元32，从而得到若干个独立的半导体芯片31的封装结构。之后，在暴露的第二表面312上形成散热层35，以进一步提高半导体芯片31的散热能力。
其中，在另一种实施方式中，也可以是先形成散热层35，再进行切割区域71的切割，以简化工艺。
本实施方式中，通过在大基板70上进行多个半导体芯片31的封装，再通过后续的切割流程分离多个封装结构，可以提高生产效率。并且，通过胶膜50a，可以调节半导体芯片31在回流焊过程中引起的焊接高度公差。具体而言，将相对设置后的半导体芯片31和基板单元32通过回流焊以进行二者之间的焊接之后，基板70上的多个半导体芯片31可能存在高度差，导致暴露的第二表面312不在同一平面上。而在后续塑封过程中，通过设置具有弹性的胶膜50a，当上膜50b压在胶膜50a上时，利用胶膜50a的弹性可以胶膜50a同时与将高度不一致的多个半导体芯片31紧密贴合，避免胶膜50a和较低的半导体芯片31之间存在较大的空隙，从而可以避免塑封材料溢至暴露的第二表面312上。
参阅图9，本发明倒装芯片的一实施方式中，倒装芯片为利用上述任一实施方式所述的封装方法封装形成的芯片。其中，本实施方式中，倒装芯片90包括半导体芯片31和基板单元32。
半导体芯片31为待封装的芯片，半导体芯片31的表面包括第一表面311和第二表面312，第一表面311和第二表面312相对。第一表面311为半导体芯片31的作用表面，也即具有电路结构的表面，为半导体芯片32的正面，第二表面312则为半导体芯片31的背面。第一表面311上形成有第一连接端子411，其中图中示出四个第一连接端子411，第一连接端子411与半导体芯片31中的电路结构(未图示)电学连接。
基板单元32为半导体芯片31的载体，例如可以是电路板。基板单元32包括第三表面321和第四表面322。第三表面321上形成有第二连接端子412，第四表面322上形成有第三连接端子413。第二连接端子412和第三连接端子413彼此电学连接，并且第二连接端子412之间、第三连接端子413之间以及第二连接端子412和第三连接端子413之间的连接关系可根据实际电路需要进行确定，图中仅是作为一种示例进行说明。
其中，半导体芯片31的第一表面311和基板单元32的第三表面321相对设置，且第一连接端子411和第二连接端子412焊接在一起。
其中，半导体芯片31的表面上形成有塑封层33，并且至少部分第二表面312暴露。其中，塑封层33采用环氧树脂材料形成。
如图9所示，暴露的第二表面312为与第一表面311相对的半导体芯片31的背面，半导体芯片31的侧面以及第一表面311均为塑封层33所包裹。进一步地，为了保护基板单元32的第三表面321和焊接点的电学性能，基板单元32的第三表面321以及第一表面311和基板单元32的第三表面321之间的区域也为塑封层33所包裹。
本实施方式，通过将作为半导体芯片31的背面的第二表面312暴露，从而半导体芯片31的热量不仅可以通过基板单元32的第二连接端子412经由基板单元32散发出去，而且可以通过暴露的第二表面312进行散热，从而大大提高了半导体芯片31的散热能力，使得半导体芯片31的散热效果更加，有利于提高电路的稳定性。
在本发明倒装芯片的实施方式中，为了便于半导体芯片31和基板32之间的焊接，如图4所示，第一连接端子411上为金属凸点+焊料的结合体，其包括金属凸点4111和焊料层4112。焊料层4112形成在金属凸点4111上，半导体芯片31的第一连接端子411和基板单元32的第二连接端子412通过焊料层4112焊接在一起。
参阅图10，在本发明倒装芯片的另一实施方式中，倒装芯片90进一步包括散热层35。散热层35位于暴露的第二表面312上。通过散热层35的作用，可以进一步提高芯片的散热效果。
此外，为了避免塑封材料难以将半导体芯片31的第一表面311和基板单元32的第三表面321之间的空隙填满而造成内部空洞，本实施方式中，半导体芯片31的第一表面311和基板单元32的第三表面321之间的空隙通过底部填充工艺形成有底部填充层34。底部填充层34在形成塑封层33之前形成。
其中，基板32的第四表面322上的第三连接端子413上形成有焊接凸点414，焊接凸点414例如可以是焊球。
本发明实施方式中倒装芯片，通过暴露倒装芯片的背面，从而使得芯片可以通过暴露的背面进行散热，可以提高芯片的散热能力。并且，进一步地，通过在暴露的背面上形成散热层，能够进一步提高芯片的散热效果。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种倒装芯片的封装方法，其特征在于，包括：
提供半导体芯片和基板单元，所述半导体芯片的表面包括第一表面和第二表面，所述第一表面上形成有第一连接端子，所述基板单元包括第三表面和第四表面，所述第三表面上形成有第二连接端子；
将所述半导体芯片的第一表面和所述基板单元的第三表面相对设置且使所述第一连接端子和所述第二连接端子焊接在一起；
在所述半导体芯片的表面上形成封装层，且至少暴露部分所述第二表面。
2.根据权利要求1所述的封装方法，其特征在于，在所述半导体芯片的表面上形成封装层的步骤包括：
在所述半导体芯片的部分所述第二表面上设置一层阻挡层；
在所述阻挡层和所述基板单元的第三表面之间的空间填充塑封材料；
固化所述塑封材料以形成所述封装层；
移除所述阻挡层，以暴露所述部分第二表面。
3.根据权利要求2所述的封装方法，其特征在于，所述阻挡层为具有弹性的胶膜；
所述在所述半导体芯片的部分所述第二表面上设置一层阻挡层的步骤包括：在塑封模具的上膜上设置所述阻挡层，并使所述上膜通过所述阻挡层压合于所述第二表面上。
4.根据权利要求1所述的封装方法，其特征在于，在所述半导体芯片的表面形成封装层的步骤之后，包括：在暴露的所述第二表面上形成散热层。
5.根据权利要求1所述的封装方法，其特征在于，所述将所述半导体芯片的第一表面和所述基板单元的第三表面相对设置且使所述第一连接端子和所述第二连接端子焊接在一起的步骤之后，包括：在所述半导体芯片的第一表面和所述基板单元的第三表面之间的空隙形成底部填充层。
6.一种倒装芯片，其特征在于，包括半导体芯片和基板单元；
所述半导体芯片的表面包括第一表面和第二表面，所述第一表面上形成有第一连接端子，所述基板单元包括第三表面和第四表面，所述第三表面上形成有第二连接端子，所述半导体芯片的第一表面和所述基板单元的第三表面相对设置且所述第一连接端子和所述第二连接端子焊接在一起；
其中，所述半导体芯片的表面上形成有封装层，且至少部分所述第二表面暴露。
7.根据权利要求6所述的倒装芯片，其特征在于，暴露的所述第二表面上形成有散热层。
8.根据权利要求6所述的倒装芯片，其特征在于，所述半导体芯片的第一表面和所述基板单元的第三表面之间形成有底部填充层。
9.根据权利要求6所述的倒装芯片，其特征在于，所述第一连接端子包括金属凸点和焊料层，所述金属凸点与所述半导体芯片的第一表面连接，所述焊料层形成在所述金属凸点上。
10.根据权利要求6所述的倒装芯片，其特征在于，所述第一连接端子为球状的锡球或者柱状的焊接凸点。
CN201610285830.2A 2016-04-29 2016-04-29 一种倒装芯片及其封装方法 Pending CN105914155A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610285830.2A CN105914155A (zh) 2016-04-29 2016-04-29 一种倒装芯片及其封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610285830.2A CN105914155A (zh) 2016-04-29 2016-04-29 一种倒装芯片及其封装方法

Publications (1)

Publication Number Publication Date
CN105914155A true CN105914155A (zh) 2016-08-31

Family

ID=56752279

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610285830.2A Pending CN105914155A (zh) 2016-04-29 2016-04-29 一种倒装芯片及其封装方法

Country Status (1)

Country Link
CN (1) CN105914155A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107170717A (zh) * 2016-03-08 2017-09-15 日月光半导体制造股份有限公司 半导体装置封装和其制造方法
CN107342256A (zh) * 2017-06-26 2017-11-10 矽力杰半导体技术(杭州)有限公司 半导体工艺及半导体结构
WO2021164337A1 (zh) * 2020-02-19 2021-08-26 长鑫存储技术有限公司 封装基板及其形成方法、封装结构及其形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104241218A (zh) * 2014-06-25 2014-12-24 中国科学院微电子研究所 一种带有散热结构的倒装芯片塑封结构及制造方法
CN104600041A (zh) * 2014-12-25 2015-05-06 杰群电子科技（东莞）有限公司 一种双面散热半导体的封装结构及其封装方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104241218A (zh) * 2014-06-25 2014-12-24 中国科学院微电子研究所 一种带有散热结构的倒装芯片塑封结构及制造方法
CN104600041A (zh) * 2014-12-25 2015-05-06 杰群电子科技（东莞）有限公司 一种双面散热半导体的封装结构及其封装方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107170717A (zh) * 2016-03-08 2017-09-15 日月光半导体制造股份有限公司 半导体装置封装和其制造方法
CN107170717B (zh) * 2016-03-08 2019-11-15 日月光半导体制造股份有限公司 半导体装置封装和其制造方法
CN107342256A (zh) * 2017-06-26 2017-11-10 矽力杰半导体技术(杭州)有限公司 半导体工艺及半导体结构
WO2021164337A1 (zh) * 2020-02-19 2021-08-26 长鑫存储技术有限公司 封装基板及其形成方法、封装结构及其形成方法

Similar Documents

Publication Publication Date Title
CN103219309B (zh) 多芯片扇出型封装及其形成方法
JP4023159B2 (ja) 半導体装置の製造方法及び積層半導体装置の製造方法
KR101661442B1 (ko) 반도체 패키지 조립체를 위한 스터드 범프 구조
EP1355352A2 (en) Stacked semiconductor device and method of manufacturing thereof
CN105762084A (zh) 倒装芯片的封装方法及封装装置
KR101346420B1 (ko) 반도체 패키지 및 그 제조 방법
CN104025288A (zh) 半导体封装及其制造方法
CN104051365A (zh) 芯片布置以及用于制造芯片布置的方法
KR20130059305A (ko) 반도체 디바이스 제조 방법
TWI446466B (zh) 在引線鍵合的晶片上疊置倒裝晶片的方法
KR101640078B1 (ko) 적층형 반도체 패키지 및 이의 제조 방법
CN105914155A (zh) 一种倒装芯片及其封装方法
JP2012209449A (ja) 半導体装置の製造方法
KR101847162B1 (ko) 반도체 패키지 및 그 제조방법
CN205657052U (zh) 一种倒装芯片
TWI424552B (zh) 三維立體堆疊晶片封裝結構
CN102651323B (zh) 半导体封装结构的制法
TWI585839B (zh) 半導體裝置的製造方法與藉此方法所製成的半導體裝置
KR101494411B1 (ko) 반도체패키지 및 이의 제조방법
KR101607989B1 (ko) 패키지 온 패키지 및 이의 제조 방법
CN102556938B (zh) 芯片叠层封装结构及其制造方法
CN203839371U (zh) 一种dram双芯片堆叠封装结构
US8105877B2 (en) Method of fabricating a stacked type chip package structure
CN217544617U (zh) 一种芯片封装结构
KR101096440B1 (ko) 듀얼 다이 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 226001 Jiangsu Province, Nantong City Chongchuan District, No. 288

Applicant after: Tongfu Microelectronics Co., Ltd.

Address before: 226001 Jiangsu Province, Nantong City Chongchuan District, No. 288

Applicant before: Fujitsu Microelectronics Co., Ltd., Nantong

COR Change of bibliographic data
RJ01 Rejection of invention patent application after publication

Application publication date: 20160831

RJ01 Rejection of invention patent application after publication