TWI585839B - 半導體裝置的製造方法與藉此方法所製成的半導體裝置 - Google Patents

半導體裝置的製造方法與藉此方法所製成的半導體裝置 Download PDF

Info

Publication number
TWI585839B
TWI585839B TW103130924A TW103130924A TWI585839B TW I585839 B TWI585839 B TW I585839B TW 103130924 A TW103130924 A TW 103130924A TW 103130924 A TW103130924 A TW 103130924A TW I585839 B TWI585839 B TW I585839B
Authority
TW
Taiwan
Prior art keywords
semiconductor
semiconductor dies
discrete
dies
encapsulant
Prior art date
Application number
TW103130924A
Other languages
English (en)
Other versions
TW201537631A (zh
Inventor
金錦雄
朴音貝
歐權錫
Original Assignee
艾馬克科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 艾馬克科技公司 filed Critical 艾馬克科技公司
Publication of TW201537631A publication Critical patent/TW201537631A/zh
Application granted granted Critical
Publication of TWI585839B publication Critical patent/TWI585839B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Description

半導體裝置的製造方法與藉此方法所製成的半導體裝置
本發明關於製造半導體裝置的方法與利用揭露方法所製成的半導體裝置。
相關申請案交叉參考/引入併用
本申請案參考2014年3月25日提申的韓國專利申請案第10-2014-0034897號並且主張其優先權之利益，本文以引用的方式將其內容完整併入。
一般來說，一離散的半導體晶粒可以藉由在一晶圓上形成複數個半導體晶粒以及鋸切該晶圓用以分離該複數個半導體晶粒來製作。該半導體晶粒接著可以被鑲嵌在一電路板或是一半導體裝置上。然而，於此方式中，在將該半導體晶粒運輸至該電路板或是該半導體裝置的過程中，該半導體晶粒可能會受損。
透過比較此些系統與參考圖式在本申請案之其餘部分中所提出的揭示內容，熟習本技術的人士便會明白習知與傳統方式的進一步限制與缺點。
本發明在至少一圖式中實質上顯示及/或關聯至少一圖式實質上說明一種半導體裝置以及製造此半導體裝置的方法，其會在申請專利範圍中更完整被提出。
從下面的說明與圖式中會更完整瞭解本揭示內容的此些與其它優點、觀點、以及新穎特點，並且瞭解本揭示內容之顯示的實施例的細節。
10‧‧‧黏著部件
100‧‧‧半導體裝置
105‧‧‧半導體晶圓
110‧‧‧半導體晶粒
110'‧‧‧半導體晶圓部分
111‧‧‧黏接觸墊
112‧‧‧導體部件
120‧‧‧囊封體
200‧‧‧半導體裝置
220‧‧‧囊封體
300‧‧‧半導體裝置
320‧‧‧囊封體
圖1A至圖1E所示的係根據本揭示內容一實施例之製造半導體裝置的範例方法。
圖2A與圖2B所示的係根據本揭示內容一實施例之製造半導體裝置的範例方法的剖面圖。
圖3A與圖3B所示的係根據本揭示內容一實施例之製造半導體裝置的範例方法的剖面圖。
本揭示內容的觀點關於一種半導體裝置以及一種製造如此半導體裝置的方法。更明確地說，本揭示內容的代表性實施例關於一種製造經囊封半導體裝置的方法，其中，一包括複數個半導體晶粒部分的晶圓會被製備，該半導體晶圓會被鋸切，以將該晶圓的該複數個半導體晶粒分離成複數個個別半導體晶粒。該些個別晶粒接著會實體上被排列在一黏著部件上，一囊封體會被塗敷至該複數個半導體晶粒與該黏著部件，並且該囊封體會在該些半導體晶粒之間被鋸切，以形成複數個經囊封的半導體晶 粒。
現在將參考隨附圖式來更詳細說明本揭示內容的各項觀點。熟習本技術的人士在閱讀本專利申請案時會輕易明瞭本揭示內容的各項觀點。
應該注意的係，在圖式中，為清楚起見，該些圖解元件中每一者的厚度或尺寸可能會被放大表現，並且相同的元件符號可能表示相同的元件。除此之外，舉例來說，本說明書中的「半導體晶粒」一詞包含一具有一主動電路及/或被動電路的半導體晶片、半導體晶圓、或是其合宜的等效物。
如本文中的用法，「範例」、「舉例來說」、以及「示範性」等用詞的意義為充當非限制性的範例、實例，或是圖例。同樣地，如本文中的用法，「代表性」一詞的意義為充當非限制性的範例、實例，或是圖例。
下面的討論有時候可能運用「A及/或B」一語。此用語應該被理解為意謂著僅有A、僅有B、或是A與B兩者兼具。同樣地，「A、B、及/或C」一語應該被理解為意謂著僅有A、僅有B、僅有C、A與B、A與C、B與C、或是A與B與C全部。
下文中將參考隨附圖式來詳細說明本揭示內容的實施例的範例，俾使得熟習本技術的人士能夠輕易地達成與使用它們。在所有圖式中，相同的元件符號可以表示相同的元件。此外，當提及一元件被電耦合至另一元件時，應該瞭解的係，此些元件可以直接相互耦合以及可以利用被插設在其間的一或更多個其它元件來相互耦合。
下文中將參考隨附圖式來詳細說明本揭示內容的實施例的 範例。在下面的說明中不會詳細說明眾所熟知的功能或組成，以免因不必要的細節而混淆本揭示內容的主要內容。進一步言之，將於下面說明的術語係探討本揭示內容的功能所定義並且可能相依於使用者或操作者的意圖或習慣而改變。據此，該定義可以通篇說明中的內容為基礎來解釋。
下文中雖然參考隨附圖式來詳細說明本發明的示範性實施例；然而，該些示範性實施例亦可以不同的形式來具現並且不應該被視為受限於本文中所提出的實施例。確切地說，此些實施例係被提供以便本揭示內容更為周密與完整，並且傳達本揭示內容的各項觀點給熟習本技術的人士。
在圖式中，為清楚起見，層與區域的厚度可能會被放大表現。
本文中所使用的術語僅係為達說明特殊實施例的目的而沒有限制本揭示內容的意圖。如本文中的用法，除非內文中另外清楚表示，否則，單數形式亦希望涵蓋複數形式。進一步要瞭解的係，本說明書中所使用到的「包含」、「包括」等用詞係表明所述特徵圖形、事物、步驟、操作、元件、及/或器件的存在，但並不排除有一或多個其它特徵圖形、事物、步驟、操作、元件、器件、及/或其群組的存在，甚至並不排除加入一或多個其它特徵圖形、事物、步驟、操作、元件、器件、及/或其群組。
圖1A至圖1E所示的係根據本揭示內容一實施例之製造半導體裝置的範例方法。
根據本揭示內容一實施例之製造半導體裝置的方法可以包括：製備一半導體晶圓，該半導體晶圓包括複數個半導體晶粒部分；第一 次鋸切該半導體晶圓，用以將該複數個半導體晶粒分離成複數個個別半導體晶粒；囊封該複數個半導體晶粒組成的一有間隔的排列；以及第二次鋸切該囊封，用以形成複數個個別經囊封的半導體晶粒。
圖1A所示的係根據本揭示內容一代表性實施例的範例半導體晶圓105，其具有被形成在該晶圓105之圖示表面上的複數個半導體晶粒。如圖1A的範例中所示，一半導體晶圓105可以利用一半導體製程被製備，其包括以大體上二維排列方式被形成在該半導體晶圓105的圖示表面上的複數個半導體晶粒部分。在製備該半導體晶圓105之後，該半導體晶圓105可以被鋸切用以產生該半導體晶圓105的多個已分離的半導體晶粒部分(舉例來說，半導體晶粒)。於圖1A的圖示中顯示包括兩個半導體晶粒110的半導體晶圓105的半導體晶圓部分110'。應該注意的係，包括兩個半導體晶粒110的半導體晶圓105的部分110'的圖示僅係為達圖解之目的，而不代表本揭示內容的特定限制。舉例來說，但沒有限制意義，半導體晶圓105可以包括一矽材料並且可以包括任何數量的半導體晶粒110。
圖1B所示的係根據本揭示內容一代表性實施例之沿著圖1A的直線I-I'所看見的範例半導體晶圓105的部分110'的剖面圖。如圖1B的範例中所示，該半導體晶圓部分110'的兩個半導體晶粒110中的每一者可以包括複數個黏接觸墊111，它們可以於製作期間被形成在半導體晶圓105的一底部表面(舉例來說，主動表面、導體耦合至一主動表面的被動表面等)，並且可以在該些黏接觸墊111的一或更多者之上包含複數個導體部件112。舉例來說，但沒有限制意義，該些導體部件112中的每一者可以包括一焊接材料，其可以具有凸塊、球體、導體柱上的帽部等形狀。舉例來說， 該些導體部件112可以被熔接至或是被焊接至該些黏接觸墊111或者被形成在該些黏接觸墊111上。
現在參考圖1C的圖解範例，第一次鋸切作業可以包含鋸切該半導體晶圓105用以形成兩個離散的半導體晶粒110。如本文中提及，為達圖解清楚的目的，圖中雖然僅顯示兩個離散的半導體晶粒110；但是，實際上通常會有兩個以上更多個離散的半導體晶粒110。於該第一次鋸切作業之中，具有複數個半導體晶粒的半導體晶圓105可以被鋸切用以形成該些離散的半導體晶粒110。於該第一次鋸切作業的一部分中，該半導體晶圓部分110'可以利用一鋸切工具(舉例來說，但是並不受限於，鑽石砂輪或是雷射射束)被分離成如圖1C中所示的兩個離散半導體晶粒110。於根據本揭示內容的一代表性實施例中，圖中所示的兩個半導體晶粒110可以為某種類型半導體晶粒中的兩個半導體晶粒或是具有不同電路系統與元件的兩種不同類型半導體晶粒，其並沒有脫離本揭示內容的範疇。
現在參考圖1D，一囊封作業可以包括利用一囊封體120來囊封在圖1C的範例中所示的第一次鋸切作業中被分離的複數個半導體晶粒110。在實施該囊封作業中，該些已分離的複數個半導體晶粒110可以被排列在一黏著部件10上並且彼此分隔一特定距離，舉例來說，該特定距離可能為沿著該半導體晶粒110的寬度維度與長度維度中其中一個維度或是每一個維度的不同特定距離。根據本揭示內容的一實施例，被排列在該黏著部件10之上的該複數個半導體晶粒110接著可以利用該囊封體120來囊封。舉例來說，但是沒有限制意義，該黏著部件10可以包括以環氧樹脂為基礎的樹脂。根據本揭示內容，該複數個半導體晶粒110可以被排列在該 黏著部件10上。接著，可以在該黏著部件10之表面的方向中施加壓力於該複數個半導體晶粒110中的每一者，俾使得該些導體部件112與黏接觸墊111可以於本揭示內容的某些代表性實施例中被擠壓於該黏著部件10之中，直到其上排列該複數個半導體晶粒110的黏著部件10的表面直接接觸其上設置該些黏接觸墊111的半導體晶粒110的表面為止。依此方式，該複數個半導體晶粒110中每一者的底部表面都可以接觸該黏著部件10。該囊封作業接著可以利用該囊封體120來囊封該複數個半導體晶粒110。應該注意的係，圖1D的圖示雖然僅顯示兩個半導體晶粒110；但是，更大數量的半導體晶粒110可以利用已揭方式來囊封，其並沒有脫離本揭示內容的範疇。於根據本揭示內容的一示範性實施例中，舉例來說，但是沒有限制意義，該囊封作業可以利用一轉印模鑄機器(transfer molding machine)藉由包覆模鑄(over molding)來實施。根據本揭示內容的一代表性實施例，該囊封體120可以被形成用以僅囊封半導體晶粒110的側表面。也就是說，半導體晶粒110的頂端表面與底部表面可以藉由囊封體120露出。進一步言之，該黏著部件10的接觸可以覆蓋半導體晶粒110的表面並且阻擋囊封體120在其上設置著該些黏接觸墊111的半導體晶粒110的表面上流動。此外，該囊封體120亦可以被形成用以填充被排列在該黏著部件10上的該複數個半導體晶粒110中的相鄰半導體晶粒110的側邊之間的空間。依此方式，被排列在該黏著部件10上的該複數個半導體晶粒110中的每一個半導體晶粒可以藉由囊封體120被連接至另一半導體晶粒，如圖1D的範例中所示。
現在參考圖1E，第二次鋸切作業可以被實施，其包含鋸切該囊封體120用以產生複數個個別經囊封的半導體裝置100。於該第二次鋸 切作業之中，舉例來說，但是沒有限制意義，在圖1D的範例囊封作業期間被形成在該複數個半導體晶粒110之間的囊封體120可以利用鑽石鋸或是雷射射束來鋸切，從而形成兩個經囊封的半導體裝置100。根據本揭示內容的一示範性實施例，該第二次鋸切作業可以包括在該些半導體晶粒110中相鄰半導體晶粒110之間的囊封體120被鋸切之前或之後移除該黏著部件10。
如配合前面討論所見，舉例來說，根據前面提及的範例製造方法所製造的半導體裝置可以包括：一半導體晶粒110，在其一表面上有複數個黏接觸墊111：複數個導體部件112，它們被黏接至該些黏接觸墊111；以及一囊封體120，用以囊封該半導體晶粒110的側表面。在根據本揭示內容一實施例的範例半導體裝置100中，該囊封體120可以僅被形成在該半導體晶粒110的該些側表面上，這可以降低或抑制因半導體晶粒110與囊封體120的熱膨脹係數差異所造成的半導體晶粒110的翹曲。因為囊封體120可能有相對小的熱膨脹係數並且半導體晶粒110的熱膨脹係數可能大於囊封體120的熱膨脹係數，所以，本揭示內容的各項觀點可以降低或抑制半導體裝置100的半導體晶粒110的翹曲。
於根據本揭示內容一實施例的範例半導體裝置中，例如，上面所述的半導體裝置100，該囊封體120可以被形成在半導體晶粒110的側表面上，從而強化該半導體裝置100的強度。所以，舉例來說，該半導體裝置100可以安全地被運輸至一電路板或半導體裝置，並且產品可靠度會獲得改善。
圖2A與圖2B所示的係根據本揭示內容一實施例之製造半導體裝置的範例方法的剖面圖。舉例來說，圖2A與2B中所示的範例方法 可以共用圖1A至1E中所示的範例方法的任何或所有特徵。
如圖2A的範例中所示，在一囊封製程期間，一半導體晶粒110的多個側表面與一底部表面可以利用一囊封體220來囊封。於此範例囊封製程中，複數個半導體晶粒110可以被排列在一黏著部件10上彼此相隔一特定距離。如圖2A的圖解範例中所示，被附接至該半導體晶粒110的複數個導體部件112可以輕輕地被壓入該黏著部件10的一表面之中。舉例來說，此些導體部件112可以對應於圖1B至圖1D的導體部件112並且舉例來說，可以為具有凸塊、球體、導體柱上的帽部等形狀的焊接材料。舉例來說，該些導體部件112可以藉由熔接或是焊接作業被附接至該些黏接觸墊111。然而，不同於圖1B至圖1E的範例實施例，圖2A之具有導體部件112的半導體晶粒110朝其上排列該些半導體晶粒110的黏著部件10的表面被擠壓的作用力不若如圖1B至圖1E中所示的範例實施例中的作用力，而且一空間可能被形成在該些半導體晶粒110中每一個半導體晶粒110的一底部表面與該黏著部件10之間。換言之，圖2A的該些導體部件112中僅有一部分(舉例來說，約50%，25%至50%，舉例來說，露出一半以上，40%至60%，舉例來說，露出約一半，50%至75%，舉例來說，露出一半以下等)可以被埋置在該黏著部件10之中，其餘部分會露出，舉例來說，裸露用以接觸一囊封體。一囊封體(例如，囊封體220)接著可以被射入每一個半導體晶粒110與相鄰半導體晶粒110之間的空間並且亦可以被射入每一個半導體晶粒110的底部表面與該黏著部件10之間的空間。所以，該囊封體220可以囊封該些半導體晶粒110中每一個半導體晶粒110的側邊以及該些半導體晶粒110中每一個半導體晶粒110的底部表面，其包含每一個半導體晶粒 110的該些黏接觸墊111與該些導體部件112的一部分。該些導體部件112的一部分可藉由該囊封體露出，舉例來說，用以附接形成一電連接線連接至位於該半導體裝置外部的電路系統。依此方式，本揭示內容的一代表性實施例可以形成該囊封體220用以包圍該些半導體晶粒110中的每一個半導體晶粒110以及該些導體部件112的一部分，並且可以露出反向於其上設置該些黏接觸墊111之表面的半導體晶粒110的表面。於該範例囊封製程中，半導體晶粒110的該些側表面係利用囊封體220來囊封，囊封體220係被形成用以囊封該半導體晶粒110的側表面與底表面。所以，該半導體晶粒110的一頂端表面會經由該囊封體220而露出。此外，該囊封體220還被形成在被排列於該黏著部件10上的該複數個半導體晶粒110之間。所以，該複數個半導體晶粒110的每一個半導體晶粒110藉由該囊封體220相互連接。
現在參考圖2B中所示的範例，在第二次鋸切製程中，被形成在該複數個半導體晶粒110之間的囊封體220可以被切鋸，從而產生複數個個別經囊封的半導體裝置200。該些範例半導體裝置200中的每一者皆包括一半導體晶粒110，其具有複數個黏接觸墊111與複數個導體部件112。舉例來說，該些導體部件112可以包括具有凸塊、球體、導體柱上的帽部等形狀的焊接材料，並且舉例來說，但是沒有限制意義，可以藉由熔接或是焊接作業被附接至該些黏接觸墊111。該些半導體裝置200中的每一者還包括一囊封體220，用以囊封半導體晶粒110的側表面與底部表面。於本揭示內容的一代表性實施例中，被形成在半導體晶粒110之側表面與底部表面上的囊封體220會增強半導體裝置200的強度。所以，該半導體裝置200可以半導體晶粒110遭到破壞或失效的可能性較低的方式被運輸至一電路 板，並且產品可靠度會獲得改善。
圖3A與圖3B所示的係根據本揭示內容一實施例之製造半導體裝置的範例方法的剖面圖。舉例來說，圖3A與3B中所示的範例方法可以共用圖1A至1E中所示的範例方法及/或圖2A至2B中所示的範例方法的任何或所有特徵。
如圖3A的範例中所示，於一囊封製程中，一半導體晶粒110的側表面、底部表面、以及頂端表面可以被囊封。於此實施例中，一囊封體320可以被形成用以完全囊封該半導體晶粒110。如圖2A與圖2B的範例中，具有黏接觸墊111與導體部件112的半導體晶粒110可以彼此有特定相隔距離的關係被排列在一黏著部件10上，並且可以雷同於上面配合圖2A所述的方式被擠壓至該黏著部件之中。然而，在圖3A的範例實施例中，該囊封製程可能同樣會覆蓋該半導體晶粒110的頂端表面，該頂端表面在圖2A與圖2B的範例中係藉由該囊封體而露出。
如圖3B的範例中所示，在第二次鋸切製程中，被形成在該些半導體晶粒110之間的囊封體320可以被切鋸，從而製造複數個個別經囊封的半導體裝置300。該些範例半導體裝置300中的每一者皆包括一半導體晶粒110，其具有複數個黏接觸墊111與複數個導體部件112，舉例來說，該些導體部件112可以包括具有凸塊、球體、導體柱上的帽部等形狀的焊接材料。舉例來說，但是沒有限制意義，該些導體部件112可以藉由熔接或是焊接製程被附接至該些黏接觸墊111。該些半導體裝置300還包括一囊封體320，用以囊封半導體晶粒110的側表面、底部表面、頂端表面以及該些導體部件112中每一者的一部分。於根據本揭示內容又一實施例的半導 體裝置(例如，半導體裝置300)中，囊封體320可以被形成在半導體晶粒110的側表面、底部表面、以及頂端表面上，從而增強半導體裝置300的半導體晶粒110的強度。所以，舉例來說，該半導體裝置300可以較低的破壞率或失效率被運輸至一電路板，並且產品可靠度會獲得改善。
本揭示內容提供和本發明有關的示範性實施例。本發明的範疇並不受限於此些示範性實施例。不論係說明書中明確提供或是由說明書隱喻，熟習本技術的人士依照本揭示內容可以施行各種變異，例如，結構的變異、大小的變異、材料類型的變異、以及製程的變異。
根據本揭示內容的一項觀點提供一種製造半導體裝置的方法，該製造方法包含：製備一半導體晶圓，該半導體晶圓有複數個半導體晶粒被形成在該半導體晶圓上；以及第一次鋸切該半導體晶圓，用以將該半導體晶圓分離成多個離散的半導體晶粒。該方法還可以包含：將該些離散的半導體晶粒排列成彼此隔開口；以及利用一囊封體來囊封該些半導體晶粒。該方法可以進一步包含第二次鋸切該囊封體，用以製造多個個別經囊封的半導體裝置。
在該囊封中，該些半導體晶粒可以被排列在一黏著部件上。此外，在該囊封中，該囊封體可以囊封該些半導體晶粒中每一者的側表面。此外，在該囊封中，該囊封體可以囊封該些半導體晶粒中每一者的側表面與底部表面。此外，在該囊封中，該囊封體可以囊封該些半導體晶粒中每一者的側表面、底部表面、以及頂端表面。該囊封體可以被形成在該些經排列的半導體晶粒之間，並且在該第二次鋸切作業中，被形成在該些經排列的半導體晶粒之間的囊封體可以被鋸切用以製造個別的半導體裝置。至 少一黏接觸墊以及被耦合至該黏接觸墊的一焊球可以被提供在該些半導體晶粒中每一者的底部表面上。
根據本揭示內容的另一項觀點提供一種半導體裝置，其包含：一半導體晶粒，在該半導體晶粒的底部表面上會形成至少一黏接觸墊與一被耦合至該黏接觸墊的焊球；以及一囊封體，用以囊封該半導體晶粒。該囊封體可以被形成用以囊封該半導體晶粒的側表面。此外，該囊封體可以被形成用以囊封該半導體晶粒的側表面與底部表面。此外，該囊封體可以被形成用以囊封該半導體晶粒的側表面、底部表面、以及頂端表面。
如上面所述，在根據本揭示內容一實施例的半導體裝置製造方法中，以晶圓的形式所製成的多個半導體晶粒可以被鋸切成多個離散的半導體晶粒，該些離散的半導體晶粒接著可以被排列成彼此隔開，隨後會進行囊封與鋸切用以製造個別的半導體裝置，從而增強該半導體裝置的強度並且減少或防止該半導體裝置翹曲。所以，根據本揭示內容的半導體裝置可以被運輸至一電路板並且產品可靠度會獲得改善。
本揭示內容的觀點可以在製造一半導體裝置的方法中找到。此方法可以包括：製備一半導體晶圓，該半導體晶圓包括複數個半導體晶粒部分；以及在該半導體晶圓上實施第一次鋸切作業，用以將該半導體晶圓分離成複數個離散的半導體晶粒。該些離散半導體晶粒中的每一者可以有一第一表面、一反向的第二表面、以及用以連接該第一表面至該第二表面的複數個側表面。該方法還可以包括：將該複數個離散的半導體晶粒排列在一黏著部件上彼此相隔一特定距離；以及將一囊封體塗敷至該複數個離散的半導體晶粒並且塗敷至該黏著部件，用以產生經囊封的複數個 半導體晶粒。該方法可以進一步包括在該經囊封的複數個半導體晶粒上實施第二次鋸切作業，用以產生複數個個別經囊封的半導體裝置。
在根據本揭示內容的一代表性實施例中，該第一表面可以包括複數個黏接觸墊以及被附接至該複數個黏接觸墊的複數個導體部件，並且將該複數個離散半導體晶粒排列在該黏著部件上可以包括施加壓力於該複數個半導體晶粒中每一者的第二表面上，用以讓該黏著部件覆蓋該些導體部件的一部分。在該複數個半導體晶粒中每一者的第二表面上的壓力可以讓該複數個半導體晶粒中每一者的第一表面直接接觸該黏著部件。於某些代表性實施例中，塗敷該囊封體可以囊封該複數個半導體晶粒中每一者的該複數個側表面；而於其它代表性實施例中，塗敷該囊封體可以囊封該複數個半導體晶粒中每一者的該複數個側表面與該第一表面。又，於其它代表性實施例中，塗敷該囊封體可以囊封該複數個半導體晶粒中每一者的該複數個側表面、該第一表面、以及該第二表面。
於根據本揭示內容的各種代表性實施例中，塗敷該囊封體可以填充該些經排列的半導體晶粒的相鄰側面之間的空間，並且於第二次鋸切作業中，被形成在該經排列的複數個半導體晶粒之間的囊封體可以被鋸切用以產生複數個個別經囊封的半導體裝置。實施該第二次鋸切作業可以包括從該複數個半導體裝置處移除該黏著部件。
本揭示內容的額外觀點可以在製造一半導體裝置的方法中看見。此方法可以包括：在包括複數個半導體晶粒部分的半導體晶圓上實施第一次鋸切作業，用以產生對應複數個離散半導體晶粒。每一個離散的半導體晶粒可以有一第一表面、一反向的第二表面、用以連接該第一表面 至該第二表面的複數個側表面、以及具有一被附接的導體部件的複數個黏接觸墊。該方法還可以包括：以相隔的關係將該複數個離散的半導體晶粒排列在一黏著部件上，其中，排列可以包括施加壓力至該複數個離散的半導體晶粒中每一者的第二表面用以導致覆蓋該複數個導體部件中每一者的一個別部分，以便形成一電連接線連接至位於該離散半導體晶粒外部的電路系統。該方法可以進一步包括：塗敷一囊封體至該複數個離散半導體晶粒與該黏著部件，用以產生該經囊封的複數個半導體晶粒；以及在該經囊封的複數個半導體晶粒上實施第二次鋸切作業，用以產生複數個個別經囊封的半導體裝置。
於根據本揭示內容的一代表性實施例中，被施加至該複數個半導體晶粒中每一者的第二表面的壓力可以讓該複數個半導體晶粒中每一者的第一表面被形成用以直接接觸該黏著部件。於某些代表性實施例中，塗敷該囊封體可以囊封該複數個半導體晶粒中每一者的該複數個側表面；而於其它代表性實施例中，塗敷該囊封體可以囊封該複數個半導體晶粒中每一者的該複數個側表面與該第一表面。又，於其它代表性實施例中，塗敷該囊封體可以囊封該複數個半導體晶粒中每一者的該複數個側表面、該第一表面、以及該第二表面。塗敷該囊封體可以填充該些經排列的半導體晶粒的相鄰側面之間的空間，並且於第二次鋸切作業中，被形成在該經排列的複數個半導體晶粒之間的囊封體可以被鋸切用以產生複數個個別經囊封的半導體裝置。實施該第二次鋸切作業包括從該複數個半導體裝置處移除該黏著部件，並且該複數個導體部件中的每一者可以包括具有球體形狀的焊接材料。
本揭示內容的進一步觀點可以在一半導體裝置之中發現。此半導體裝置可以包括一半導體晶粒，該半導體晶粒包括一第一表面、一反向的第二表面、用以連接該第一表面與該第二表面的複數個側表面、被設置在該第一表面上的複數個黏接觸墊、以及被附接至該複數個黏接觸墊的複數個導體部件。該半導體裝置還可以包括一囊封體，用以囊封該半導體晶粒並且露出該複數個導體部件中每一者的一部分，以便形成一電連接線連接至位於該離散半導體晶粒外部的電路系統。於某些代表性實施例中，該囊封體可以被形成用以僅囊封該些半導體晶粒的該複數個側表面，以及該囊封體可以被形成用以囊封該些半導體晶粒的該複數個側表面以及該複數個導體部件中每一者的裸露部分以外的該第一表面。於其它代表性實施例中，該囊封體可以被形成用以囊封該些半導體晶粒的該複數個側表面、該複數個導體部件中每一者的裸露部分以外的該第一表面、以及該第二表面。
本申請案提供本文中所含創新概念的數個示範性實施例。本揭示內容的範疇並不受限於此些示範性實施例。不論係說明書中明確提供或是由說明書隱喻，熟習本技術的人士依照本揭示內容可以施行各種變異，例如，結構的變異、大小的變異、材料類型的變異、以及製程的變異。
雖然本文已經針對示範性實施例來說明本揭示內容；但是，仍可以進行各種改變與修正，而不會脫離本揭示內容的範疇。所以，本揭示內容的範疇應該由隨附的申請專利範圍來定義，而非本文中所示的範例實施例。
雖然本文已經參考特定的實施例來說明本揭示內容；但是， 熟習本技術的人士便會瞭解，可以進行各種改變並且以合宜的等效例來取代，其並沒有脫離本揭示內容的範疇。此外，亦可以進行許多修正以便調適某種特殊情形或材料使其適應於本揭示內容的教示內容，而不會脫離其範疇。所以，本揭示內容並不希望受限於已揭的特殊實施例；相反地，本揭示內容涵蓋落在隨附申請專利範圍的範疇裡面的所有實施例。
10‧‧‧黏著部件
100‧‧‧半導體裝置
105‧‧‧半導體晶圓
110‧‧‧半導體晶粒
110'‧‧‧半導體晶圓部分
111‧‧‧黏接觸墊
112‧‧‧導體部件
120‧‧‧囊封體

Claims (23)

  1. 一種製造半導體裝置的方法，該方法包括：接收一半導體晶圓，該半導體晶圓包括複數個半導體晶粒部分；在該半導體晶圓上實施第一次鋸切作業，以將該半導體晶圓分離成複數個離散的半導體晶粒，每一個離散的半導體晶粒包括：一第一表面，一第二表面，其在該第一表面的對面，用以連接該第一表面至該第二表面的複數個側表面，一位在該第一表面上的黏接觸墊，以及一導體部件，其在垂直於該第一表面的方向中延伸自該黏接觸墊；將該複數個離散半導體晶粒排列在一黏著部件上彼此分隔一相隔距離，使得該複數個離散半導體晶粒中每一者的該第一表面接觸該黏著部件；將一囊封體塗敷至該複數個離散半導體晶粒並且塗敷至該黏著部件，以產生經囊封的複數個半導體晶粒；以及在該經囊封的複數個半導體晶粒上實施第二次鋸切作業，以產生複數個個別經囊封的半導體裝置。
  2. 根據申請專利範圍第1項的方法，其中，該排列包括排列該複數個離散半導體晶粒，使得該複數個離散半導體晶粒中每一者的導體部件完全被埋置在該黏著部件之中。
  3. 根據申請專利範圍第2項的方法，其中，該導體部件包括一焊球。
  4. 根據申請專利範圍第1項的方法，其中，該施加一囊封體包括僅在該複數個離散半導體晶粒中每一者的該複數個側表面處利用該囊封體來囊封 該複數個離散半導體晶粒中的每一者。
  5. 根據申請專利範圍第1項的方法，其中，該施加一囊封體包括僅在該複數個離散半導體晶粒中每一者的該複數個側表面與該第二表面處利用該囊封體來囊封該複數個離散半導體晶粒中的每一者。
  6. 根據申請專利範圍第1項的方法，其中：該塗敷一囊封體包括利用囊封體填充該經排列的複數個離散半導體晶粒的相鄰側表面之間的空間；以及該實施第二次鋸切作業包括鋸切被形成在該經排列的複數個半導體晶粒的該些側表面之間的囊封體，以產生複數個個別經囊封的半導體裝置。
  7. 根據申請專利範圍第1項的方法，其中，該實施第二次鋸切作業包括從該複數個半導體裝置處移除該黏著部件。
  8. 根據申請專利範圍第1項的方法，其包括在該實施第二次鋸切作業之後從該黏著部件處移除該複數個半導體裝置。
  9. 一種製造半導體裝置的方法，該方法包括：接收一半導體晶圓，該半導體晶圓包括複數個半導體晶粒部分；在該半導體晶圓上實施第一次鋸切作業，以將該半導體晶圓分離成複數個離散的半導體晶粒，每一個離散的半導體晶粒包括：一第一表面，一第二表面，其在該第一表面的對面，用以連接該第一表面至該第二表面的複數個側表面，一位在該第一表面上的黏接觸墊，以及一導體部件，其在垂直於該第一表面的方向中延伸自該黏接觸墊； 將該複數個離散半導體晶粒排列在一黏著部件上彼此分隔一相隔距離，使得該些離散半導體晶粒中每一者的導體部件僅有一部分被埋置在該黏著部件之中；將一囊封體塗敷至該複數個離散半導體晶粒並且塗敷至該黏著部件，以產生經囊封的複數個半導體晶粒；以及在該經囊封的複數個半導體晶粒上實施第二次鋸切作業，以產生複數個個別經囊封的半導體裝置。
  10. 根據申請專利範圍第9項的方法，其中，該導體部件包括一焊球。
  11. 根據申請專利範圍第9項的方法，其中，該施加一囊封體包括僅在該複數個離散半導體晶粒中每一者的該複數個側表面處利用該囊封體來囊封該複數個離散半導體晶粒中的每一者。
  12. 根據申請專利範圍第9項的方法，其中，該施加一囊封體包括僅在該複數個離散半導體晶粒中每一者的該複數個側表面與該第一表面處利用該囊封體來囊封該複數個離散半導體晶粒中的每一者。
  13. 根據申請專利範圍第9項的方法，其中，該施加一囊封體包括在該複數個離散半導體晶粒中每一者的該複數個側表面、該第一表面、以及該第二表面處利用該囊封體來囊封該複數個離散半導體晶粒中的每一者。
  14. 根據申請專利範圍第9項的方法，其中，該排列該複數個離散半導體晶粒包括排列該複數個離散半導體晶粒俾使得該些離散半導體晶粒中每一者的導體部件的25%至75%被埋置在該黏著部件之中。
  15. 根據申請專利範圍第9項的方法，其中，該排列該複數個離散半導體晶粒包括排列該複數個離散半導體晶粒俾使得該些離散半導體晶粒中每 一者的導體部件的25%至50%被埋置在該黏著部件之中。
  16. 根據申請專利範圍第9項的方法，其中：該塗敷一囊封體包括利用囊封體填充該經排列的複數個離散半導體晶粒的相鄰側表面之間的空間；以及該實施第二次鋸切作業包括鋸切被形成在該經排列的複數個半導體晶粒的該些側表面之間的囊封體，用以產生複數個個別經囊封的半導體裝置。
  17. 根據申請專利範圍第9項的方法，其中，該實施第二次鋸切作業包括從該複數個半導體裝置處移除該黏著部件。
  18. 根據申請專利範圍第9項的方法，其包括在該實施第二次鋸切作業之後從該黏著部件處移除該複數個半導體裝置。
  19. 一種製造半導體裝置的方法，該方法包括：接收一半導體晶圓，該半導體晶圓包括複數個半導體晶粒部分；在該半導體晶圓上實施第一次鋸切作業，以將該半導體晶圓分離成複數個離散的半導體晶粒，每一個離散的半導體晶粒包括：一第一表面，一第二表面，其在該第一表面的對面，用以連接該第一表面至該第二表面的複數個側表面，一位在該第一表面上的黏接觸墊，以及一導體部件，其在垂直於該第一表面的方向中延伸自該黏接觸墊；將該複數個離散半導體晶粒排列在一黏著部件上彼此分隔一相隔距離，使得該些離散半導體晶粒中每一者的導體部件接觸該黏著部件；將一囊封體塗敷至該複數個離散半導體晶粒並且塗敷至該黏著部件， 以產生經囊封的複數個半導體晶粒，其中，該複數個離散半導體晶粒中每一者的該複數個側表面、該第一表面、以及該第二表面會被囊封；以及在該經囊封的複數個半導體晶粒上實施第二次鋸切作業，以產生複數個個別經囊封的半導體裝置。
  20. 根據申請專利範圍第19項的方法，其中，該排列該複數個離散半導體晶粒包括排列該複數個離散半導體晶粒俾使得該些離散半導體晶粒中每一者的導體部件的25%至50%被埋置在該黏著部件之中。
  21. 一種製造一半導體裝置的方法，該方法包含：接收一半導體晶圓，其包含複數個半導體晶粒部份，每個半導體晶粒部份包含：一第一表面；位在該第一表面上的一黏接觸墊；以及一導體部件，其在垂直於該第一表面的方向中延伸自該黏接觸墊；在該半導體晶圓上實施一第一鋸切作業，使得該半導體晶圓的複數個半導體晶粒部份分開成為複數個離散半導體晶粒，該第一鋸切作業對於對應於每個半導體晶粒部份的一半導體晶粒產生複數個側表面；塗敷一囊封體以填充連接該導體部件的一黏著部件和每個該複數個半導體部分的該第一表面之間的空間並且覆蓋每個所對應的複數個側表面；並且實施一第二鋸切作業，以分開該經囊封的複數個半導體晶粒部份成為複數個個別經囊封的半導體裝置。
  22. 根據申請專利範圍第21項的方法，其中該塗敷一囊封體包含囊封該 複數個半導體晶粒部份的每一者，而該囊封體僅在該複數個側表面處以及該複數個半導體晶粒部份的每一者的該第一表面處。
  23. 根據申請專利範圍第21項的方法，其中，該實施一第二鋸切作業包含從該複數個半導體裝置處移除該黏著部件。
TW103130924A 2014-03-25 2014-09-09 半導體裝置的製造方法與藉此方法所製成的半導體裝置 TWI585839B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140034897A KR101598688B1 (ko) 2014-03-25 2014-03-25 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스

Publications (2)

Publication Number Publication Date
TW201537631A TW201537631A (zh) 2015-10-01
TWI585839B true TWI585839B (zh) 2017-06-01

Family

ID=54191464

Family Applications (2)

Application Number Title Priority Date Filing Date
TW103130924A TWI585839B (zh) 2014-03-25 2014-09-09 半導體裝置的製造方法與藉此方法所製成的半導體裝置
TW106106147A TWI653679B (zh) 2014-03-25 2014-09-09 半導體裝置的製造方法與藉此方法所製成的半導體裝置

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW106106147A TWI653679B (zh) 2014-03-25 2014-09-09 半導體裝置的製造方法與藉此方法所製成的半導體裝置

Country Status (3)

Country Link
US (1) US9343427B2 (zh)
KR (1) KR101598688B1 (zh)
TW (2) TWI585839B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10553542B2 (en) 2017-01-12 2020-02-04 Amkor Technology, Inc. Semiconductor package with EMI shield and fabricating method thereof
US11075147B2 (en) * 2019-07-08 2021-07-27 Texas Instruments Incorporated Stacked die semiconductor package
JP2021034606A (ja) * 2019-08-27 2021-03-01 キオクシア株式会社 半導体装置およびその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070155049A1 (en) * 2005-12-30 2007-07-05 Advanced Semiconductor Engineering Inc. Method for Manufacturing Chip Package Structures
US7682874B2 (en) * 2006-07-10 2010-03-23 Shanghai Kaihong Technology Co., Ltd. Chip scale package (CSP) assembly apparatus and method
US20130078807A1 (en) * 2008-01-22 2013-03-28 SK Hynix Inc. Wafer level chip scale package having an enhanced heat exchange efficiency with an emf shield and a method for fabricating the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100237328B1 (ko) 1997-02-26 2000-01-15 김규현 반도체 패키지의 구조 및 제조방법
KR100370844B1 (ko) * 1998-08-31 2003-07-07 앰코 테크놀로지 코리아 주식회사 반도체패키지제조를위한마킹방법
KR100308899B1 (ko) 1998-12-29 2001-11-15 마이클 디. 오브라이언 반도체패키지및그제조방법
US8575006B2 (en) * 2009-11-30 2013-11-05 Alpha and Omega Semiconducotr Incorporated Process to form semiconductor packages with external leads
KR20120009868A (ko) * 2010-07-22 2012-02-02 앰코 테크놀로지 코리아 주식회사 발광 다이오드 패키지 및 그 제조 방법
US8772929B2 (en) * 2011-11-16 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Package for three dimensional integrated circuit
JP5961055B2 (ja) * 2012-07-05 2016-08-02 日東電工株式会社 封止樹脂シート、電子部品パッケージの製造方法及び電子部品パッケージ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070155049A1 (en) * 2005-12-30 2007-07-05 Advanced Semiconductor Engineering Inc. Method for Manufacturing Chip Package Structures
US7682874B2 (en) * 2006-07-10 2010-03-23 Shanghai Kaihong Technology Co., Ltd. Chip scale package (CSP) assembly apparatus and method
US20130078807A1 (en) * 2008-01-22 2013-03-28 SK Hynix Inc. Wafer level chip scale package having an enhanced heat exchange efficiency with an emf shield and a method for fabricating the same

Also Published As

Publication number Publication date
TW201537631A (zh) 2015-10-01
US9343427B2 (en) 2016-05-17
TW201732916A (zh) 2017-09-16
US20150279811A1 (en) 2015-10-01
KR101598688B1 (ko) 2016-02-29
TWI653679B (zh) 2019-03-11
KR20150111222A (ko) 2015-10-05

Similar Documents

Publication Publication Date Title
TWI686918B (zh) 晶圓級堆疊晶片封裝及製造其之方法
US7947529B2 (en) Microelectronic die packages with leadframes, including leadframe-based interposer for stacked die packages, and associated systems and methods
US7560302B2 (en) Semiconductor device fabricating method
TWI529851B (zh) Manufacturing method of semiconductor device
US20170110340A1 (en) Leadframe package with pre-applied filler material
US20160079222A1 (en) Semiconductor device having terminals formed on a chip package including a plurality of semiconductor chips and manufacturing method thereof
KR20120010616A (ko) 적층 패키지, 반도체 패키지 및 적층 패키지의 제조 방법
CN102194804A (zh) 封装结构
TWI555099B (zh) Semiconductor device manufacturing method and semiconductor device
US10128153B2 (en) Method of fabricating a semiconductor device and the semiconductor device
US9443823B2 (en) Semiconductor device including filling material provided in space defined by three semiconductor chips
KR101168511B1 (ko) 반도체 디바이스 및 그 제조 방법
JP6213554B2 (ja) 半導体装置
CN112310063A (zh) 半导体装置封装及其制造方法
JP2011029581A (ja) 半導体装置及び半導体装置の製造方法
TWI585839B (zh) 半導體裝置的製造方法與藉此方法所製成的半導體裝置
US20090224403A1 (en) Semiconductor device and method of manufacturing the same
US9735075B2 (en) Electronic module and fabrication method thereof
KR101301838B1 (ko) 반도체 디바이스
JP5547703B2 (ja) 半導体装置の製造方法
CN110797334B (zh) 半导体装置及其制造方法
JP2010263108A (ja) 半導体装置及びその製造方法
KR101494411B1 (ko) 반도체패키지 및 이의 제조방법
JP3670625B2 (ja) 半導体装置およびその製造方法
KR101607989B1 (ko) 패키지 온 패키지 및 이의 제조 방법