CN107706118A - 一种芯片封装方法及芯片封装结构 - Google Patents

一种芯片封装方法及芯片封装结构 Download PDF

Info

Publication number
CN107706118A
CN107706118A CN201710800832.5A CN201710800832A CN107706118A CN 107706118 A CN107706118 A CN 107706118A CN 201710800832 A CN201710800832 A CN 201710800832A CN 107706118 A CN107706118 A CN 107706118A
Authority
CN
China
Prior art keywords
chip
packaged
diaphragm
substrate
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710800832.5A
Other languages
English (en)
Inventor
杨望来
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vivo Mobile Communication Co Ltd
Original Assignee
Vivo Mobile Communication Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vivo Mobile Communication Co Ltd filed Critical Vivo Mobile Communication Co Ltd
Priority to CN201710800832.5A priority Critical patent/CN107706118A/zh
Publication of CN107706118A publication Critical patent/CN107706118A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)

Abstract

本发明提供一种芯片封装方法及芯片封装结构，该方法包括：沿待封装芯片的边缘制作一圈保护膜；将所述待封装芯片形成有所述保护膜的表面与所述待封装芯片需要固定的基板对位连接；在所述待封装芯片形成有所述保护膜的表面与所述待封装芯片需要固定的基板对位连接之后，使所述保护膜至少部分熔融，与所述基板结合连接，所述待封装芯片与所述基板之间形成隔离空间；在所述待封装芯片的外围进行封胶处理。本发明通过沿待封装芯片的边缘制作的一圈保护膜，在待封装芯片与基板之间形成隔离空间，不仅保护待封装芯片的工作区域，防止封胶处理时胶水流到待封装芯片的工作区域导致芯片失效，而且实现了进一步减薄芯片封装结构的厚度的目的。

Description

一种芯片封装方法及芯片封装结构
技术领域
本发明涉及芯片封装技术，特别是涉及一种芯片封装方法及芯片封装结构。
背景技术
随着科技的发展，芯片的功能也越来越多样化，拥有MEMS(微机电系统，MicroElectro Mechanical System)类结构的芯片也越来越多，如SAW(表面声波，SurfaceAcoustic Wave)滤波器，BAW(体声波，Bulk Acoustic Wave)滤波器，FBAR(薄膜体声波谐振器，Film Bulk Acoustic Resonator)和MEMS麦克风等等。这些芯片的原始晶元表面上一些结构在工作的工程中需要振动，因此封装时不能被胶体覆盖。
目前的解决方案多为采用WLP(晶元级封装，Wafer Level Package)技术，在晶元表面将这些不能被胶体覆盖的区域上制作保护框架将其单独隔离，以防止封胶过程中胶体覆盖到芯片的工作区域。
但是，采用WLP技术其制造成本较高，而且由于保护框架本身具有一定的厚度，为了避免保护框架损坏以及在封胶过程中框架结构下面的胶体填充，需要增加芯片上凸点的高度来增加框架结构与基板之间的间隙，使得整个芯片厚度增加。这样，使得芯片厚度无法进一步减薄，无法满足移动和可穿戴终端对芯片厚度的要求。
发明内容
本发明实施例提供一种芯片封装方法及芯片封装结构，以解决现有芯片封装技术无法使封装芯片的厚度减薄的问题。
第一方面，本发明实施例提供一种芯片封装方法，包括：
沿待封装芯片的边缘制作一圈保护膜；将所述待封装芯片形成有所述保护膜的表面与所述待封装芯片需要固定的基板对位连接；在所述待封装芯片形成有所述保护膜的表面与所述待封装芯片需要固定的基板对位连接之后，使所述保护膜至少部分熔融，与所述基板结合连接，所述待封装芯片与所述基板之间形成隔离空间；在所述待封装芯片的外围进行封胶处理。
第二方面，本发明实施例提供一种芯片封装结构，包括：
基板；
位于所述基板上的至少一芯片，所述芯片的边缘形成有一圈保护膜，与所述基板固定连接，通过所述保护膜，所述芯片与所述基板之间形成隔离空间；
封胶体，所述封胶体包覆所述芯片的外围。
本发明实施例的上述方案中，通过预先在待封装芯片的边缘制作一圈保护膜，并在待封装芯片形成有该保护膜的表面与基板对位连接后，将保护膜熔融，与基板结合连接，使待封装芯片与基板之间形成隔离空间，不仅保护待封装芯片的工作区域，防止封胶处理时胶水流到待封装芯片的工作区域导致芯片失效，而且实现了进一步减薄芯片封装结构的厚度的目的。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例的芯片封装方法的流程图；
图2为本发明实施例执行步骤102后对应的硬件结构示意图；
图3为本发明实施例执行步骤103后对应的硬件结构示意图；
图4为本发明实施例芯片封装结构的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1为本发明实施例的芯片封装方法的流程图。下面就该图具体说明该方法的实施过程。
步骤101，沿待封装芯片的边缘制作一圈保护膜。
这里，原始晶圆经过切割得到待封装芯片。该待封装芯片包括原始晶圆的芯片切割道部分(即待封装芯片的边缘)和待封装芯片本体。
该待封装芯片上具有MEMS结构，其中，MEMS结构在实际工作过程中一般需要一定的活动范围。
步骤102，将所述待封装芯片形成有所述保护膜的表面与所述待封装芯片需要固定的基板对位连接。
具体的，待封装芯片上形成有所述保护膜的表面与所述待封装芯片需要固定的基板相对。
步骤103，在所述待封装芯片形成有所述保护膜的表面与所述待封装芯片需要固定的基板对位连接之后，使所述保护膜至少部分熔融，与所述基板结合连接，所述待封装芯片与所述基板之间形成隔离空间。
需要说明的是，保护膜至少部分熔融，但不可全部熔融，目的是为了使待封装芯片与基板之间形成隔离空间。
这里，保护膜受到高温变软成熔融状态后，与基板结合连接的过程中，其高度会降低，待封装芯片形成有该保护膜的表面到基板的距离也会随之降低，进而也会使得最终完成封装后的芯片结构的厚度减薄，以适应移动终端和可穿戴终端对芯片厚度的要求。
还有，在保护膜受到高温变软成熔融状态，并与基板结合连接后，会经过固化处理，使待封装芯片与基板之间形成隔离空间。这一隔离空间，将待封装芯片的中间工作区域部分隔离起来，确保待封装芯片的工作区域不受影响，同时也防止封胶处理时胶水流到待封装芯片的工作区域导致芯片失效。
步骤104，在所述待封装芯片的外围进行封胶处理。
本发明实施例提供的芯片封装方法，通过预先在待封装芯片的边缘制作一圈保护膜，并在待封装芯片形成有该保护膜的表面与基板对位连接后，将保护膜熔融，与基板结合连接，使待封装芯片与基板之间形成隔离空间，不仅保护待封装芯片的工作区域，防止封胶处理时胶水流到待封装芯片的工作区域导致芯片失效，而且实现了进一步减薄芯片封装结构的厚度的目的。
作为一优选的实现方式，本发明实施例所述方法的步骤101，沿待封装芯片的边缘制作一圈保护膜时，所述保护膜围绕所述待封装芯片的凸点设置；其中，所述保护膜的高度小于或者等于所述待封装芯片的凸点的高度。
这里，待封装芯片的凸点即为待封装芯片的焊料凸点，在待封装芯片上一般呈阵列排列，用于实现待封装芯片与基板的互连。
这里，在上述实现方式的基础上，进一步的，本发明所述方法的步骤103使所述保护膜至少部分熔融，与所述基板结合连接的同时，还可包括：使所述待封装芯片的凸点熔融，与所述基板结合连接。
也就是说，设置有凸点和保护膜的待封装芯片，在与基板对位连接后，使该保护膜至少部分以及该凸点均熔融，且均与该基板结合连接。
在上一实施例的基础上，优选的，步骤101可包括：
步骤1011，通过压合工艺或印刷工艺，沿待封装芯片的边缘制作一圈保护膜。
需要说明的是，由于待封装芯片是通过切割原始晶圆得到，所以这里优选的，在原始晶圆表面的芯片切割道中间(即待封装芯片的边缘)通过压合或者印刷方式制作一层保护膜；也就是，在待封装芯片的边缘制作一圈保护膜，形成一个保护圈，然后，将原始晶圆切割成单颗待封装芯片。
还有，优选的，该保护膜的材料为干膜、工程塑料、片状膜塑料或芯片粘结膜材料。
这里，保护膜的材料不仅可以在后面对待封装芯片的外围进行封胶处理时起到隔离封胶的作用，还在芯片封装后增加芯片的强度，降低芯片破损风险。
在上一实施例的基础上，优选的，步骤102可包括：
步骤1021，通过粘贴方式，将所述待封装芯片形成有所述保护膜的表面与所述待封装芯片需要固定的基板对位连接。
进一步的，本发明所述方法的步骤102将所述待封装芯片形成有所述保护膜的表面与所述待封装芯片需要固定的基板对位连接同时，还可包括：将被动元件与所述基板对位连接，所述被动元件包括：电容、电感和/或电阻。
这里，通过步骤102可完成待封装芯片以及被动元件的贴装，贴装至印好焊膏或贴片胶的印制电路板表面相应的位置。
这里，对于保护膜的高度小于或者等于凸点的高度的待封装芯片而言，在该待封装芯片与其需要固定的基板对位连接后，此时，凸点与基板接触上，但保护膜与基板未接触或者刚好接触上，如图2所示。
在上一实施例的基础上，优选的，步骤103中使所述保护膜至少部分熔融，与所述基板结合连接的步骤包括：
步骤1031，通过回流焊工艺，使所述保护膜至少部分熔融，与所述基板结合连接。
通过回流焊处理，保护膜受到高温变软成熔融状态，并与基板结合连接，这里，对于还设置有凸点的待封装芯片，同时，凸点也受到高温变软成熔融状态，并与基板结合连接，最后经过冷却固化，使待封装芯片与基板之间形成隔离空间。
这里，继续以保护膜的高度小于或者等于凸点的高度的待封装芯片为例，在通过回流焊处理完成待封装芯片和被动元件的焊接过程中，由于焊接时的高温首先使得凸点上的锡融化坍塌，整个待封装芯片会往下降，同时，保护膜受高温变软成熔融状态与基板结合，并且经过冷却固化处理与基板结合连接，在待封装芯片的边缘形成密封保护圈，如图3所示，即待封装芯片与基板之间形成隔离空间，将待封装芯片中间的工作区域隔离起来。
最后，由于芯片的边缘具有密封保护圈，能够将待封装芯片中间的工作区域隔离，这样，在对待封装芯片的外围进行封胶处理时，待封装芯片中间的工作区域不会有胶体填充进来，确保其下的工作区域不受影响，如图4所示。随后完成印字、切割和校验等后续处理流程。
综上所述，本发明提供的芯片封装方法，通过预先在待封装芯片的边缘制作一圈保护膜，并在待封装芯片形成有该保护膜的表面与基板对位连接后，将保护膜熔融，与基板结合连接，使待封装芯片与基板之间形成隔离空间，不仅保护待封装芯片的工作区域，防止封胶处理时胶水流到待封装芯片的工作区域导致芯片失效，而且实现了进一步减薄芯片封装结构的厚度的目的。
本发明实施例还提供一种芯片封装结构，如图4所示，该芯片封装结构可以基于上述实施例提供的芯片封装方法制作而成，包括：基板1；位于所述基板1上的至少一芯片2，所述芯片2的边缘形成有一圈保护膜3，与所述基板1固定连接，通过所述保护膜3，所述芯片2与所述基板1之间形成隔离空间；封胶体4，所述封胶体4包覆所述芯片2的外围。
优选的，所述芯片封装结构还包括：位于所述基板1上至少一被动元件5，所述被动元件5与所述基板1固定连接；其中，所述封胶体4包覆所述被动元件5的外围。
优选的，所述保护膜的材料为干膜、工程塑料、片状膜塑料或芯片粘结膜材料。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (11)

1.一种芯片封装方法，其特征在于，包括：
沿待封装芯片的边缘制作一圈保护膜；
将所述待封装芯片形成有所述保护膜的表面与所述待封装芯片需要固定的基板对位连接；
在所述待封装芯片形成有所述保护膜的表面与所述待封装芯片需要固定的基板对位连接之后，使所述保护膜至少部分熔融，与所述基板结合连接，所述待封装芯片与所述基板之间形成隔离空间；
在所述待封装芯片的外围进行封胶处理。
2.根据权利要求1所述的芯片封装方法，其特征在于，所述方法还包括：
沿待封装芯片的边缘制作一圈保护膜时，所述保护膜围绕所述待封装芯片的凸点设置；
其中，所述保护膜的高度小于或者等于所述待封装芯片的凸点的高度。
3.根据权利要求2所述的芯片封装方法，其特征在于，使所述保护膜至少部分熔融，与所述基板结合连接的同时，所述方法还包括：
使所述待封装芯片的凸点熔融，与所述基板结合连接。
4.根据权利要求1所述的芯片封装方法，其特征在于，沿待封装芯片的边缘制作一圈保护膜的步骤，包括：
通过压合工艺或印刷工艺，沿待封装芯片的边缘制作一圈保护膜。
5.根据权利要求1所述的芯片封装方法，其特征在于，将所述待封装芯片形成有所述保护膜的表面与所述待封装芯片需要固定的基板对位连接的步骤，包括：
通过粘贴方式，将所述待封装芯片形成有所述保护膜的表面与所述待封装芯片需要固定的基板对位连接。
6.根据权利要求1所述的芯片封装方法，其特征在于，使所述保护膜至少部分熔融，与所述基板结合连接的步骤，包括：
通过回流焊工艺，使所述保护膜至少部分熔融，与所述基板结合连接。
7.根据权利要求1所述的芯片封装方法，其特征在于，将所述待封装芯片形成有所述保护膜的表面与所述待封装芯片需要固定的基板对位连接的同时，所述方法还包括：
将被动元件与所述基板对位连接，所述被动元件包括：电容、电感和/或电阻。
8.根据权利要求1所述的芯片封装方法，其特征在于，所述保护膜的材料为干膜、工程塑料、片状膜塑料或芯片粘结膜材料。
9.一种采用如权利要求1～8任一项所述的芯片封装方法制作的芯片封装结构，其特征在于，包括：
基板；
位于所述基板上的至少一芯片，所述芯片的边缘形成有一圈保护膜，与所述基板固定连接，通过所述保护膜，所述芯片与所述基板之间形成隔离空间；
封胶体，所述封胶体包覆所述芯片的外围。
10.根据权利要求9所述的芯片封装结构，其特征在于，所述芯片封装结构还包括：
位于所述基板上至少一被动元件，所述被动元件与所述基板固定连接；
其中，所述封胶体包覆所述被动元件的外围。
11.根据权利要求9所述的芯片封装结构，其特征在于，所述保护膜的材料为干膜、工程塑料、片状膜塑料或芯片粘结膜材料。
CN201710800832.5A 2017-09-07 2017-09-07 一种芯片封装方法及芯片封装结构 Pending CN107706118A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710800832.5A CN107706118A (zh) 2017-09-07 2017-09-07 一种芯片封装方法及芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710800832.5A CN107706118A (zh) 2017-09-07 2017-09-07 一种芯片封装方法及芯片封装结构

Publications (1)

Publication Number Publication Date
CN107706118A true CN107706118A (zh) 2018-02-16

Family

ID=61172184

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710800832.5A Pending CN107706118A (zh) 2017-09-07 2017-09-07 一种芯片封装方法及芯片封装结构

Country Status (1)

Country Link
CN (1) CN107706118A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108899414A (zh) * 2018-05-24 2018-11-27 厦门市三安集成电路有限公司 一种表面波滤波器器件结构及其制作方法
CN109167128A (zh) * 2018-08-20 2019-01-08 武汉衍熙微器件有限公司 一种改善滤波器性能的方法及其滤波器
CN109346415A (zh) * 2018-09-20 2019-02-15 江苏长电科技股份有限公司 封装结构选择性包封的封装方法及封装设备
CN112117987A (zh) * 2019-12-31 2020-12-22 中芯集成电路（宁波）有限公司上海分公司 谐振器及其形成方法
CN112994643A (zh) * 2021-05-18 2021-06-18 成都频岢微电子有限公司 一种高隔离度及防进胶saw双工器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070029659A1 (en) * 2003-06-25 2007-02-08 Heck John M MEMS RF switch module including a vertical via
JP2009033333A (ja) * 2007-07-25 2009-02-12 Nippon Dempa Kogyo Co Ltd 圧電部品
US20100127377A1 (en) * 2007-06-04 2010-05-27 Christian Bauer Method for Producing a MEMS Package
CN102075849A (zh) * 2009-11-17 2011-05-25 飞兆半导体公司 微机电系统麦克风封装系统
KR20110091158A (ko) * 2010-02-05 2011-08-11 앰코 테크놀로지 코리아 주식회사 반도체 패키지
CN105282670A (zh) * 2014-07-01 2016-01-27 日月光半导体制造股份有限公司 包含微机电系统装置的电子装置及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070029659A1 (en) * 2003-06-25 2007-02-08 Heck John M MEMS RF switch module including a vertical via
US20100127377A1 (en) * 2007-06-04 2010-05-27 Christian Bauer Method for Producing a MEMS Package
JP2009033333A (ja) * 2007-07-25 2009-02-12 Nippon Dempa Kogyo Co Ltd 圧電部品
CN102075849A (zh) * 2009-11-17 2011-05-25 飞兆半导体公司 微机电系统麦克风封装系统
KR20110091158A (ko) * 2010-02-05 2011-08-11 앰코 테크놀로지 코리아 주식회사 반도체 패키지
CN105282670A (zh) * 2014-07-01 2016-01-27 日月光半导体制造股份有限公司 包含微机电系统装置的电子装置及其制造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108899414A (zh) * 2018-05-24 2018-11-27 厦门市三安集成电路有限公司 一种表面波滤波器器件结构及其制作方法
CN109167128A (zh) * 2018-08-20 2019-01-08 武汉衍熙微器件有限公司 一种改善滤波器性能的方法及其滤波器
CN109346415A (zh) * 2018-09-20 2019-02-15 江苏长电科技股份有限公司 封装结构选择性包封的封装方法及封装设备
CN112117987A (zh) * 2019-12-31 2020-12-22 中芯集成电路（宁波）有限公司上海分公司 谐振器及其形成方法
WO2021135101A1 (zh) * 2019-12-31 2021-07-08 中芯集成电路（宁波）有限公司上海分公司 谐振器及其形成方法
CN112117987B (zh) * 2019-12-31 2023-12-12 中芯集成电路（宁波）有限公司上海分公司 谐振器及其形成方法
CN112994643A (zh) * 2021-05-18 2021-06-18 成都频岢微电子有限公司 一种高隔离度及防进胶saw双工器
CN112994643B (zh) * 2021-05-18 2022-04-19 成都频岢微电子有限公司 一种高隔离度及防进胶saw双工器

Similar Documents

Publication Publication Date Title
CN107706118A (zh) 一种芯片封装方法及芯片封装结构
US7486160B2 (en) Electronic component and manufacturing method thereof
CN103130175B (zh) Mems芯片封装以及用于制造mems芯片封装的方法
CN102446882B (zh) 一种半导体封装中封装系统结构及制造方法
CN102543907B (zh) 一种热增强型四边扁平无引脚倒装芯片封装及制造方法
CN101998213B (zh) 一种mems麦克风的封装结构及晶圆级封装方法
JP2006203149A (ja) 電子部品及びその製造方法
CN102800662A (zh) 层叠型半导体装置及其制造方法
KR20120132387A (ko) 모듈 및 모듈 제조 방법
CN104064486A (zh) 半导体装置以及层叠型半导体装置的制造方法
KR20110054710A (ko) 소자 패키지 및 그 제조 방법
CN109473539B (zh) 一种滤波器芯片模组及其制备方法
CN110649909B (zh) 一种声表面波滤波器件晶圆级封装方法及其结构
US10026679B2 (en) Process for manufacturing a package for a surface-mount semiconductor device and semiconductor device
CN107342747A (zh) 声表面波器件晶圆级薄型封装结构及其制造方法
CN105281706A (zh) 一种声表面波滤波器封装结构及制造方法
CN105958963B (zh) 一种封装结构及其制造方法
CN103295926B (zh) 一种基于tsv芯片的互连封装方法
JP2003273279A (ja) 半導体装置およびその製造方法
CN106783814A (zh) 一种薄膜体声波器件裸芯片模组封装结构及封装方法
CN107785325A (zh) 半导体封装及其制造方法
CN110473853A (zh) 一种dfn器件的封装结构、无引线框架载体及dfn器件的封装方法
CN207559959U (zh) 声表面波器件气密性晶圆级封装结构
KR20170069193A (ko) 압전 석영 결정체 공진기 및 이의 제조 방법
CN209029415U (zh) 一种滤波器芯片模组

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180216

RJ01 Rejection of invention patent application after publication