CN112117987B - 谐振器及其形成方法 - Google Patents

谐振器及其形成方法 Download PDF

Info

Publication number
CN112117987B
CN112117987B CN201911415323.6A CN201911415323A CN112117987B CN 112117987 B CN112117987 B CN 112117987B CN 201911415323 A CN201911415323 A CN 201911415323A CN 112117987 B CN112117987 B CN 112117987B
Authority
CN
China
Prior art keywords
layer
substrate
forming
piezoelectric
resonator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911415323.6A
Other languages
English (en)
Other versions
CN112117987A (zh
Inventor
杨国煌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Smic Ningbo Co ltd Shanghai Branch
Original Assignee
Smic Ningbo Co ltd Shanghai Branch
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Smic Ningbo Co ltd Shanghai Branch filed Critical Smic Ningbo Co ltd Shanghai Branch
Priority to CN201911415323.6A priority Critical patent/CN112117987B/zh
Priority to JP2021504342A priority patent/JP7255910B2/ja
Priority to PCT/CN2020/098840 priority patent/WO2021135101A1/zh
Publication of CN112117987A publication Critical patent/CN112117987A/zh
Priority to US17/203,041 priority patent/US20210226600A1/en
Application granted granted Critical
Publication of CN112117987B publication Critical patent/CN112117987B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/171—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator implemented with thin-film techniques, i.e. of the film bulk acoustic resonator [FBAR] type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02007—Details of bulk acoustic wave devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/171—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator implemented with thin-film techniques, i.e. of the film bulk acoustic resonator [FBAR] type
    • H03H9/172—Means for mounting on a substrate, i.e. means constituting the material interface confining the waves to a volume
    • H03H9/173—Air-gaps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/54—Filters comprising resonators of piezoelectric or electrostrictive material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/05—Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H10N30/073—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies by fusion of metals or by adhesives
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/085—Shaping or machining of piezoelectric or electrostrictive bodies by machining
    • H10N30/086—Shaping or machining of piezoelectric or electrostrictive bodies by machining by polishing or grinding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/704—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H10N30/706—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings characterised by the underlying bases, e.g. substrates
    • H10N30/708—Intermediate layers, e.g. barrier, adhesion or growth control buffer layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/872—Interconnections, e.g. connection electrodes of multilayer piezoelectric or electrostrictive devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H03H2003/021—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks the resonators or networks being of the air-gap type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H03H2003/023—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks the resonators or networks being of the membrane type

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

一种谐振器及其形成方法，谐振器的形成方法包括：在第一衬底上形成压电叠层结构，包括第一区域，压电叠层结构与第一衬底相接触的面为第一正面；在第一区域上形成覆盖压电叠层结构的牺牲层；提供第二衬底；在第二衬底上形成粘合层，粘合层与第二衬底相接触的面为第二正面，与第二正面相背的面为第二背面；将粘合层的第二背面贴合于牺牲层和牺牲层暴露出的压电叠层结构上，使粘合层覆盖牺牲层的侧壁且填充于第二衬底与压电叠层结构之间；去除第一衬底，暴露出压电叠层结构的第一正面；形成贯穿压电叠层结构的释放孔或者形成贯穿第二衬底的释放孔，释放孔暴露出牺牲层；通过释放孔去除牺牲层，形成空腔。本发明实施例有利于提升谐振器的性能。

Description

谐振器及其形成方法
技术领域
本发明涉及半导体领域，尤其涉及一种谐振器及其形成方法。
背景技术
随着移动通信技术的发展，移动数据传输量也迅速上升。因此，在频率资源有限以及应当使用尽可能少的移动通信设备的前提下，提高无线基站、微基站或直放站等无线功率发射设备的发射功率成了必须考虑的问题，同时，对移动通信设备前端电路中滤波器功率的要求也越来越高。
目前，无线基站等设备中的大功率滤波器主要是以腔体滤波器为主，其功率可达上百瓦，另外，还有些设备中使用介质滤波器，其平均功率可达5瓦以上。但是，这两种滤波器的尺寸均较大，难以集成到射频前端芯片中。
目前，基于半导体微加工工艺技术的薄膜体声波谐振器(Film Bulk AcousticResonator，FBAR)能够很好地克服上述两种滤波器存在的缺陷。FBAR的工作频率高，所承受功率高和品质因数(Q值)高，体积小，有利于集成化，且FBAR还具有与硅片工艺兼容性好以及可靠性好等优点。
发明内容
本发明解决的问题是提供一种谐振器及其形成方法，提升谐振器的性能。
为解决上述问题，本发明提供一种谐振器的形成方法，包括：提供第一衬底；在所述第一衬底上形成压电叠层结构，所述压电叠层结构包括第一区域，所述压电叠层结构与所述第一衬底相接触的面为第一正面；在所述第一区域上形成覆盖所述压电叠层结构的牺牲层；提供第二衬底；在所述第二衬底上形成粘合层，所述粘合层与所述第二衬底相接触的面为第二正面，所述粘合层与所述第二正面相背的面为第二背面；将所述粘合层的第二背面贴合于所述牺牲层以及所述牺牲层暴露出的压电叠层结构上，使粘合层覆盖所述牺牲层的侧壁且填充于第二衬底与压电叠层结构之间；在实现所述贴合后，去除所述第一衬底，暴露出所述压电叠层结构的第一正面；形成贯穿所述压电叠层结构的释放孔，或者，形成贯穿所述第二衬底的释放孔，所述释放孔暴露出所述牺牲层；通过所述释放孔去除所述牺牲层，形成空腔。
可选的，在形成所述压电叠层结构的步骤中，所述压电叠层结构包括第一电极层、位于所述第一电极层上的压电层以及位于所述压电层上的第二电极层，所述第一电极层与所述第一衬底相接触的面为所述第一正面。
可选的，在所述第一衬底上形成压电叠层结构后，在所述第一区域上形成覆盖所述压电叠层结构的牺牲层之前，所述谐振器的形成方法还包括：对所述第二电极层进行图形化处理，暴露出位于所述第一区域的部分压电层的顶面。
可选的，在所述第一衬底上形成压电叠层结构之后，形成所述牺牲层之前，所述谐振器的形成方法还包括：在所述第一区域的压电叠层结构中形成第一沟槽，所述第一沟槽的底部暴露出所述第一电极层；形成所述空腔后，所述第一沟槽的开口与所述空腔相连通。
可选的，在去除所述第一衬底，暴露出所述压电叠层结构的第一正面之后，所述谐振器的形成方法还包括：在所述第一区域的压电叠层结构中形成第二沟槽，所述第二沟槽的底部暴露出所述第二电极层；在形成所述空腔后，所述第二沟槽的开口背向所述空腔，所述第二沟槽与所述空腔由第二电极层相隔离。
可选的，所述粘合层的材料为可形变材料。
可选的，所述粘合层的材料包括干膜或粘片膜。
可选的，采用键合工艺，将所述粘合层的第二背面贴合于所述牺牲层以及所述牺牲层暴露出的压电叠层结构上。
可选的，所述键合工艺的温度为50℃至300℃。
可选的，形成所述粘合层的步骤中，所述粘合层的厚度为0.5μm至40μm。
可选的，在将所述粘合层的第二背面贴合于所述牺牲层以及所述牺牲层所暴露出的压电叠层结构上的步骤中，所述牺牲层的顶面与所述第二衬底之间还保留有部分厚度的所述粘合层。
可选的，在将所述粘合层贴合于所述牺牲层以及所述牺牲层所暴露出的压电叠层结构上的步骤中，位于所述牺牲层顶面与所述第二衬底之间的所述粘合层的厚度为0.5μm至35μm。
可选的，去除所述第一衬底的步骤包括：对所述第一衬底进行研磨处理，去除部分厚度的所述第一衬底；在对所述第一衬底进行研磨处理后，采用湿法刻蚀工艺，去除剩余的所述第一衬底。
可选的，在所述第一衬底上形成所述压电叠层结构之前，所述谐振器的形成方法还包括：在所述第一衬底上形成缓冲层；在去除所述第一衬底的步骤中，以所述缓冲层作为停止层，去除所述第一衬底；在去除所述第一衬底后，所述谐振器的形成方法还包括：去除所述缓冲层。
可选的，形成所述牺牲层的步骤包括：在所述压电叠层结构上形成牺牲材料层；对所述牺牲材料层进行平坦化处理；对所述牺牲材料层进行平坦化处理之后，图形化牺牲材料层，保留位于所述第一区域的牺牲材料层作为牺牲层。
相应的，本发明还提供一种谐振器，包括：衬底；粘合层，位于所述衬底上；压电叠层结构，位于所述粘合层上，所述压电叠层结构包括第一区域，位于所述第一区域的压电叠层结构与所述粘合层围成空腔，所述空腔的侧壁暴露出所述粘合层；贯穿所述压电叠层结构的释放孔，或者，贯穿所述衬底的释放孔，所述释放孔与所述空腔相连通。
可选的，所述粘合层的材料包括干膜或粘片膜。
可选的，所述压电叠层结构包括第二电极层、位于所述第二电极层上的压电层以及位于所述压电层上的第一电极层，所述第一电极层背向所述第二电极层的面为第一正面，所述第二电极层背向所述第一电极层的面为第一背面；所述空腔暴露出所述第二电极层的第一背面。
可选的，所述谐振器还包括：第一沟槽，位于所述第一区域的压电叠层结构中，所述第一沟槽的开口与所述空腔相连通，且所述第一沟槽的底部暴露出所述第一电极层。
可选的，所述谐振器还包括：第二沟槽，位于所述压电叠层结构中，所述第二沟槽的底部暴露出所述第二电极层，所述第二沟槽的开口背向所述空腔，且所述第二沟槽与所述空腔由所述第二电极层相隔离。
与现有技术相比，本发明的技术方案具有以下优点：
本发明实施例提供的谐振器的形成方法中，在所述第一衬底上形成压电叠层结构之后，再在所述第一区域上形成覆盖所述压电叠层结构的牺牲层，之后再将所述粘合层的第二背面贴合于所述牺牲层以及所述牺牲层所暴露出的压电叠层结构上，使粘合层覆盖所述牺牲层的侧壁且填充于第二衬底与压电叠层结构之间，实现贴合，然后去除所述第一衬底、以及形成所述释放孔并通过所述释放孔去除牺牲层，形成空腔；本发明实施例在形成所述压电叠层结构时，所述第一衬底的表面未形成有牺牲层，所述第一衬底表面的平坦度较好，有利于为在第一衬底上形成所述压电叠层结构提供良好的界面，进而提高所述压电叠层结构中各个膜层的形成质量，例如：有利于提高压电叠层结构中各个膜层的厚度一致性、晶格取向一致性、薄膜连续性等，相应有利于提升谐振器的性能，此外，本发明还利用了所述粘合层的可塑性，在形成有凸起结构的第一衬底上贴合第二衬底，相应实现对所述牺牲层的密封，从而有利于提高形成空腔的便捷性和可操作性，还有利于节约成本。
附图说明
图1至图13是本发明谐振器的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
由背景技术可知，目前薄膜体声波谐振器(Film Bulk Acoustic Resonator，FBAR)得到广泛应用。但是目前形成的谐振器的性能不佳。
具体地，目前薄膜体声波谐振器的制备工艺通常是在衬底中形成凹槽，在凹槽中形成牺牲层，随后在牺牲层上依次形成压电叠层结构，而为了释放凹槽中的牺牲层，通常需要形成贯穿所述压电叠层结构的释放孔，利用该释放孔，将凹槽中的牺牲材料层去除，最终形成空腔。
其中，形成牺牲层的步骤通常包括：在凹槽中形成牺牲材料层，牺牲材料层还形成在所述衬底上；研磨去除高于衬底的牺牲材料层，位于凹槽中的剩余牺牲材料层作为所述牺牲层。
然而由于牺牲层与衬底的材料不同，牺牲层的材料与衬底的材料的硬度和机械强度不同，例如：牺牲层为易于去除的材料，牺牲层的材料较软，这导致在研磨去除高于衬底的牺牲材料层时，牺牲材料层顶部被研磨的速率较快，牺牲层顶部与衬底表面的高度一致性较差，例如：牺牲层顶部容易出现凹陷、牺牲层顶部与衬底顶面之间容易出现台阶，这导致牺牲层和衬底表面的平坦度和高度一致性较差，进而容易影响压电叠层结构的薄膜生长质量，例如：影响压电叠层结构中各膜层的晶格取向一致性、厚度一致性、薄膜连续性等，进而易降低谐振器的性能。
为了解决所述技术问题，本发明提供一种谐振器的形成方法，包括：提供第一衬底；在所述第一衬底上形成压电叠层结构，所述压电叠层结构包括第一区域，所述压电叠层结构与所述第一衬底相接触的面为第一正面；在所述第一区域上形成覆盖所述压电叠层结构的牺牲层；提供第二衬底；在所述第二衬底上形成粘合层，所述粘合层与所述第二衬底相接触的面为第二正面，所述粘合层与所述第二正面相背的面为第二背面；将所述粘合层的第二背面贴合于所述牺牲层以及所述牺牲层暴露出的压电叠层结构上，使粘合层覆盖所述牺牲层的侧壁且填充于第二衬底与压电叠层结构之间；在实现所述贴合后，去除所述第一衬底，暴露出所述压电叠层结构的第一正面；形成贯穿所述压电叠层结构的释放孔，或者，形成贯穿所述第二衬底的释放孔，所述释放孔暴露出所述牺牲层；通过所述释放孔去除所述牺牲层，形成空腔。
本发明实施例提供的谐振器的形成方法中，在所述第一衬底上形成压电叠层结构之后，再在所述第一区域上形成覆盖所述压电叠层结构的牺牲层，之后再将所述粘合层的第二背面贴合于所述牺牲层以及所述牺牲层所暴露出的压电叠层结构上，使粘合层覆盖所述牺牲层的侧壁且填充于第二衬底与压电叠层结构之间，实现贴合，然后去除所述第一衬底、以及形成所述释放孔并通过所述释放孔去除牺牲层，形成空腔；本发明实施例在形成所述压电叠层结构时，所述第一衬底的表面未形成有牺牲层，所述第一衬底表面的平坦度较好，有利于为在第一衬底上形成所述压电叠层结构提供良好的界面，进而提高所述压电叠层结构中各个膜层的形成质量，例如：有利于提高压电叠层结构中各个膜层的厚度一致性、晶格取向一致性、薄膜连续性等，进而有利于提升谐振器的性能，此外，本发明还利用了所述粘合层的可塑性，在形成有凸起结构的第一衬底上贴合第二衬底，相应实现对所述牺牲层的密封，从而有利于提高形成空腔的便捷性和可操作性，还有利于节约成本。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图13是本发明谐振器的形成方法一实施例中各步骤对应的结构示意图。
参考图1，提供第一衬底100。
所述第一衬底100为后续工艺制程提供工艺平台。
本实施例中，所述第一衬底100可以为任意合适的半导体衬底，例如体硅衬底，其还可以是以下所提到的材料中的至少一种：SiGe、SiGe、Sic、SiGeC、TnAs、GaAs、Inp或者其它Ⅲ族和Ⅴ族化合物半导体，还包括这些半导体成的多层结构等，或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGe01)以及绝缘体上锗(GeOI)，或者还可以为双面抛光硅片(Double Side PolishedWafers，DSP)，也可为氧化铝等的陶瓷基底、石英或玻璃基底等。
后续还包括在第一衬底100上形成压电叠层结构，本实施例中，在所述第一衬底100上形成所述压电叠层结构之前，所述谐振器的形成方法还包括：在所述第一衬底100上形成缓冲层105。
所述缓冲层105用于改善所述第一衬底100表面的界面质量，并作为后续压电叠层结构与第一衬底100之间的过渡层，从而提高后续压电叠层结构的生长一致性，以及第一衬底100和压电叠层结构之间的粘附性。而且，后续在第二衬底上形成粘合层，并将粘合层贴合于牺牲层以及牺牲层暴露出的压电叠层结构上后，所述谐振器的形成方法还包括：去除第一衬底100，缓冲层105还能够在去除第一衬底100的步骤中用于作为停止层，从而降低去除第一衬底100的难度，并有利于防止后续去除第一衬底100的工艺对压电叠层结构产生影响。
所述缓冲层105的材料可以为氧化硅、氮化硅和氮氧化硅中的一种或多种。本实施例中，所述缓冲层105的材料为氧化硅。
本实施例中，采用沉积工艺形成所述缓冲层105。具体地，所述沉积工艺可以为化学气相沉积工艺或原子层沉积工艺等。
继续参考图1，在所述第一衬底100上形成压电叠层结构130，所述压电叠层结构130包括第一区域100s，所述压电叠层结构130与所述第一衬底100相接触的面为第一正面130a。
所述压电叠层结构130用于实现电信号与声信号之间的相互转换，从而使谐振器对信号进行滤波处理。
本实施例中，所述压电叠层结构130包括第一区域100s，后续在所述第一区域100s形成空腔。具体地，本实施例中，所述第一区域100s包括后续谐振器用于实现滤波功能的有效工作区。
本实施例中，形成所述压电叠层结构130的步骤中，所述压电叠层结构130包括第一电极层110、位于所述第一电极层110上的压电层115以及位于所述压电层115上的第二电极层120，所述第一电极层110与所述第一衬底100相接触的面为所述第一正面130a。本实施例中，所述第二电极层120背向所述第一电极层110的面为第一背面130b。
后续步骤还包括：在所述第一区域100s上形成覆盖所述压电叠层结构130的牺牲层。本实施例中，先在所述第一衬底100上形成所述压电叠层结构130，在形成所述压电叠层结构130的过程中，所述第一衬底100上未形成有牺牲层，第一衬底100的表面平坦度较好，有利于为压电叠层结构130的形成提供良好的界面，进而提高压电叠层结构130中的第一电极层110、压电层115以及第二电极层120的形成质量，例如：有利于提高压电叠层结构130中各个膜层的厚度一致性、晶格取向一致性和薄膜连续性等，进而有利于提升谐振器的性能。
本实施例中，所述第一电极层110用于形成下电极(Bottom Electrode)。
第一电极层110的材料为导电材料或半导体材料。其中，导电材料可以为具有导电性能的金属材料，例如：Al、Cu、Pt、Au、Ir、Os、Re、Pd、Rh、Ru、Mo和W中的一种或多种；半导体材料可以为Si、Ge、SiGe、SiC或SiGeC等。
本实施例中，形成所述第一电极层110的工艺包括物理气相沉积工艺。
所述压电层115的材料为压电材料，压电材料具有压电效应，也就是说，压电材料是受到压力作用时会在两端面间出现电压的晶体材料，利用压电材料的压电效应可实现机械振动(声波)和交流电的互相转换，进而实现声能与电能的转换。
所述压电层115的材料可以为ZnO、AlN、GaN、锆钛酸铝或钛酸铅等具有纤锌矿型结晶结构的压电材料。本实施例中，所述压电层115的材料为AlN。
本实施例中，可以采用化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺等沉积工艺，形成所述压电层115。
本实施例中，所述第二电极层120用于形成上电极(Top Electrode)。
第二电极层120的材料为导电材料或半导体材料。其中，导电材料可以为具有导电性能的金属材料，例如：Al、Cu、Pt、Au、Ir、Os、Re、Pd、Rh、Ru、Mo和W中的一种或多种；半导体材料可以为Si、Ge、SiGe、SiC或SiGeC等。
形成所述第二电极层120的工艺包括物理气相沉积工艺。
后续步骤还包括：在所述第一区域100s的压电叠层结构130上形成牺牲层。
结合参考图2，本实施例中，在所述第一衬底100上形成压电叠层结构130后，在所述第一区域100s上形成覆盖所述压电叠层结构130的牺牲层之前，所述谐振器的形成方法还包括：对所述第二电极层120进行图形化处理，暴露出位于所述第一区域100s的部分压电层120的顶面。
通过对所述第二电极层120进行图形化处理，从而形成上电极。
具体地，在谐振器工作时，所述压电叠层结构130中具有第一电极层110、压电层115以及第二电极层120的三层完整结构的部分用于作为有效谐振的功能层，因此，本实施例中，可以通过上电极的图案来定义有效谐振的区域边缘，也就是有效工作区。
本实施例中，采用干法刻蚀工艺，图形化所述第二电极层120。
结合参考图3，本实施例中，在所述第一衬底100上形成压电叠层结构130之后，形成所述牺牲层之前，所述谐振器的形成方法还包括：在所述第一区域100s的压电叠层结构130中形成第一沟槽10，所述第一沟槽10的底部暴露出所述第一电极层110。
第一沟槽10用于对声波进行横向反射，从而有利于提高声波在空腔中的驻留时间，进而减小能量的耗散，相应有利于提高谐振器的声电转换性能。在其他实施例中，第一沟槽还能够用于限定谐振器有源区的边缘，即谐振器选择有效谐振的区域边缘；第一沟槽与后续制作的第二沟槽共同圈定有效谐振的区域。
本实施例中，所述第一沟槽10位于所述第一区域100s中的有效工作区之外的区域。
本实施例中，形成所述第一沟槽10的步骤中，所述第一沟槽10的底部暴露出所述第一电极层110。
作为一种示例，本实施例中，在对所述第二电极层120进行图形化处理之后，形成所述第一沟槽10。
因此，本实施例中，形成所述第一沟槽10的步骤中，所述第一沟槽10贯穿所述压电层115且第一沟槽10的底部暴露出所述第一电极层110。
参考图4至图6，在所述第一区域100s上形成覆盖所述压电叠层结构130的牺牲层140。
所述牺牲层140用于为后续形成空腔占据空间位置，也就是说，后续通过去除所述牺牲层140，从而在所述牺牲层140的位置处形成空腔。
因此，所述牺牲层140的材料为易于被去除的材料，且后续去除牺牲层140的工艺对所述压电叠层结构130的影响较小，此外，所述牺牲层140的材料能够保证使所述牺牲层140具有较好的覆盖性，从而有利于保证完全覆盖所述第一区域100s的压电叠层结构130。
所述牺牲层140的材料包括PSG(掺磷的氧化硅)、LTO(Li2TiO3，钛酸锂)、BPSG(掺硼和磷的氧化硅)、Ge、光刻胶、多晶硅或非晶碳等材料。本实施例中，所述牺牲层140的材料为PSG。
本实施例中，形成所述牺牲层140的步骤中，所述牺牲层140还填充于所述第一沟槽10中。
本实施例中，形成所述牺牲层140的步骤包括：
如图4所示，在所述压电叠层结构130上形成牺牲材料层125。
所述牺牲材料层125用于形成牺牲层。
本实施例中，采用化学气相沉积(CVD)工艺形成所述牺牲材料层125。
本实施例中，牺牲材料层125还填充于所述第一沟槽10中。
如图5所示，对所述牺牲材料层125进行平坦化处理。
通过对牺牲材料层125进行平坦化处理，从而实现牺牲材料层125的顶面平坦化，进而提高后续牺牲层表面的平坦度。
本实施例中，采用化学机械研磨(CMP)工艺，对所述牺牲材料层125进行平坦化处理。
如图6所示，对所述牺牲材料层125进行平坦化处理之后，图形化所述牺牲材料层125，保留位于所述第一区域100s的牺牲材料层作为所述牺牲层140。
本实施例中，采用干法刻蚀工艺，例如：各向异性的干法刻蚀工艺，图形化所述牺牲材料层125。
参考图7，提供第二衬底200。
后续步骤还包括：在第二衬底200上形成粘合层；将所述粘合层贴合于所述牺牲层140以及所述牺牲层140暴露出的压电叠层结构130上。
所述第二衬底200用于为后续粘合层的形成、以及实现所述粘合层与牺牲层140的贴合提供工艺平台。
本实施例中，所述第二衬底200可以为任意合适的半导体衬底，例如体硅衬底，其还可以是以下所提到的材料中的至少一种：SiGe、SiGe、Sic、SiGeC、TnAs、GaAs、Inp或者其它Ⅲ族和Ⅴ族化合物半导体，还包括这些半导体成的多层结构等，或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)，或者还可以为双面抛光硅片(Double Side PolishedWafers，DSP)，也可为氧化铝等的陶瓷基底、石英或玻璃基底等。
继续参考图7，在所述第二衬底200上形成粘合层210，所述粘合层210与所述第二衬底200相接触的面为第二正面201a，所述粘合层210与所述第二正面210a相背的面为第二背面210b。
后续步骤还包括：将所述粘合层210的第二背面210b贴合于所述牺牲层140以及所述牺牲层140暴露出的压电叠层结构130上，使粘合层210覆盖所述牺牲层140的侧壁且填充于第二衬底200与压电叠层结构130之间，从而通过所述粘合层210将所述牺牲层140密封，进而在后续去除牺牲层140后，能够在牺牲层140的位置处形成空腔。
本实施例中，粘合层210为可形变材料。具体地，所述粘合层210的材料可以为具有较强粘性的有机材料，从而使得通过粘合层210能够实现所述贴合。
具体地，所述粘合层210为受热可形变的材料，受热可形变的所述粘合层210在受热后会变软，从而使得所述粘合层210具有较强的可塑性，在后续将所述粘合层210的第二背面210b贴合于所述牺牲层140以及所述牺牲层140暴露出的压电叠层结构130上时，所述粘合层210能够被挤压变形并填充到第二衬底200与压电叠层结构130之间，从而通过粘合层210能够在形成有凸起结构的第一衬底100上贴合第二衬底200，相应实现对牺牲层140的密封。
本实施例中，所述粘合层210的材料为干膜(Dry film)。
干膜是一种用于半导体芯片封装或印刷电路板制造时所采用的具有粘性的光致抗蚀膜，在一实施例中，干膜光刻胶的制造是将无溶剂型光致抗蚀剂涂在涤纶片基上，再覆上聚乙烯薄膜；使用时揭去聚乙烯薄膜，把无溶剂型光致抗蚀剂压于基版上，经曝光显影处理，即可在干膜光刻胶内形成图形。
在其他实施例中，所述粘合层的材料还可以为粘片膜(Die attach film，DAF)等其他具有较强粘性的有机材料。
本实施例中，形成所述粘合层210的工艺包括旋涂工艺。
需要说明的是，后续步骤还包括：将所述粘合层210的第二背面210b贴合于所述牺牲层140以及所述牺牲层140暴露出的压电叠层结构130上，所述粘合层210需要能够将所述牺牲层140密封，因此，形成所述粘合层210的步骤中，所述粘合层210的厚度需要根据所述牺牲层140的厚度而定。本实施例中，所述粘合层210的厚度需大于后续牺牲层140的厚度。
本实施例中，形成所述粘合层210的步骤中，所述粘合层210的厚度为0.5μm至40μm，例如：15μm或20μm等。
参考图8，将所述粘合层210的第二背面210b贴合于所述牺牲层140以及所述牺牲层140暴露出的压电叠层结构130上，使粘合层210覆盖所述牺牲层140的侧壁且填充于第二衬底200与压电叠层结构130之间。
具体地，粘合层210覆盖牺牲层140的顶部和侧壁、以及牺牲层140所暴露出的压电叠层结构130上，以实现贴合，进而使粘合层210将牺牲层140密封。
因此，在后续去除所述第一衬底100、以及形成暴露出牺牲层140的释放孔并通过所述释放孔去除牺牲层140后，即可形成空腔。
本实施例中，利用了所述粘合层210的可形变特性和可塑性，在形成有凸起结构的第一衬底100上贴合第二衬底200，也就是说，在形成有牺牲层140的第一衬底100上贴合第二衬底200，相应实现对所述牺牲层140的密封，从而有利于提高形成空腔的便捷性和可操作性，还有利于节约成本。
本实施例中，采用键合(bonding)工艺，将所述粘合层210的第二背面210b贴合于所述牺牲层140以及所述牺牲层140暴露出的压电叠层结构130上。通过键合的方式实现所述贴合，从而将密封牺牲层140的工艺与现有的键合工艺相兼容，有利于提高工艺整合度和工艺兼容性。
具体地，本实施例中，所述粘合层210为材质较软、受热可形变的材料，在进行键合的过程中，将所述粘合层210的第二背面210b压合到所述牺牲层140上，并对粘合层210进行升温处理，所述粘合层210在受热后会变软，从而使粘合层210填充到所述牺牲层140侧壁与压电叠层结构130之间围成的空隙中，进而将所述牺牲层140的顶部和侧壁密封。
本实施例中，为保证所述粘合层210能够变的足够软，以使粘合层210能够将第二衬底200贴合到形成有凸起结构的第一衬底100上，并密封所述牺牲层140的顶部和侧壁，同时，还需防止温度过高会对压电叠层结构130或其他膜层结构造成损伤，或者防止温度过高对粘合层210的粘性造成影响，本实施例中，所述键合工艺的温度为50℃至300℃。
需要说明的是，为保证粘合层210能够将牺牲层140的顶部和侧壁密封，本实施例中，在形成所述粘合层210的步骤中，所述粘合层210的厚度较大，所述粘合层210的厚度大于牺牲层140的厚度。
因此，在将所述粘合层210贴合于牺牲层140以及牺牲层140暴露出的压电叠层结构130上的步骤中，所述牺牲层140的顶面与第二衬底200之间还保留有部分厚度的粘合层210，有利于防止出现部分的粘合层210和压电叠层结构130未完全贴合的问题，相应有利于防止出现粘合层210与压电叠层结构130之间出现空隙的问题，从而保证粘合层210将牺牲层140的顶部和侧壁密封，有利于提高工艺稳定性、降低工艺风险，而且，通过使牺牲层140的顶面与第二衬底200之间还保留有部分厚度的粘合层210，还有利于降低贴合的难度。
具体地，本实施例中，位于所述牺牲层140顶面与第二衬底200之间的所述粘合层210的厚度为0.5μm至35μm，例如：15μm。
在其他实施例中，根据实际的工艺，在实现贴合的步骤中，所述牺牲层的顶面与第二衬底之间还可以不保留有部分厚度的粘合层，也就是说，牺牲层的顶面直接与第二衬底相接触，相应地，所述粘合层填充于第二衬底与压电叠层结构之间，从而通过所述第二衬底和粘合层将所述牺牲层的顶面和侧壁密封。
参考图9，在实现所述贴合后，去除所述第一衬底100，暴露出所述压电叠层结构130的第一正面130a。
去除第一衬底100，暴露出压电叠层结构130的第一正面130a，为后续工艺做准备。
本实施例中，暴露出压电叠层结构130的第一正面130a，还为后续形成贯穿压电叠层结构130的释放孔做准备。
具体地，本实施例中，暴露出所述压电叠层结构130的第一电极层110，还为后续对第一电极层110进行图形化处理做准备。
本实施例中，去除所述第一衬底100的步骤包括：对所述第一衬底100进行研磨处理，去除部分厚度的所述第一衬底100；在对所述第一衬底100进行研磨处理后，采用湿法刻蚀工艺，去除剩余的所述第一衬底100。
通过对第一衬底100进行研磨处理，从而实现对第一衬底100的减薄，进而减小后续湿法刻蚀工艺的难度。
本实施例中，采用化学机械研磨工艺，对第一衬底100进行研磨处理。
本实施例中，所述湿法刻蚀工艺的刻蚀溶液包括TMAH(四甲基氢氧化铵)溶液等。
需要说明的是，本实施例中，在去除所述第一衬底100的步骤中，以所述缓冲层105作为停止层，去除第一衬底100，有利于降低去除第一衬底100的难度，并有利于防止去除第一衬底100的工艺对压电叠层结构130造成损伤。
本实施例中，在去除所述第一衬底100后，所述谐振器的形成方法还包括：去除所述缓冲层105。具体地，采用湿法刻蚀工艺，去除所述缓冲层105。本实施例中，通过氢氟酸溶液，进行所述湿法刻蚀工艺。
需要说明的是，本实施例中，结合参考图10，本实施例中，在去除第一衬底100后，所述谐振器的形成方法还包括：对所述第一电极层110进行图形化处理，暴露出部分位于所述第一区域100s的压电层115顶面。
通过对所述第一电极层110进行图形化处理，从而形成下电极。具体地，在谐振器工作时，所述压电叠层结构130中具有第一电极层110、压电层115以及第二电极层120的三层完整结构的部分用于作为有效谐振的功能层，因此，本实施例中，可以通过下电极与上电极的图案共同定义有效谐振的区域边缘，也就是有效工作区。
本实施例中，采用干法刻蚀工艺，图形化所述第一电极层110。
结合参考图11，本实施例中，在去除所述第一衬底100，暴露出所述压电叠层结构130的第一正面130a之后，所述谐振器的形成方法还包括：在所述有效第一区域100s的压电叠层结构130中形成第二沟槽20。
所述第二沟槽20用于对声波进行横向反射，从而提高声波在空腔中的驻留时间，进而减小能量的耗散，相应有利于提高谐振器的声电转换性能。在其他实施例中，第二沟槽还能够用于限定谐振器有源区的边缘，即谐振器选择有效谐振的区域边缘；第二沟槽与第一沟槽共同圈定有效谐振的区域。
本实施例中，所述第二沟槽20位于所述第一区域100s中的有效工作区之外的区域。
本实施例中，由于去除第一衬底100后，暴露出了压电叠层结构130的第一正面130a，因此，易于在压电叠层结构130中形成第二沟槽20，从而进一步提升谐振器的性能。
本实施例中，形成所述第二沟槽20的步骤中，所述第二沟槽20的底部暴露出所述第二电极层120。
本实施例中，所述第二沟槽20的开口背向所述第二衬底200。
本实施例中，在形成所述第二沟槽20的步骤中，还图形化所述压电层115，从而定义有效工作区的区域。
参考图12，形成贯穿所述压电叠层结构130的释放孔30，或者，形成贯穿所述第二衬底200的释放孔30，所述释放孔30暴露出所述牺牲层140。
所述释放孔30暴露出所述牺牲层140，从而后续能够通过释放孔30去除所述牺牲层140。
本实施例中，所述释放孔30的数量为多个，从而提高后续通过释放孔30去除牺牲层140的效率。
作为一种示例，本实施例中，所述释放孔30贯穿所述压电叠层结构130。
在其他实施例中，所述释放孔还可以贯穿所述第二衬底，相应的，当牺牲层的顶部与第二衬底之间还保留有粘合层时，释放孔相应贯穿第二衬底和所述粘合层，以暴露出所述牺牲层。通过使释放孔贯穿第二衬底，有利于防止对压电叠层结构造成损伤。
本实施例中，采用干法刻蚀工艺，刻蚀压电叠层结构130，形成释放孔30。
参考图13，通过所述释放孔30去除所述牺牲层140，形成空腔40。
通过形成空腔40，使压电叠层结构130与空气相接触，使声波在空腔40与压电叠层结构130的交界面处发生反射，从而使谐振器在工作时能够正常产生振动，进而使谐振器能够正常工作；而且，压电叠层结构130与空气相接触，能有效地将谐振器的漏波从空气与压电叠层结构130的交界面处反射回衬底表面，从而提高电能与机械能的转换效率，也即提高了品质因子(Q值)。
本实施例中，采用湿法刻蚀工艺，去除所述牺牲层140。所述湿法刻蚀工艺的刻蚀溶液包括BOE(Buffered Oxide Etch，缓冲氧化物刻蚀液)溶液或HF溶液。其中，BOE溶液由氢氟酸与水，或由氟化铵与水混合而成。
本实施例中，形成空腔40后，所述第一沟槽10的开口与所述空腔40相连通，从而使得所述第一沟槽10能够对声波起到横向反射作用，进而减小能量的耗散，提高谐振器的声电转换能力。
本实施例中，在形成所述空腔40后，所述第二沟槽20的开口背向所述空腔40，所述第二沟槽20与所述空腔40由所述第二电极层120相隔离。所述第二沟槽20也能够对声波起到横向反射作用，相应提高谐振器的声电转换能力。
相应的，本发明还提供一种谐振器。继续参考图13，示出了本发明谐振器一实施例的结构示意图。
所述谐振器包括：衬底200；粘合层210，位于所述衬底200上；压电叠层结构130，位于所述粘合层210上，所述压电叠层结构130包括第一区域100s，位于所述第一区域100s的压电叠层结构130与所述粘合层210围成空腔40，所述空腔40的侧壁暴露出所述粘合层210；贯穿所述压电叠层结构130的释放孔30，或者，贯穿所述衬底200的释放孔30，所述释放孔30与空腔40相连通。
本实施例中，所述衬底200为第二衬底200。
本发明实施例提供的谐振器中，还包括粘合层210，位于第二衬底200上；压电叠层结构130还位于所述粘合层210上，且位于所述有效第一区域100s的压电叠层结构130与所述粘合层210围成空腔40，空腔40的侧壁暴露出粘合层210，空腔40不位于第二衬底200中，形成空腔40通常包括先形成牺牲层再通过释放孔30去除牺牲层的步骤，空腔40由压电叠层结构130与粘合层210围成，由于先形成压电叠层结构130、再在压电叠层结构130上形成牺牲层，随后将粘合层210贴合于牺牲层上并形成释放孔30，再通过释放孔30去除所述牺牲层，压电叠层结构130可直接形成于另一衬底上，从而为压电叠层结构130的形成提供良好的界面和平坦的表面，进而有利于提高所述压电叠层结构130的薄膜质量，例如：压电叠层结构130中各个膜层的厚度一致性、晶格取向一致性以及薄膜连续性等，进而提高谐振器的性能。
第二衬底200用于为工艺制程提供工艺平台。具体的，第二衬底200为粘合层210的形成、以及粘合层210和压电叠层结构130的贴合提供工艺平台。
本实施例中，所述第二衬底200可以为任意合适的半导体衬底，例如体硅衬底，其还可以是以下所提到的材料中的至少一种：SiGe、SiGe、Sic、SiGeC、TnAs、GaAs、Inp或者其它Ⅲ族和Ⅴ族化合物半导体，还包括这些半导体成的多层结构等，或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)，或者还可以为双面抛光硅片(Double Side PolishedWafers，DSP)，也可为氧化铝等的陶瓷基底、石英或玻璃基底等。
在空腔40的形成过程中，所述粘合层210用于将牺牲层密封，从而在利用释放孔30去除牺牲层后，即可形成空腔40。粘合层210还用于实现所述第二衬底200与压电叠层结构130的贴合。
本实施例中，所述粘合层210的材料为可形变材料。具体地，所述粘合层210的材料可以为具有较强粘性的有机材料，从而使得通过所述粘合层210能够实现所述贴合。
具体地，所述粘合层210为受热可形变的材料，受热可形变的所述粘合层210在受热后会变软，从而使得所述粘合层210具有较强的可塑性，在所述空腔40的形成过程中，在将所述粘合层210的第二背面210b贴合于牺牲层以及牺牲层暴露出的压电叠层结构130上时，所述粘合层210能够被挤压变形并填充到第二衬底200与压电叠层结构130之间，从而通过粘合层210能够在形成有凸起结构的第一衬底上贴合第二衬底200，相应实现对牺牲层的密封，进而在去除牺牲层后即可形成所述空腔40。
本实施例中，所述粘合层210的材料为干膜(Dry film)。
干膜是一种用于半导体芯片封装或印刷电路板制造时所采用的具有粘性的光致抗蚀膜，在一实施例中，干膜光刻胶的制造是将无溶剂型光致抗蚀剂涂在涤纶片基上，再覆上聚乙烯薄膜；使用时揭去聚乙烯薄膜，把无溶剂型光致抗蚀剂压于基版上，经曝光显影处理，即可在干膜光刻胶内形成图形。
在其他实施例中，所述粘合层的材料还可以为粘片膜(Die attach film，DAF)等其他具有较强粘性的有机材料。
本实施例中，空腔40的底部与第二衬底200之间还保留有部分厚度的所述粘合层210，也就是说，空腔40的底部还暴露出所述粘合层210，从而有利于保证在形成空腔40的过程中，粘合层210能够将牺牲层的顶部和侧壁密封。具体地，本实施例中，位于空腔40的底部与第二衬底200之间的所述粘合层210的厚度为0.5μm至35μm，例如：15μm。
在其他实施例中，根据实际形成空腔的工艺，所述空腔的底部与第二衬底之间还可以不保留有粘合层，也就是说，所述空腔的底部暴露出所述第二衬底。
所述压电叠层结构130用于实现电信号与声信号之间的相互转换，从而使谐振器对信号进行滤波处理。
本实施例中，所述压电叠层结构130包括第一区域100s，所述第一区域100s包括谐振器用于实现滤波功能的有效工作区(未标示)。
所述压电叠层结构130包括第二电极层120、位于第二电极层120上的压电层115以及位于压电层115上的第一电极层110，所述第一电极层110背向所述第二电极层120的面为第一正面130a，所述第二电极层120背向第一电极层110的面为第一背面130b；空腔40暴露出第二电极层120的第一背面130b。
本实施例中，第二电极层120为上电极(Top Electrode)。具体地，在谐振器工作时，压电叠层结构130中具有第一电极层110、压电层115以及第二电极层120的三层完整结构的部分用于作为有效谐振的功能层，因此，本实施例中，可以通过上电极的图案来定义有效谐振的区域边缘，也就是有效工作区。
第二电极层120的材料为导电材料或半导体材料。其中，导电材料可以为具有导电性能的金属材料，例如：Al、Cu、Pt、Au、Ir、Os、Re、Pd、Rh、Ru、Mo和W中的一种或多种；半导体材料可以为Si、Ge、SiGe、SiC或SiGeC等。
压电层115的材料为压电材料，压电材料具有压电效应，压电材料是受到压力作用时会在两端面间出现电压的晶体材料，利用压电材料的压电效应可实现机械振动(声波)和交流电的互相转换，进而实现声能与电能的转换。
所述压电层115的材料可以为ZnO、AlN、GaN、锆钛酸铝或钛酸铅等具有纤锌矿型结晶结构的压电材料。本实施例中，所述压电层115的材料为AlN。
本实施例中，所述第一电极层110为下电极(Bottom Electrode)。本实施例中，可以通过下电极与上电极的图案共同定义有效谐振的区域边缘，也就是有效工作区。
第一电极层110的材料为导电材料或半导体材料。其中，导电材料可以为具有导电性能的金属材料，例如：Al、Cu、Pt、Au、Ir、Os、Re、Pd、Rh、Ru、Mo和W中的一种或多种；半导体材料可以为Si、Ge、SiGe、SiC或SiGeC等。
通过设置空腔40，使压电叠层结构130与空气相接触，使声波在空腔40与压电叠层结构130的交界面处发生反射，从而使谐振器在工作时能够正常产生振动，进而使谐振器能够正常工作；而且，压电叠层结构130与空气相接触，能有效地将谐振器的漏波从空气与压电叠层结构130的交界面处反射回衬底表面，从而提高电能与机械能的转换效率，也即提高了品质因子(Q值)。
本实施例中，所述空腔40还暴露出部分位于第一区域100s的压电层115。
所述谐振器还包括：第一沟槽10，位于所述压电叠层结构130中，所述第一沟槽10的开口与所述空腔40相连通，且所述第一沟槽10的底部暴露出所述第一电极层110。
所述第一沟槽10的开口与空腔40相连通，从而使得第一沟槽10能够对声波起到横向反射作用，有利于减小能量的耗散，进而提高谐振器的声电转换能力。在其他实施例中，第一沟槽还能够用于限定谐振器有源区的边缘，即谐振器选择有效谐振的区域边缘；第一沟槽与第二沟槽共同圈定有效谐振的区域。
本实施例中，第一沟槽10位于第一区域100s中的有效工作区之外的区域。
本实施例中，所述第一沟槽10贯穿所述压电层115且第一沟槽10的底部暴露出所述第一电极层110。
所述谐振器还包括：第二沟槽20，位于所述压电叠层结构130中，所述第二沟槽20的底部暴露出所述第二电极层120，所述第二沟槽20的开口背向所述空腔40，且所述第二沟槽20与所述空腔40由所述第二电极层120相隔离。
所述第二沟槽20与所述空腔40由所述第二电极层120相隔离。所述第二沟槽20也能够对声波起到横向反射作用，相应提高谐振器的声电转换能力。
本实施例中，所述第二沟槽20位于所述第一区域100s中的有效工作区之外的区域。
释放孔30与空腔40相连通。释放孔30用于释放牺牲层，从而形成所述空腔40。
本实施例中，所述释放孔30的数量为多个，从而提高去除牺牲层的效率。
作为一种示例，本实施例中，所述释放孔30贯穿所述压电叠层结构130。
在其他实施例中，所述释放孔还可以贯穿第二衬底，相应的，当空腔的顶部与所述第二衬底之间还保留有粘合层时，释放孔相应贯穿第二衬底、以及位于空腔顶部与第二衬底之间的粘合层。通过使释放孔贯穿第二衬底，有利于防止对压电叠层结构造成损伤，进而有利于提高谐振器的性能。
所述谐振器可以采用前述实施例所述谐振器的形成方法所形成，也可以采用其他谐振器的形成方法所形成。本实施例中，对所述谐振器的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种谐振器的形成方法，其特征在于，包括：
提供第一衬底；
在所述第一衬底上形成压电叠层结构，所述压电叠层结构包括第一区域，所述压电叠层结构与所述第一衬底相接触的面为第一正面；
在所述第一区域上形成覆盖所述压电叠层结构的牺牲层；
提供第二衬底；
在所述第二衬底上形成粘合层，所述粘合层与所述第二衬底相接触的面为第二正面，所述粘合层与所述第二正面相背的面为第二背面；
将所述粘合层的第二背面贴合于所述牺牲层以及所述牺牲层暴露出的压电叠层结构上，使粘合层覆盖所述牺牲层的侧壁且填充于第二衬底与压电叠层结构之间；
在实现所述贴合后，去除所述第一衬底，暴露出所述压电叠层结构的第一正面；
形成贯穿所述压电叠层结构的释放孔，或者，形成贯穿所述第二衬底的释放孔，所述释放孔暴露出所述牺牲层；
通过所述释放孔去除所述牺牲层，形成空腔。
2.如权利要求1所述的谐振器的形成方法，其特征在于，在形成所述压电叠层结构的步骤中，所述压电叠层结构包括第一电极层、位于所述第一电极层上的压电层以及位于所述压电层上的第二电极层，所述第一电极层与所述第一衬底相接触的面为所述第一正面。
3.如权利要求2所述的谐振器的形成方法，其特征在于，在所述第一衬底上形成压电叠层结构后，在所述第一区域上形成覆盖所述压电叠层结构的牺牲层之前，所述谐振器的形成方法还包括：对所述第二电极层进行图形化处理，暴露出位于所述第一区域的部分压电层的顶面。
4.如权利要求2所述的谐振器的形成方法，其特征在于，在所述第一衬底上形成压电叠层结构之后，形成所述牺牲层之前，所述谐振器的形成方法还包括：在所述第一区域的压电叠层结构中形成第一沟槽，所述第一沟槽的底部暴露出所述第一电极层；
形成所述空腔后，所述第一沟槽的开口与所述空腔相连通。
5.如权利要求2所述的谐振器的形成方法，其特征在于，在去除所述第一衬底，暴露出所述压电叠层结构的第一正面之后，所述谐振器的形成方法还包括：在所述第一区域的压电叠层结构中形成第二沟槽，所述第二沟槽的底部暴露出所述第二电极层；
在形成所述空腔后，所述第二沟槽的开口背向所述空腔，所述第二沟槽与所述空腔由所述第二电极层相隔离。
6.如权利要求1所述的谐振器的形成方法，其特征在于，所述粘合层的材料为可形变材料。
7.如权利要求1所述的谐振器的形成方法，其特征在于，所述粘合层的材料包括干膜或粘片膜。
8.如权利要求1所述的谐振器的形成方法，其特征在于，采用键合工艺，将所述粘合层的第二背面贴合于所述牺牲层以及所述牺牲层暴露出的压电叠层结构上。
9.如权利要求8所述的谐振器的形成方法，其特征在于，所述键合工艺的温度为50℃至300℃。
10.如权利要求1所述的谐振器的形成方法，其特征在于，形成所述粘合层的步骤中，所述粘合层的厚度为0.5μm至40μm。
11.如权利要求1所述的谐振器的形成方法，其特征在于，在将所述粘合层的第二背面贴合于所述牺牲层以及所述牺牲层所暴露出的压电叠层结构上的步骤中，所述牺牲层的顶面与所述第二衬底之间还保留有部分厚度的所述粘合层。
12.如权利要求11所述的谐振器的形成方法，其特征在于，在将所述粘合层贴合于所述牺牲层以及所述牺牲层所暴露出的压电叠层结构上的步骤中，位于所述牺牲层顶面与所述第二衬底之间的所述粘合层的厚度为0.5μm至35μm。
13.如权利要求1所述的谐振器的形成方法，其特征在于，去除所述第一衬底的步骤包括：对所述第一衬底进行研磨处理，去除部分厚度的所述第一衬底；
在对所述第一衬底进行研磨处理后，采用湿法刻蚀工艺，去除剩余的所述第一衬底。
14.如权利要求1所述的谐振器的形成方法，其特征在于，在所述第一衬底上形成所述压电叠层结构之前，所述谐振器的形成方法还包括：在所述第一衬底上形成缓冲层；
在去除所述第一衬底的步骤中，以所述缓冲层作为停止层，去除所述第一衬底；
在去除所述第一衬底后，所述谐振器的形成方法还包括：去除所述缓冲层。
15.如权利要求1或3所述的谐振器的形成方法，其特征在于，形成所述牺牲层的步骤包括：在所述压电叠层结构上形成牺牲材料层；
对所述牺牲材料层进行平坦化处理；
对所述牺牲材料层进行平坦化处理之后，图形化所述牺牲材料层，保留位于所述第一区域的牺牲材料层作为所述牺牲层。
16.一种谐振器，其特征在于，包括：
衬底；
粘合层，位于所述衬底上；
压电叠层结构，位于所述粘合层上，所述压电叠层结构包括第一区域，位于所述第一区域的压电叠层结构与所述粘合层围成空腔，所述空腔的侧壁暴露出所述粘合层，所述空腔的底部和侧壁均是粘合层；
贯穿所述压电叠层结构的释放孔，或者，贯穿所述衬底的释放孔，所述释放孔与所述空腔相连通。
17.如权利要求16所述的谐振器，其特征在于，所述粘合层的材料包括干膜或粘片膜。
18.如权利要求16所述的谐振器，其特征在于，所述压电叠层结构包括第二电极层、位于所述第二电极层上的压电层以及位于所述压电层上的第一电极层，所述第一电极层背向所述第二电极层的面为第一正面，所述第二电极层背向所述第一电极层的面为第一背面；
所述空腔暴露出所述第二电极层的第一背面。
19.如权利要求18所述的谐振器，其特征在于，所述谐振器还包括：第一沟槽，位于所述第一区域的压电叠层结构中，所述第一沟槽的开口与所述空腔相连通，且所述第一沟槽的底部暴露出所述第一电极层。
20.如权利要求18所述的谐振器，其特征在于，所述谐振器还包括：第二沟槽，位于所述第一区域的压电叠层结构中，所述第二沟槽的底部暴露出所述第二电极层，所述第二沟槽的开口背向所述空腔，且所述第二沟槽与所述空腔由所述第二电极层相隔离。
CN201911415323.6A 2019-12-31 2019-12-31 谐振器及其形成方法 Active CN112117987B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201911415323.6A CN112117987B (zh) 2019-12-31 2019-12-31 谐振器及其形成方法
JP2021504342A JP7255910B2 (ja) 2019-12-31 2020-06-29 共振器及びその形成方法
PCT/CN2020/098840 WO2021135101A1 (zh) 2019-12-31 2020-06-29 谐振器及其形成方法
US17/203,041 US20210226600A1 (en) 2019-12-31 2021-03-16 Resonator and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911415323.6A CN112117987B (zh) 2019-12-31 2019-12-31 谐振器及其形成方法

Publications (2)

Publication Number Publication Date
CN112117987A CN112117987A (zh) 2020-12-22
CN112117987B true CN112117987B (zh) 2023-12-12

Family

ID=73796548

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911415323.6A Active CN112117987B (zh) 2019-12-31 2019-12-31 谐振器及其形成方法

Country Status (4)

Country Link
US (1) US20210226600A1 (zh)
JP (1) JP7255910B2 (zh)
CN (1) CN112117987B (zh)
WO (1) WO2021135101A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112953388B (zh) * 2021-03-03 2023-08-18 苏州汉天下电子有限公司 一种谐振器的制作方法
CN113346864B (zh) * 2021-05-28 2022-01-04 杭州星阖科技有限公司 一种体声波谐振器及其制作方法
CN113572447B (zh) * 2021-09-23 2022-03-01 深圳新声半导体有限公司 用于体声波谐振器封装的方法
CN113572444B (zh) * 2021-09-23 2022-02-18 深圳新声半导体有限公司 用于体声波谐振器制作的方法
US20220103146A1 (en) * 2021-10-19 2022-03-31 Newsonic Technologies Film bulk acoustic resonator structure and fabricating method
US20220103158A1 (en) 2021-10-19 2022-03-31 Newsonic Technologies Film bulk acoustic resonator structure and fabricating method
CN114221631B (zh) * 2021-12-21 2023-12-08 武汉敏声新技术有限公司 谐振器及其制备方法、滤波器
CN115225058B (zh) * 2022-09-20 2023-01-10 深圳新声半导体有限公司 谐振结构、用于制作谐振结构的方法
US11689171B2 (en) * 2022-11-18 2023-06-27 Shenzhen Newsonic Technologies Co., Ltd. Bulk acoustic wave resonator and fabrication method thereof
WO2024105623A1 (en) * 2022-11-18 2024-05-23 Shenzhen Newsonic Technologies Co., Ltd. Bulk acoustic wave resonator and fabrication method thereof
CN117069053A (zh) * 2023-09-04 2023-11-17 武汉敏声新技术有限公司 半导体器件及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1794572A (zh) * 2004-12-22 2006-06-28 安捷伦科技有限公司 用选择性金属蚀刻提高声共振器的性能
JP2007036914A (ja) * 2005-07-29 2007-02-08 Doshisha 薄膜共振器
CN107706118A (zh) * 2017-09-07 2018-02-16 维沃移动通信有限公司 一种芯片封装方法及芯片封装结构
CN109474254A (zh) * 2018-10-31 2019-03-15 武汉衍熙微器件有限公司 一种声波器件及其制作方法
CN110149100A (zh) * 2018-02-12 2019-08-20 诺思（天津）微系统有限公司 柔性电子器件及其制备方法
CN110289825A (zh) * 2019-07-29 2019-09-27 贵州中科汉天下微电子有限公司 一种薄膜体声波谐振器及其制造方法、滤波器以及双工器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005295250A (ja) * 2004-03-31 2005-10-20 Toshiba Corp 薄膜圧電共振器及びその製造方法
CN103765768B (zh) * 2011-08-26 2016-06-01 株式会社村田制作所 压电器件以及压电器件的制造方法
JP5992912B2 (ja) * 2011-09-02 2016-09-14 株式会社村田製作所 弾性波装置及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1794572A (zh) * 2004-12-22 2006-06-28 安捷伦科技有限公司 用选择性金属蚀刻提高声共振器的性能
JP2007036914A (ja) * 2005-07-29 2007-02-08 Doshisha 薄膜共振器
CN107706118A (zh) * 2017-09-07 2018-02-16 维沃移动通信有限公司 一种芯片封装方法及芯片封装结构
CN110149100A (zh) * 2018-02-12 2019-08-20 诺思（天津）微系统有限公司 柔性电子器件及其制备方法
CN109474254A (zh) * 2018-10-31 2019-03-15 武汉衍熙微器件有限公司 一种声波器件及其制作方法
CN110289825A (zh) * 2019-07-29 2019-09-27 贵州中科汉天下微电子有限公司 一种薄膜体声波谐振器及其制造方法、滤波器以及双工器

Also Published As

Publication number Publication date
JP7255910B2 (ja) 2023-04-11
CN112117987A (zh) 2020-12-22
JP2022518313A (ja) 2022-03-15
WO2021135101A1 (zh) 2021-07-08
US20210226600A1 (en) 2021-07-22

Similar Documents

Publication Publication Date Title
CN112117987B (zh) 谐振器及其形成方法
CN108667437B (zh) 一种薄膜体声波谐振器及其制造方法和电子装置
US11942917B2 (en) Film bulk acoustic resonator and fabrication method thereof
US11005448B2 (en) Film bulk acoustic wave resonators and fabrication methods thereof
CN107181472B (zh) 薄膜体声波谐振器、半导体器件及其制造方法
US20200331750A1 (en) Methods of fabricating semiconductor structures including cavities filled with a sacrificial material
CN112039479B (zh) 一种薄膜体声波谐振器及其制造方法
US20210184645A1 (en) Packaging module and packaging method of baw resonator
WO2021253757A1 (zh) 一种薄膜声波滤波器及其制造方法
CN112039470B (zh) 薄膜体声波谐振器的制造方法
CN112087217B (zh) Q值提升的fbar谐振器制造方法
CN112087209A (zh) 谐振器制造方法
CN114070223A (zh) 薄膜体声波谐振器及其制造方法
WO2022063053A1 (zh) 谐振器制造方法及谐振器
CN112039477A (zh) 一种薄膜体声波谐振器及其制造方法
US8299506B2 (en) Integration of MEMS and CMOS devices on a chip
US20230041856A1 (en) Transversely-excited film bulk acoustic resonator (xbar)
CN111769814B (zh) 封装结构及其制造方法
CN112054779B (zh) 薄膜体声波谐振器及其制造方法
WO2020199506A1 (zh) 体声波谐振器及其制造方法和滤波器、射频通信系统
CN114978077A (zh) 薄膜体声波谐振器的制造方法
US20240186973A1 (en) Film bulk acoustic resonator and fabrication method thereof
CN114337584A (zh) 谐振器及其形成方法
CN112117985B (zh) 谐振器及其形成方法
CN116260420A (zh) 谐振器及其形成方法、滤波器、电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant