JP2005295250A - 薄膜圧電共振器及びその製造方法 - Google Patents

Abstract

【課題】 スプリアス振動を起こす等の不具合を生ずることのない薄膜圧電共振器を得る。
【解決手段】 第二のシリコン基板２上に貫通孔が形成された第一のシリコン基板１が接着され、その上に薄膜圧電共振器本体が形成される。
【選択図】 図１

Description

本発明は，高周波フィルタや高周波発振器として応用が可能な、圧電体薄膜の厚み縦振動を用いた薄膜圧電共振器、及びその製造方法に関する。

近年無線通信技術はめざましい発展を遂げ、さらに情報の高速伝送を目的とした開発が続けられている。これら無線通信技術で用いられる周波数域は、PHSシステムや第3世代携帯通信、無線LANなどの導入により2GHz前後での周波数帯も市場において広く使われだし、加入者の数、端末数なども飛躍的に増大している。情報伝送量の高速化を目的に搬送波の周波数そのものはさらに高周波化をたどり、無線LANシステムにおいては5GHz帯までの商用化も開始された。

これら高周波通信機器に関して小型、軽量化の要求は強く、特にパーソナルコンピューター（PC）用途においてはPCカードでの使用ができるよう、薄く製作することが非常に重要である。PCカード等の無線機器は一般に高周波（RF）を処理する、RFフロントエンド部とディジタル信号処理を行うベースバンド（BB）部に大別される。このうちBB部は信号の変・復調をディジタル信号処理で行う部分であり、基本的にはSi基板をベースとしたLSIチップによって構成することができるため、BB部の高さは容易に1mm以下程度にまで低くすることができる。一方RF部は高周波の信号をアナログ信号として増幅や周波数変換などを行う部分であり、LSIチップだけで構成するのは難しく、発振器やフィルターなど多くの受動部品を含む複雑な構成となる。受動部品のうち、フィルターは従来、誘電体フィルターやLCフィルターが用いられていたがこれらの部品は高周波信号を空洞共振器やLC回路の通過帯域特性を用いてフィルタリングするため、本質的に小型化が難しく、数mmの高さ以下にするのが極めて困難であった。このためこれらの高周波機器の小型化、薄型化に限界があった。

このような課題を解決するために、薄膜圧電共振器（FBAR：Film Bulk Acoustic Wave Resonator）が注目されている。薄膜圧電共振器は窒化アルミニウム（AlN）や酸化亜鉛（ZnO）からなる薄膜圧電体を2枚の電極で挟み込み、基板上に形成された空洞上に作りつけた素子である。図５にその概略構造図を示す。薄膜圧電共振子は、空気層に接した下部電極及び上部電極と圧電体膜を合わせた厚み方向に周波数の共振を得るもので、成膜で作りやすい範囲の0.5μm〜数μmの厚さが数GHzに相当し、GHz帯の高周波領域の共振に有利である。帯域通過フィルター応用に関してはこの薄膜圧電共振子2個を直列接続、1個を並列接続するラダー型で構成することができる。並列接続と直列接続の共振器の中心周波数をわずかに変え、例えば直列に接続した共振器の共振周波数と並列に接続した共振器の反共振周波数が一致するように調整することで、帯域通過フィルターを得ている。薄膜圧電共振器は半導体基板上に薄膜を主に構成するため、非常に小型化が容易で特に高さに関しては既存フィルターでは困難な1mm以下の寸法を容易に実現できる。またトランジスタやＩＣ、ＬＳＩとの実装も容易である。

従来のＦＢＡＲの構造として、図１７のような構成がある。しかしながら良好な特性の薄膜圧電共振器を作製するのには次のような課題があった。
（１）基板裏面にキャビティを形成する際、基板の厚みがかなりあるため、キャビティ形成のためのエッチングを行うと、基板裏面の開口径と基板表面の開口径の大きさの違いが大きくなる（寸法変換差が大きくなる）。
（２）基板裏面のキャビティがそのまま薄膜圧電共振器を露出する構造となるため、基板裏面からの水分の浸入を防止することができない。

このような問題点を解決するため、特許文献１のような構造が考えられている（図１８参照）。図１８において、空洞部２０６は比較的層厚の薄い第１の半導体層２０９に形成されるため、上記（１）のような、寸法変換差の問題が発生しにくい。また、空洞部６は半導体基板１上に形成されるため、薄膜圧電素子が露出することはなく、上記（２）の問題も生じにくい。
特開平９−８３０２９号公報

しかしながら、図１８の構造は、以下の問題点がある。すなわち、半導体基板２０１上に圧電素子を形成した後、半導体基板２０１表面から空洞部２０６形成のためのエッチングを施さなければならない。そのため、空洞部２０６の横幅が大きくなり、第１の電極２０２、圧電体薄膜２０３、第２の電極２０４を支持力を大きく損なうことになり、ひいては薄膜圧電素子がスプリアス振動を起こす可能性が高くなるという問題点がある。

本発明は上記の問題点を解決すべくなされたもので、スプリアス振動を起こす等の不具合を生ずることのない薄膜圧電共振器を得ることを目的とする。

上記の課題を解決するために本発明の薄膜圧電共振器は、表面、裏面を貫く第一の貫通孔が形成される第一の基板と、前記第一の基板下に載置される第二の基板と、前記貫通孔上に形成され、かつその幅が前記貫通孔の幅より大きい下部電極と、前記下部電極上に形成される圧電膜と、前記圧電膜上に形成される上部電極と、を具備し、前記貫通孔と前記第一の基板の表面とでキャビティを構成することを特徴とする。

また、本発明の薄膜圧電共振器の製造方法は、第一の基板表面に下部電極、圧電膜、上部電極を形成する工程と、前記第一の基板裏面からの気相エッチングにより、前記下部電極に達し、前記第一の基板を貫通する貫通孔を形成する工程と、前記第一の基板裏面に第二の基板を貼り合わせる工程とを具備することを特徴とする。

本発明によれば、キャビティを第一の基板の裏面からの異方性エッチングにより形成するため、キャビティの幅を所望の大きさにすることができる。従って、上部電極、圧電膜、下部電極の支持面積を大きくすることができるため、不要なスプリアス振動が生じにくくなる。

本発明者らは裏面空洞型の薄膜圧電共振器の高性能化と実装パッケージ法について鋭意検討を行った。その結果、この目的のためには、パッケージを構成する層構造を最適化することが重要であることを見出した。ここで薄膜圧電共振器とはセラミック共振子やSAWデバイスとは異なり、薄膜の厚み方向の弾性波を用いた共振、すなわち薄膜をバルクとして膜全体の弾性波を用いた共振器のことである。以下図面を用いて詳細に説明する。

図１は本発明に係わる第1の実施例を示すものである。薄膜圧電共振器は、第一シリコン基板１上に形成され、下部電極５をＡｌ、圧電体膜６をＡｌＮ、上部電極７をＡｌとする２枚の電極で挟み込み込まれた橋梁を共振させ共振特性を得るものである。下部電極５はＡｌＮの配向性を高めるため、下層がアモルフォス構造となる二重構造となっている。ＡｌＮは配向制御することで、Ｑ値（Quality factor：共振の鋭さを表す値）向上等の好特性を得る。スパッタで成膜した本実施例では配向性はＸ線のロッキングカーブで１．５゜以下に制御することができる。キャビティ３は第一シリコン基板１裏面側から反応性イオンエッチング（RIE）により基板をくり抜くことで形成される。電極パッド８は金（Ａｕ）、ビアホール４の内面もメッキによりＡｕで被覆されている。第二のシリコン基板２はその表面が清浄表面となっており、第二のシリコン基板２表面と第一のシリコン基板の裏面とが真空中にて直接接着による貼りあわせで形成される。上部電極７の上部にはこの薄膜圧電共振器をパッケージとした際の蓋に該当する第三のシリコン基板９が形成されており、この第三のシリコン基板９とシーリング（ガスケット）１０、及び下部電極５、圧電体膜６、上部電極７からなる圧電共振器本体との間で中空が形成され、この中空と空洞３中に圧電共振器本体を配置することで、共振動作を生じさせることになる。ここで、キャビティ３の幅（図１紙面に平行な方向における幅）は、下部電極５の幅（図１紙面に平行な方向における幅）よりも小さくなっている。

シーリング１０により、第一のシリコン基板１と第三のシリコン基板９とが強力に接着されるため、その後のダイシング工程で剥がれるなどの問題も起きない。第二のシリコン基板２、第三のシリコン基板９は所望の仕様の厚さを維持する目的から２００μｍ程度とすることが適当である。これらの厚さは実装時や製造時の要求により、第一のシリコン基板１の厚さよりもフレキシブルに設定することができる。

本構造において最適化したのは第一のシリコン基板１の厚さである。通常のシリコン基板厚である４００〜６００μｍをＲＩＥでエッチングすると、途中でオーバーハングやノッチ（エッチングに用いるマスクからの寸法差）が出る。そればかりでなく、エッチング時間も増加し、製造上大きな問題となる。そこで、基板の厚さを２００μｍ以下とするとこれらの問題が激減することを発明者らの鋭意研究により見出した。この根拠を以下に示す。実用的なエッチングレートとして５μm以上を維持するとオーバーハングやノッチ量として深さ方向に対して1%以下に制御するのは難しい。裏面空洞の位置ずれは寄生容量を薄膜共振素子に作りつけてしまうために3μm以下とする必要があるが、これらの関係を満たすためにはマージンを考慮して200μm以下にする必要がある。

図１４に実際に基板厚を変えて行ったノッチ量に対する影響に関す実験結果を示す。この関係図に示すように200μm以下が適正なノッチ量範囲に制御するのに必須な基板厚となることがわかる。100μm以下にするとさらに制御性とスループットの上では望ましい。しかし基板が薄くなるため、取り扱いに関しては注意が必要となる。50μm前後が作製上の限界となる。

図２乃至８に本実施例の製造方法を示す。まず、図２に示すように第一のシリコン基板１上にそれぞれアルミニウム（Ａｌ）等の材料からなる下部電極５、窒化アルミニウム（ＡｌＮ）等の材料からなる圧電体膜６、アルミニウム（Ａｌ）等の材料からなる上部電極７となる材料を、１０^-7Torr以下に維持された真空チャンバーを有するスパッタ装置により、連続スパッタ法により成膜する。そしてアルゴン（Ａｒ）等の不活性ガスで希釈されたＣｌ₂等の塩素系ガスを用いたドライエッチングにより、下部電極５、圧電体膜６、上部電極７をそれぞれ形成する。電極パッド８もこの段階でスパッタ法、ドライエッチングによるパターニングで形成する。

次に、図３に示すように、上部構造側をシリンダー状の冶具に、例えば電子用ワックスを用いて接着し、ＡｌＮを含むスラリーにより第一のシリコン基板１裏面を、厚さ１５０μｍとなるよう研磨する。

そして図４に示すように、冶具につけたまま、裏面空洞を、例えばボッシュシステムと呼ばれる、ＳＦ₆系のガスを用いて、エッチングと堆積とを交互に繰り返すタイプの高速反応性イオンエッチング（高速ＲＩＥ）により形成する。このとき、裏面空洞の幅（図１紙面に平行な方向における幅）は、下部電極５の幅（図１紙面に平行な方向における幅）よりも小さくなるようにエッチングする。エッチングレートは約１０μm/minとする。

高速ＲＩＥ後、図５に示すように、底部となる第二のシリコン基板２を直接接着技術で貼りあわせる。直接接着とは清浄表面同士が真空中で原子層オーダで接触し、熱を加えることにより、原子間の結合が形成されることで接着する方法である。本実施例のような製造方法においては、例えば1kg/cm²の加重をかけ300℃の温度で行う。

その後、図６に示すように、再度高速RIEを用いてビアホール４を形成し、図７に示すようにビアホール４内面から電極パッド８の裏面部にかけてメッキにてメタライズコートする。本実施例では、例えばＮｉ、Ａｕの積層構造を用いる。この段階で上部構造を冶具から剥離して、高周波パラメータ測定装置により、圧電薄膜共振子の共振周波数テストを行い、仕様に合うように周波数を調整する目的でトリミングを行う。トリミングは、例えば表面あるいは裏面より電極の一部をスパッタエッチングを行う方法で実施する。

最後に、図８に示すように、感光性ポリイミドを第一のシリコン基板１上にスピンコートし、シーリング１０となる部分をフォトリソグラフィ法で形成し、３５０℃程度でのキュアを行う。一方第三のシリコン基板９裏面にもポリイミドのスピンコートを施しておき、シーリング１０との貼りあわせを行う。貼りあわせ後、再度３５０℃程度のキュアを行う。このキュアにより、シーリング１０の成分となるポリイミドと、第三のシリコン基板１０裏面にコートされたポリイミドとが強力に接着される。その後、パッケージ化された薄膜圧電共振器はダイシングして個片化されるが、この貼りあわせ方法によれば、ダイシング工程時にも第三のシリコン基板９が剥がれることはない。

本実施例では基板はすべてシリコン基板としたが、ポリイミド基板等、樹脂製の基板を用いても良い。ただし、水分の浸透や透過性に関しては十分注意をはらう必要がある。またSi基板を用いる際も基板どうしの接着やシーリングとの接着に十分注意を払う必要がある。接着部が不十分であると、水分が浸透し、信頼性に関して深刻な課題となる。

次に、本発明に係わる実施例２につき、図面を用いて説明する。図９は第２の実施例の薄膜圧電共振器の、第三のシリコン基板９を取り除いた状態での平面図、図１０はＡ−Ａ´における断面図（第三のシリコン基板９は接着された状態）である。本実施例の特徴は薄膜圧電共振器の空洞３の気圧と第三のシリコン基板９、シーリング１０、薄膜圧電共振器本体とで取り囲まれた中空部分の気圧とが同一気圧になるように調整用の抜き穴１１を、下部電極５、圧電体膜６、上部電極７を貫くように設けたことにある。その他符号が実施例１と同一の部分は同様な形状を有しているため、詳細な説明を省略する。

実施例１のように空洞３と中空部分とが分離されている場合、製造時や使用時の温度環境などにより、それぞれの圧力が異なった場合、薄膜圧電共振子がたわみ、特性劣化が生じ、最悪の場合、薄膜圧電共振器自体が破壊されることもある。本実施例のように抜き穴を設けておくと、これらの問題は生じにくい。本実施例では下部電極５、圧電体膜６、上部電極７を貫くように直接抜き穴を設けたが、下部電極５、圧電体膜６、上部電極７を貫通せず、間接的に抜き穴を設けてもよい。本実施例では実施例１と比べて製造時の歩留まりが10%向上し、動作時の突発劣化も激減した。

図１１乃至１３は本発明に係わる第３の実施例の製造方法を示すものである。実施例１における図３の工程までは同様である。本実施例の特徴は、図１１に示すように、薄膜圧電共振器本体を冶具につけたまま、空洞３とビアホール４ａを高速RIEにより同時にエッチングすることにある。空洞３の幅は実施例１と同様、下部電極５の幅よりも小さくなっている。この工程によりビアホールのエッチングの工程時間を大幅に短縮することが可能となる。

空洞３、ビアホール４ａの同時エッチング後、図１２に示すように、第一のシリコン基板１の裏面と第二のシリコン基板２の表面とを接着し、図１３に示すように、再度RIEにより、ビアホール４ａの形成位置に合わせ、ビアホール４ａより開口径の大きいビアホール４ｂを高速ＲＩＥ等の方法でエッチングする。本実施例によれば、ビアホール４ａと４ｂとの位置合わせのマージンを大きくとることができ、もっとスループットの高いサンドブラストやレーザ加工などを併用することも可能となる。

次に、以上の実施例により作成された薄膜圧電共振器のアプリケーションについて、図１５、１６を用いて説明する。

薄膜圧電共振器１０１は、図１５に示すように直列ないし並列に複数個並べて梯子型フィルタ１０２を形成することにより、移動体通信機のＲＦフィルタとして利用することができる。

また、図１６に示すように、薄膜圧電共振器１０１、バリアブルキャパシタ１０４および増幅器１０５を組合せることで、移動体通信機の電圧制御発振器（Voltage Controlled Oscillator: VCO）１０３として 利用することができる。

なお上記実施例における製造工程はそれぞれ単独で用いることも可能であるが、製造工程の一部をそれぞれ別の実施例の製造工程と組み合わせて用いてもさらに大きな効果を発揮することができる。

本発明の実施例１の薄膜圧電共振器の断面図である。 本発明の実施例１の薄膜圧電共振器の工程断面図である。 本発明の実施例１の薄膜圧電共振器の工程断面図である。 本発明の実施例１の薄膜圧電共振器の工程断面図である。 本発明の実施例１の薄膜圧電共振器の工程断面図である。 本発明の実施例１の薄膜圧電共振器の工程断面図である。 本発明の実施例１の薄膜圧電共振器の工程断面図である。 本発明の実施例１の薄膜圧電共振器の工程断面図である。 本発明の実施例２の薄膜圧電共振器の平面図である。 本発明の実施例２の薄膜圧電共振器の断面図である。 本発明の実施例３の薄膜圧電共振器の工程断面図である。 本発明の実施例３の薄膜圧電共振器の工程断面図である。 本発明の実施例３の薄膜圧電共振器の工程断面図である。 基板厚を変えて行ったノッチ量に対する影響に関する実験結果を示す図である。 本発明の実施例４である、薄膜圧電共振器をＲＦフィルタに用いたときの回路構成図である。 本発明の実施例４である、薄膜圧電共振器を電圧制御発振器に用いたときの回路構成図である。 従来の薄膜圧電共振器の断面図である。 従来の別の薄膜圧電共振器の断面図である。

符号の説明

１ … 第一のシリコン基板
２ … 第二のシリコン基板
３ … 空洞
４、４ａ、４ｂ … ビアホール
５ … 下部電極
６ … 圧電体膜
７ … 上部電極
８ … 電極パッド
９ … 第三のシリコン基板
１０ … シーリング
１１ … 抜き穴
１０１ … 薄膜圧電共振器
１０２ … 梯子型フィルタ
１０３ … 電圧制御発振器（ＶＣＯ）
１０４ … バリアブルキャパシタ
１０５ … 増幅器
２０１ … 半導体基板
２０２ … 第１の電極
２０３ … 圧電体薄膜
２０４ … 第２の電極
２０６ … 空洞部

Claims (7)

1. 表面、裏面を貫く第一の貫通孔が形成される第一の基板と、
   前記第一の基板下に載置される第二の基板と、
   前記貫通孔上に形成され、かつその幅が前記貫通孔の幅より大きい下部電極と、
   前記下部電極上に形成される圧電膜と、
   前記圧電膜上に形成される上部電極と、
   を具備し、
   前記貫通孔と前記第一の基板の表面とでキャビティを構成することを特徴とする薄膜圧電共振器。
2. 前記第一の基板の厚さが２００μｍ以下であることを特徴とする請求項１に記載の薄膜圧電共振器。
3. 前記第一の基板、第二の基板のいずれかがシリコンよりなることを特徴とする。請求項１、２に記載の薄膜圧電共振器。
4. 前記第一の基板、第二の基板に形成され、前記下部電極下、前記上部電極下を貫通する第二の貫通孔を設けることを特徴とする請求項１乃至３に記載の薄膜圧電共振器。
5. 前記下部電極、圧電膜、上部電極に、前記キャビティに接続する第三の貫通孔を設けることを特徴とする請求項１乃至４に記載の薄膜圧電共振器。
6. 前記第一の基板上にシーリングを介して第三の基板が形成されることを特徴とする請求項１乃至５に記載の薄膜圧電共振器。
7. 第一の基板表面に下部電極、圧電膜、上部電極を形成する工程と、
   前記第一の基板裏面からの気相エッチングにより、前記下部電極に達し、前記第一の基板を貫通する貫通孔を形成する工程と、
   前記第一の基板裏面に第二の基板を貼り合わせる工程と
   を具備することを特徴とする薄膜圧電共振器の製造方法。
   
   

Images