CN113675102A - 用于芯片封装的方法和芯片颗粒 - Google Patents

用于芯片封装的方法和芯片颗粒 Download PDF

Info

Publication number
CN113675102A
CN113675102A CN202111235545.7A CN202111235545A CN113675102A CN 113675102 A CN113675102 A CN 113675102A CN 202111235545 A CN202111235545 A CN 202111235545A CN 113675102 A CN113675102 A CN 113675102A
Authority
CN
China
Prior art keywords
packaged
chip
filter
substrate
plastic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111235545.7A
Other languages
English (en)
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Newsonic Technologies Co Ltd
Original Assignee
Shenzhen Newsonic Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Newsonic Technologies Co Ltd filed Critical Shenzhen Newsonic Technologies Co Ltd
Priority to CN202111235545.7A priority Critical patent/CN113675102A/zh
Publication of CN113675102A publication Critical patent/CN113675102A/zh
Priority to US17/718,799 priority patent/US11683020B2/en
Priority to US18/315,211 priority patent/US20230275561A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0504—Holders; Supports for bulk acoustic wave devices
    • H03H9/0514—Holders; Supports for bulk acoustic wave devices consisting of mounting pads or bumps
    • H03H9/0523—Holders; Supports for bulk acoustic wave devices consisting of mounting pads or bumps for flip-chip mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/1042—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a housing formed by a cavity in a resin

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Acoustics & Sound (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

本申请涉及芯片封装技术领域，公开一种用于芯片封装的方法，包括：将预设的若干个待封装滤波器芯片倒装焊接在预设的待封装基板上；对各待封装滤波器芯片进行塑封，形成第一塑封层；各待封装滤波器芯片、各待封装滤波器芯片对应的第一塑封层和待封装基板分别围合形成空腔；各待封装滤波器芯片、各待封装滤波器芯片对应的第一塑封层和待封装基板形成第一塑封结构；对第一塑封结构进行减薄获得第二塑封结构；将第二塑封结构切割成若干个芯片颗粒。这样，在没有进行滤波器芯片晶圆级封装的情况下获得滤波器所必须的空腔结构，且在对第一塑封结构进行减薄形成第二塑封结构后，能够使得封装后的芯片颗粒更加小型化。本申请还公开一种芯片颗粒。

Description

用于芯片封装的方法和芯片颗粒
技术领域
本申请涉及芯片封装技术领域，例如涉及一种用于芯片封装的方法和芯片颗粒。
背景技术
薄膜体声波滤波器晶圆由一系列的由多个FBAR（ film bulk acousticresonator，薄膜腔声谐振滤波器）谐振器串并联组成的FBAR滤波器芯片构成，每个谐振器均有空腔结构，以及悬架在空腔结构上的压电和电极叠层薄膜结构。由于压电和电极叠层薄膜结构很薄，容易破损，因而薄膜体声波滤波器晶圆无法直接减薄。通常会对薄膜体声波滤波器晶圆进行晶圆级封装，即，将压电和电极叠层薄膜结构置于盖体之下，此时减薄盖体和薄膜体声波滤波器晶圆的衬底，薄膜结构不再直接受减薄时的压力和剪切力，从而避免薄膜破损。但是，对薄膜体声波滤波器晶圆进行晶圆级封装，增加了盖体，即使后续再进行减薄，也不利于芯片颗粒的小型化。
发明内容
为了对披露的实施例的一些方面有基本的理解，下面给出了简单的概括。所述概括不是泛泛评述，也不是要确定关键／重要组成元素或描绘这些实施例的保护范围，而是作为后面的详细说明的序言。
本发明实施例提供一种用于芯片封装的方法和芯片颗粒，以便于芯片颗粒的尺寸小型化。
在一些实施例中，一种用于芯片封装的方法，包括：将预设的若干个待封装滤波器芯片倒装焊接在预设的待封装基板上；对各所述待封装滤波器芯片进行塑封，形成第一塑封层；各所述待封装滤波器芯片、各所述待封装滤波器芯片对应的第一塑封层和所述待封装基板分别围合形成空腔；各所述待封装晶圆、各所述待封装滤波器芯片对应的第一塑封层和所述待封装基板形成第一塑封结构；对所述第一塑封结构进行减薄获得第二塑封结构，所述第二塑封结构的厚度小于所述待封装滤波器芯片和所述待封装基板的厚度之和；将所述第二塑封结构切割成若干个芯片颗粒。
在一些实施例中，预设的若干个待封装滤波器芯片通过以下方式获取：提供滤波器晶圆，所述滤波器晶圆包括若干个待封装滤波器芯片，各待封装滤波器芯片分别设置有多个第一焊盘；在各所述第一焊盘上分别设置焊接凸点；对所述滤波器晶圆进行切割获得若干个待封装滤波器芯片，各所述待封装滤波器芯片分别设置有带有焊接凸点的第一焊盘。
在一些实施例中，将预设的若干个待封装滤波器芯片倒装焊接在预设的待封装基板上，包括：将各所述待封装滤波器芯片通过各所述第一焊盘和各所述焊接凸点倒装焊接在所述待封装基板上。
在一些实施例中，对各所述待封装滤波器芯片进行塑封，形成第一塑封层，包括：对各所述待封装滤波器芯片施加第一塑封料层，各所述待封装滤波器芯片、各所述待封装滤波器芯片对应的第一塑封料层和所述待封装基板分别围合形成空腔；在所述第一塑封料层远离各所述待封装滤波器芯片的一侧施加第二塑封料层，由所述第一塑封料层和所述第二塑封料层形成第一塑封层。
在一些实施例中，对所述第一塑封结构进行减薄获得第二塑封结构，包括：减薄所述第一塑封料层和所述第二塑封料层暴露出各所述待封装滤波器芯片的衬底，各所述待封装滤波器芯片的衬底被减薄至第一预设厚度，获得第二塑封结构；第二塑封结构的厚度小于待封装滤波器芯片和待封装基板的厚度之和。
在一些实施例中，对所述第一塑封结构进行减薄获得第二塑封结构，包括：减薄所述第一塑封料层和所述第二塑封料层暴露出各所述待封装滤波器芯片的衬底，各所述待封装滤波器芯片的衬底均被减薄至第二预设厚度；在暴露出的待封装滤波器芯片衬底上施加第二塑封层，获得第二塑封结构；第二塑封结构的厚度小于待封装晶圆和待封装基板的厚度之和。
在一些实施例中，一种芯片颗粒，所述芯片颗粒通过上述的用于芯片封装的方法制得。
本发明实施例提供一种用于芯片封装的方法和芯片颗粒。可以实现以下技术效果：通过将预设的若干个待封装滤波器芯片倒装焊接在预设的待封装基板上；对各待封装滤波器芯片进行塑封，形成第一塑封层；各待封装滤波器芯片、各待封装滤波器芯片对应的第一塑封层和待封装基板分别围合形成空腔；各待封装滤波器芯片、各待封装滤波器芯片对应的第一塑封层和待封装基板形成第一塑封结构；对第一塑封结构进行减薄获得第二塑封结构，第二塑封结构的厚度小于待封装滤波器芯片和待封装基板的厚度之和；将第二塑封结构切割成若干个芯片颗粒。这样，由各待封装滤波器芯片、各待封装滤波器芯片对应的第一塑封层和待封装基板分别围合形成空腔，不需要对待封装滤波器芯片进行晶圆级封装，即不需要形成盖体，在没有形成盖体的情况下，对第一塑封结构进行减薄形成第二塑封结构，能够使得芯片颗粒更加小型化。
以上的总体描述和下文中的描述仅是示例性和解释性的，不用于限制本申请。
附图说明
一个或多个实施例通过与之对应的附图进行示例性说明，这些示例性说明和附图并不构成对实施例的限定，附图中具有相同参考数字标号的元件示为类似的元件，附图不构成比例限制，并且其中：
图1是本发明实施例提供的一个用于芯片封装的方法的示意图；
图2是本发明实施例提供的一个滤波器晶圆的结构示意图；
图3是本发明实施例提供的一个在滤波器晶圆上设置焊接凸点后的结构示意图；
图4是本发明实施例提供的一个待封装滤波器芯片的结构示意图；
图5是本发明实施例提供的一个待封装基板的结构示意图；
图6是本发明实施例提供的一个将待封装滤波器芯片倒装焊接在待封装基板上的结构示意图；
图7是本发明实施例提供的一个对各待封装滤波器芯片施加第一塑封料层后的结构示意图；
图8是本发明实施例提供的一个对各待封装滤波器芯片施加第二塑封料层后的结构示意图；
图9是本发明实施例提供的一个第二塑封结构的结构示意图；
图10是本发明实施例提供的另一个第二塑封结构的结构示意图；
图11是本发明实施例提供的一个芯片颗粒的结构示意图；
图12是本发明实施例提供的另一个用于芯片封装的方法的示意图；
图13是本发明实施例提供的再一个用于芯片封装的方法的示意图。
附图标记：
100：滤波器晶圆；110：待封装滤波器芯片；111：第一焊盘；112：待封装滤波器芯片衬底；113：电极层；114：压电层；120：焊接凸点；130：待封装基板；131：待封装基板衬底；132：第二焊盘；140：第一塑封料层；150：第二塑封料层；160：第二塑封层。
具体实施方式
为了能够更加详尽地了解本发明实施例的特点与技术内容，下面结合附图对本发明实施例的实现进行详细阐述，所附附图仅供参考说明之用，并非用来限定本发明实施例。在以下的技术描述中，为方便解释起见，通过多个细节以提供对所披露实施例的充分理解。然而，在没有这些细节的情况下，一个或多个实施例仍然可以实施。在其它情况下，为简化附图，熟知的结构和装置可以简化展示。
本发明实施例的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明实施例的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含。
本发明实施例中，术语“上”、“下”、“内”、“中”、“外”、“前”、“后”等指示的方位或位置关系为基于附图所示的方位或位置关系。这些术语主要是为了更好地描述本发明实施例及其实施例，并非用于限定所指示的装置、元件或组成部分必须具有特定方位，或以特定方位进行构造和操作。并且，上述部分术语除了可以用于表示方位或位置关系以外，还可能用于表示其他含义，例如术语“上”在某些情况下也可能用于表示某种依附关系或连接关系。对于本领域普通技术人员而言，可以根据具体情况理解这些术语在本发明实施例中的具体含义。
另外，术语“设置”、“连接”、“固定”应做广义理解。例如，“连接”可以是固定连接，可拆卸连接，或整体式构造；可以是机械连接，或电连接；可以是直接相连，或者是通过中间媒介间接相连，又或者是两个装置、元件或组成部分之间内部的连通。对于本领域普通技术人员而言，可以根据具体情况理解上述术语在本发明实施例中的具体含义。
除非另有说明，术语“多个”表示两个或两个以上。
本发明实施例中，字符“/”表示前后对象是一种“或”的关系。例如，A/B表示：A或B。
术语“和/或”是一种描述对象的关联关系，表示可以存在三种关系。例如，A和/或B，表示：A或B，或，A和B这三种关系。
需要说明的是，在不冲突的情况下，本发明实施例中的实施例及实施例中的特征可以相互组合。
结合图1所示，本发明实施例提供一种用于芯片封装的方法，包括：
步骤S101，将预设的若干个待封装滤波器芯片倒装焊接在预设的待封装基板上；
步骤S102，对各待封装滤波器芯片进行塑封，形成第一塑封层；各待封装滤波器芯片、各待封装滤波器芯片对应的第一塑封层和待封装基板分别围合形成空腔；各待封装滤波器芯片、各待封装滤波器芯片对应的第一塑封层和待封装基板形成第一塑封结构；
步骤S103，对第一塑封结构进行减薄获得第二塑封结构，第二塑封结构的厚度小于待封装滤波器芯片和待封装基板的厚度之和；
步骤S104，将第二塑封结构切割成若干个芯片颗粒。
采用本发明实施例提供的用于芯片封装的方法，通过将预设的若干个待封装滤波器芯片倒装焊接在预设的待封装基板上；对各待封装滤波器芯片进行塑封，形成第一塑封层；各待封装滤波器芯片、各待封装滤波器芯片对应的第一塑封层和待封装基板分别围合形成空腔；各待封装滤波器芯片、各待封装滤波器芯片对应的第一塑封层和待封装基板形成第一塑封结构；对第一塑封结构进行减薄获得第二塑封结构，第二塑封结构的厚度小于待封装滤波器芯片和待封装基板的厚度之和；将第二塑封结构切割成若干个芯片颗粒。这样，由各待封装滤波器芯片、各待封装滤波器芯片对应的第一塑封层和待封装基板分别围合形成空腔，不需要对待封装滤波器芯片进行晶圆级封装，即不需要形成盖体，在没有形成盖体的情况下，对第一塑封结构进行减薄形成第二塑封结构，能够使得芯片颗粒更加小型化。
结合图2至图4所示，可选地，预设的若干个待封装滤波器芯片通过以下方式获取：提供滤波器晶圆100，滤波器晶圆100包括若干个待封装滤波器芯片110，各待封装滤波器芯片110分别设置有多个第一焊盘111；在各第一焊盘111上分别设置焊接凸点120；对滤波器晶圆100进行切割获得若干个待封装滤波器芯片110，各待封装滤波器芯片分别设置有带有焊接凸点的第一焊盘。
在一些实施例中，待封装滤波器芯片110包括：电极层113、压电层114、用于支撑电极层113和压电层114的待封装滤波器芯片衬底112和用于与待封装基板进行连接的多个第一焊盘111。待封装滤波器芯片衬底112即待封装滤波器芯片的衬底。
可选地，焊接凸点由能够用于倒装焊接的材料制成，例如：焊锡球、铜柱、金凸块和导电胶中的一种或多种。
在一些实施例中，结合图5所示，待封装基板130包括待封装基板衬底131和多个第二焊盘132。
可选地，第一焊盘和第二焊盘均由能够导电的材质制成，例如，金属。
可选地，将预设的若干个待封装滤波器芯片倒装焊接在预设的待封装基板上，包括：将各待封装滤波器芯片通过各第一焊盘和各焊接凸点倒装焊接在待封装基板上。
可选地，倒装焊接的方法为焊锡回流焊、金属超声焊接或导电胶粘接。
在一些实施例中，结合图6所示，将各待封装滤波器芯片通过各第一焊盘和各焊接凸点倒装焊接在待封装基板上后，各待封装晶圆的各第一焊盘111与待封装基板的各第二焊盘132分别通过各焊接凸点120进行连接。
结合图7和图8所示，可选地，对各待封装滤波器芯片进行塑封，形成第一塑封层，包括：对各待封装滤波器芯片施加第一塑封料层140，各待封装滤波器芯片、各待封装滤波器芯片对应的第一塑封料层和待封装基板分别围合形成空腔；在第一塑封料层140远离各待封装滤波器芯片的一侧施加第二塑封料层150，由第一塑封料层140和第二塑封料层150形成第一塑封层；各待封装滤波器芯片、各待封装滤波器芯片对应的第一塑封层和待封装基板分别围合形成空腔。
这样，通常在真空环境下贴膜到待封装滤波器芯片表面，使得第一塑封料层能很好地沿着焊接在待封装基板上的待封装滤波器芯片的侧壁将待封装滤波器芯片包裹，因而能够很好的由待封装滤波器芯片、待封装滤波器芯片对应的第一塑封料层和待封装基板形成空腔。同时，在第一塑封料层远离各待封装滤波器芯片的一侧施加第二塑封料层，能够使得悬架在空腔上的压电和电极叠层薄膜结构更加稳固，从而在对第一塑封层进行减薄的情况下，使得压电和电极叠层薄膜结构不容易破损。
结合图9所示，可选地，对第一塑封结构进行减薄获得第二塑封结构，包括：减薄第一塑封料层140和第二塑封料层150暴露出各待封装滤波器芯片的衬底，各待封装滤波器芯片的衬底均被减薄至第一预设厚度，获得第二塑封结构；第二塑封结构的厚度小于待封装滤波器芯片和待封装基板的厚度之和。即，第二塑封结构的厚度小于未进行减薄的待封装滤波器芯片和待封装基板的厚度之和。如图9所示为第二塑封结构的结构示意图。
结合图10所示，可选地，对第一塑封结构进行减薄获得第二塑封结构，包括：减薄第一塑封料层140和第二塑封料层150暴露出各待封装滤波器芯片的衬底，各待封装滤波器芯片的衬底均被减薄至第二预设厚度；在暴露出的待封装滤波器芯片的衬底上施加第二塑封层160，获得第二塑封结构；第二塑封结构的厚度小于待封装滤波器芯片和待封装基板的厚度之和。即，第二塑封结构的厚度小于未进行减薄的待封装滤波器芯片和待封装基板的厚度之和。如图10所示为另一个第二塑封结构的结构示意图。
这样，在暴露出的待封装滤波器芯片的衬底上施加第二塑封层，能够对待封装滤波器芯片进行保护，使得待封装滤波器芯片不易受损。
可选地，第一塑封料层由Dry Film干膜或塑封薄膜制成。
可选地，第二塑封料层由Dry Film干膜、塑封薄膜或者塑封树脂材料制成。
在一些实施例中，将第二塑封结构切割成若干个芯片颗粒，如图11所示，图11为芯片颗粒的结构示意图。
结合图12所示，本发明实施例提供的另一种用于芯片封装的方法，包括：
步骤S201，将预设的若干个待封装滤波器芯片倒装焊接在预设的待封装基板上；
步骤S202，对各待封装滤波器芯片施加第一塑封料层，各待封装滤波器芯片、各待封装滤波器芯片对应的第一塑封料层和待封装基板分别围合形成空腔；在第一塑封料层远离各待封装滤波器芯片的一侧施加第二塑封料层，由第一塑封料层和第二塑封料层形成第一塑封层；
步骤S203，减薄第一塑封料层和第二塑封料层暴露出各待封装滤波器芯片的衬底，各待封装滤波器芯片的衬底均被减薄至第一预设厚度，获得第二塑封结构；第二塑封结构的厚度小于待封装滤波器芯片和待封装基板的厚度之和；
步骤S204，将第二塑封结构切割成若干个芯片颗粒。
采用本发明实施例提供的用于芯片封装的方法，通过将预设的若干个待封装滤波器芯片倒装焊接在预设的待封装基板上；对各待封装滤波器芯片进行塑封，形成第一塑封层；各待封装滤波器芯片、各待封装滤波器芯片对应的第一塑封层和待封装基板分别围合形成空腔；各待封装滤波器芯片、各待封装滤波器芯片对应的第一塑封层和待封装基板形成第一塑封结构；对第一塑封结构进行减薄获得第二塑封结构，第二塑封结构的厚度小于待封装滤波器芯片和待封装基板的厚度之和；将第二塑封结构切割成若干个芯片颗粒。这样，由各待封装滤波器芯片、各待封装滤波器芯片对应的第一塑封层和待封装基板分别围合形成空腔，不需要对待封装滤波器芯片进行晶圆级封装，即不需要形成盖体，在没有形成盖体的情况下，对第一塑封结构进行减薄形成第二塑封结构，能够使得芯片颗粒更加小型化。
结合图13所示，本发明实施例提供的再一种用于芯片封装的方法，包括：
步骤S301，将预设的若干个待封装滤波器芯片倒装焊接在预设的待封装基板上；
步骤S302，对各待封装滤波器芯片施加第一塑封料层，各待封装滤波器芯片、各待封装滤波器芯片对应的第一塑封料层和待封装基板分别围合形成空腔；在第一塑封料层远离各待封装滤波器芯片的一侧施加第二塑封料层，由第一塑封料层和第二塑封料层形成第一塑封层；
步骤S303，减薄第一塑封料层和第二塑封料层暴露出各待封装滤波器芯片的衬底，各待封装滤波器芯片的衬底均被减薄至第二预设厚度；在暴露出的待封装滤波器芯片衬底上施加第二塑封层，获得第二塑封结构；第二塑封结构的厚度小于待封装滤波器芯片和待封装基板的厚度之和；
步骤S304，将第二塑封结构切割成若干个芯片颗粒。
采用本发明实施例提供的用于芯片封装的方法，通过将预设的若干个待封装滤波器芯片倒装焊接在预设的待封装基板上；对各待封装滤波器芯片进行塑封，形成第一塑封层；各待封装滤波器芯片、各待封装滤波器芯片对应的第一塑封层和待封装基板分别围合形成空腔；各待封装滤波器芯片、各待封装滤波器芯片对应的第一塑封层和待封装基板形成第一塑封结构；对第一塑封结构进行减薄获得第二塑封结构，第二塑封结构的厚度小于待封装滤波器芯片和待封装基板的厚度之和；将第二塑封结构切割成若干个芯片颗粒。这样，由各待封装滤波器芯片、各待封装滤波器芯片对应的第一塑封层和待封装基板分别围合形成空腔，不需要对待封装滤波器芯片进行晶圆级封装，即不需要形成盖体，在没有形成盖体的情况下，对第一塑封结构进行减薄形成第二塑封结构，能够使得芯片颗粒更加小型化。
本发明实施例提供一种芯片颗粒，芯片颗粒通过本发明实施例提供的用于芯片封装的方法制得。
采用本发明实施例提供的芯片颗粒，通过将预设的若干个待封装滤波器芯片倒装焊接在预设的待封装基板上；对各待封装滤波器芯片进行塑封，形成第一塑封层；各待封装滤波器芯片、各待封装滤波器芯片对应的第一塑封层和待封装基板分别围合形成空腔；各待封装滤波器芯片、各待封装滤波器芯片对应的第一塑封层和待封装基板形成第一塑封结构；对第一塑封结构进行减薄获得第二塑封结构，第二塑封结构的厚度小于待封装滤波器芯片和待封装基板的厚度之和；将第二塑封结构切割成若干个芯片颗粒。这样，由各待封装滤波器芯片、各待封装滤波器芯片对应的第一塑封层和待封装基板分别围合形成空腔，不需要对待封装滤波器芯片进行晶圆级封装，即不需要形成盖体，在没有形成盖体的情况下，对第一塑封结构进行减薄形成第二塑封结构，能够使得芯片颗粒更加小型化。
结合图11所示，可选地，待封装基板，用于支撑待封装滤波器芯片；待封装滤波器芯片倒装焊接在待封装基板上；第一塑封层，与待封装滤波器芯片和待封装基板围合形成有空腔。可选地，第一塑封层包括：第一塑封料层140，与待封装滤波器芯片和待封装基板围合形成有空腔；第二塑封料层150，设置在第一塑封料层140远离待封装滤波器芯片和待封装基板的一侧。可选地，在待封装滤波器芯片远离待封装基板的一侧设置有第二塑封层160。
以上描述和附图充分地示出了本发明的实施例，以使本领域的技术人员能够实践它们。其他实施例可以包括结构的、逻辑的、电气的、过程的以及其他的改变。实施例仅代表可能的变化。除非明确要求，否则单独的部件和功能是可选的，并且操作的顺序可以变化。一些实施例的部分和特征可以被包括在或替换其他实施例的部分和特征。而且，本申请中使用的用词仅用于描述实施例并且不用于限制权利要求。如在实施例以及权利要求的描述中使用的，除非上下文清楚地表明，否则单数形式的“一个”（a）、“一个”（an）和“所述”（the）旨在同样包括复数形式。类似地，如在本申请中所使用的术语“和/或”是指包含一个或一个以上相关联的列出的任何以及所有可能的组合。另外，当用于本申请中时，术语“包括”（comprise）及其变型“包括”（comprises）和/或包括（comprising）等指陈述的特征、整体、步骤、操作、元素，和/或组件的存在，但不排除一个或一个以上其它特征、整体、步骤、操作、元素、组件和/或这些的分组的存在或添加。在没有更多限制的情况下，由语句“包括一个…”限定的要素，并不排除在包括所述要素的过程、方法或者设备中还存在另外的相同要素。本文中，每个实施例重点说明的可以是与其他实施例的不同之处，各个实施例之间相同相似部分可以互相参见。对于实施例公开的方法、产品等而言，如果其与实施例公开的方法部分相对应，那么相关之处可以参见方法部分的描述。

Claims (10)

1.一种用于芯片封装的方法，其特征在于，包括：
将预设的若干个待封装滤波器芯片倒装焊接在预设的待封装基板上；
对各所述待封装滤波器芯片进行塑封，形成第一塑封层；各所述待封装滤波器芯片、各所述待封装滤波器芯片对应的第一塑封层和所述待封装基板分别围合形成空腔；各所述待封装滤波器芯片、各所述待封装滤波器芯片对应的第一塑封层和所述待封装基板形成第一塑封结构；
对所述第一塑封结构进行减薄获得第二塑封结构，所述第二塑封结构的厚度小于所述待封装滤波器芯片和所述待封装基板的厚度之和；
将所述第二塑封结构切割成若干个芯片颗粒。
2.根据权利要求1所述的方法，其特征在于，预设的若干个待封装滤波器芯片通过以下方式获取：
提供滤波器晶圆，所述滤波器晶圆包括若干个待封装滤波器芯片，各待封装滤波器芯片分别设置有多个第一焊盘；
在各所述第一焊盘上分别设置焊接凸点；
对所述滤波器晶圆进行切割获得若干个待封装滤波器芯片，各所述待封装滤波器芯片分别设置有带有焊接凸点的第一焊盘。
3.根据权利要求2所述的方法，其特征在于，将预设的若干个待封装滤波器芯片倒装焊接在预设的待封装基板上，包括：
将各所述待封装滤波器芯片通过各所述第一焊盘和各所述焊接凸点倒装焊接在所述待封装基板上。
4.根据权利要求1所述的方法，其特征在于，对各所述待封装滤波器芯片进行塑封，形成第一塑封层，包括：
对各所述待封装滤波器芯片施加第一塑封料层，各所述待封装滤波器芯片、各所述待封装滤波器芯片对应的第一塑封料层和所述待封装基板分别围合形成空腔；
在所述第一塑封料层远离各所述待封装滤波器芯片的一侧施加第二塑封料层，由所述第一塑封料层和所述第二塑封料层形成第一塑封层。
5.根据权利要求4所述的方法，其特征在于，对所述第一塑封结构进行减薄获得第二塑封结构，包括：
减薄所述第一塑封料层和所述第二塑封料层暴露出各所述待封装滤波器芯片的衬底，各所述待封装滤波器芯片的衬底均被减薄至第一预设厚度，获得第二塑封结构；第二塑封结构的厚度小于待封装滤波器芯片和待封装基板的厚度之和。
6.根据权利要求4所述的方法，其特征在于，对所述第一塑封结构进行减薄获得第二塑封结构，包括：
减薄所述第一塑封料层和所述第二塑封料层暴露出各所述待封装滤波器芯片的衬底，各所述待封装滤波器芯片的衬底被减薄至第二预设厚度；
在暴露出的待封装滤波器芯片的衬底上施加第二塑封层，获得第二塑封结构；第二塑封结构的厚度小于待封装滤波器芯片和待封装基板的厚度之和。
7.根据权利要求4所述的方法，其特征在于，所述第一塑封料层由干膜或塑封薄膜制成。
8.一种芯片颗粒，其特征在于，所述芯片颗粒通过执行权利要求1至7任一项所述的用于芯片封装的方法制得。
9.根据权利要求8所述的芯片颗粒，其特征在于，包括：
待封装基板，用于支撑待封装滤波器芯片；
所述待封装滤波器芯片，倒装焊接在所述待封装基板上；
第一塑封层，与所述待封装滤波器芯片和所述待封装基板围合形成有空腔。
10.根据权利要求9所述的芯片颗粒，其特征在于，第一塑封层包括：
第一塑封料层，与所述待封装滤波器芯片和所述待封装基板围合形成有空腔；
第二塑封料层，设置在所述第一塑封料层远离所述待封装滤波器芯片和所述待封装基板的一侧。
CN202111235545.7A 2021-10-22 2021-10-22 用于芯片封装的方法和芯片颗粒 Pending CN113675102A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202111235545.7A CN113675102A (zh) 2021-10-22 2021-10-22 用于芯片封装的方法和芯片颗粒
US17/718,799 US11683020B2 (en) 2021-10-22 2022-04-12 Chip packaging method and particle chips
US18/315,211 US20230275561A1 (en) 2021-10-22 2023-05-10 Chip packaging method and particle chips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111235545.7A CN113675102A (zh) 2021-10-22 2021-10-22 用于芯片封装的方法和芯片颗粒

Publications (1)

Publication Number Publication Date
CN113675102A true CN113675102A (zh) 2021-11-19

Family

ID=78550911

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111235545.7A Pending CN113675102A (zh) 2021-10-22 2021-10-22 用于芯片封装的方法和芯片颗粒

Country Status (2)

Country Link
US (2) US11683020B2 (zh)
CN (1) CN113675102A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113938109A (zh) * 2021-12-16 2022-01-14 深圳新声半导体有限公司 一种声表面滤波器封装结构
CN114284234A (zh) * 2021-12-16 2022-04-05 深圳新声半导体有限公司 一种封装结构和用于封装结构的制作方法
WO2024103873A1 (zh) * 2022-11-15 2024-05-23 安徽安努奇科技有限公司 一种滤波器封装结构及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109411597A (zh) * 2018-11-09 2019-03-01 江阴长电先进封装有限公司 一种声表面滤波芯片的封装结构及其封装方法
KR20190091799A (ko) * 2018-01-29 2019-08-07 주식회사 네패스 반도체 패키지 및 제조 방법
TW202103271A (zh) * 2019-07-03 2021-01-16 矽品精密工業股份有限公司 電子封裝件及其製法
CN112786541A (zh) * 2019-11-11 2021-05-11 江苏长电科技股份有限公司 空腔器件组的封装结构及封装方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018117870B4 (de) * 2018-07-24 2020-07-16 RF360 Europe GmbH Akustische-Welle-Vorrichtung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190091799A (ko) * 2018-01-29 2019-08-07 주식회사 네패스 반도체 패키지 및 제조 방법
CN109411597A (zh) * 2018-11-09 2019-03-01 江阴长电先进封装有限公司 一种声表面滤波芯片的封装结构及其封装方法
TW202103271A (zh) * 2019-07-03 2021-01-16 矽品精密工業股份有限公司 電子封裝件及其製法
CN112786541A (zh) * 2019-11-11 2021-05-11 江苏长电科技股份有限公司 空腔器件组的封装结构及封装方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113938109A (zh) * 2021-12-16 2022-01-14 深圳新声半导体有限公司 一种声表面滤波器封装结构
CN114284234A (zh) * 2021-12-16 2022-04-05 深圳新声半导体有限公司 一种封装结构和用于封装结构的制作方法
CN114284234B (zh) * 2021-12-16 2024-06-25 深圳新声半导体有限公司 一种封装结构和用于封装结构的制作方法
WO2024103873A1 (zh) * 2022-11-15 2024-05-23 安徽安努奇科技有限公司 一种滤波器封装结构及其制作方法

Also Published As

Publication number Publication date
US20230275561A1 (en) 2023-08-31
US11683020B2 (en) 2023-06-20
US20220239276A1 (en) 2022-07-28

Similar Documents

Publication Publication Date Title
CN113675102A (zh) 用于芯片封装的方法和芯片颗粒
CN103460600B (zh) 电子部件和弹性波装置
US7696004B2 (en) Wafer level package fabrication method
US8749114B2 (en) Acoustic wave device
JP2003115560A (ja) 半導体装置、積層半導体装置、半導体装置の製造方法及び積層半導体装置の製造方法
CN113675101B (zh) 用于芯片封装的方法和芯片颗粒
CN107706118A (zh) 一种芯片封装方法及芯片封装结构
CN112117982A (zh) 封装结构及其制作方法
CN114284234B (zh) 一种封装结构和用于封装结构的制作方法
KR20130022821A (ko) 스택 패키지 및 그의 제조 방법
US7911043B2 (en) Wafer level device package with sealing line having electroconductive pattern and method of packaging the same
KR20170108377A (ko) 소자 패키지 및 그 제조방법
US20200076397A1 (en) Bulk acoustic wave structure, bulk acoustic wave device, and manufacturing method thereof
KR101142150B1 (ko) 표면 실장형 반도체 패키지, 표면 실장형 반도체 패키지 생산 시스템 및 방법
JP2003158140A (ja) 半導体パッケージ、半導体パッケージの製造方法、モジュール及び電子機器
JP5252007B2 (ja) 電子部品の製造方法
JP7297329B2 (ja) エアギャップ型半導体デバイスのパッケージング構造及びその製作方法
JP5440148B2 (ja) 圧電デバイスの製造方法
CN113659954A (zh) 一种体声波谐振器及其封装方法和电子设备
WO2020228152A1 (zh) 空气隙型半导体器件封装结构及其制作方法
JP4556637B2 (ja) 機能素子体
CN110690869A (zh) 一种芯片封装方法及芯片封装结构
CN217590771U (zh) 芯片封装结构
CN117792321B (zh) 芯片封装工艺和芯片封装结构
JP4620366B2 (ja) 半導体装置、半導体素子の製造方法、および半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20211119