CN112117982A - 封装结构及其制作方法 - Google Patents

Abstract

一种封装结构及其制作方法，制作方法包括：提供第一承载基板和晶圆级衬底，晶圆级衬底包括半导体芯片，半导体芯片包括有源区域和输入/输出电极区域；在第一承载基板上形成介质层；在介质层或晶圆级衬底上形成粘合层，粘合层中形成有与有源区域相对应的第一开口；形成至少包覆晶圆级衬底侧壁的支撑结构，支撑结构和晶圆级衬底构成成型件；利用粘合层使介质层和晶圆级衬底相结合，半导体芯片与介质层在第一开口的位置处围成第一空腔；去除第一承载基板；在输入/输出电极区域位置处的介质层和粘合层中形成互连结构，电连接输入/输出电极区域的输入/输出电极。本发明简化封装工艺、减小封装体积、降低制作成本和提高封装过程中的机台兼容性。

Description

封装结构及其制作方法

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种封装结构及其制作方法。

背景技术

在半导体器件中，部分器件的有源区域需要提供空腔环境以保证正常工作，因此，器件制备或封装过程中，相应需要在器件的有源区域形成空气隙，例如滤波器、MEMS器件等。

以滤波器中的声表面波(surface acoustic wave，SAW)滤波器为例，SAW滤波器是利用压电效应和声表面波传播的物理特性制成的滤波专用器件。在SAW谐振器中，信号经过电-声-电的两次转换，从而实现选频特性。SAW滤波器具有工作频率高、制作工艺简单、制作成本低、频率特性一致性高等优点，因此，广泛应用于各种电子设备中。

目前SAW滤波器的封装技术主要包括金属封装、塑料封装或表贴封装。在上述封装过程中至少要用到底座和上盖，即将SAW滤波器芯片粘贴在底座上再用上盖封住，从而在SAW滤波器的有源区域形成空气隙。

发明内容

本发明实施例解决的问题是提供一种封装结构及其制作方法，在减小封装体积的同时，提高制作效率、降低制作成本，且提高封装过程中的机台兼容性。

为解决上述问题，本发明实施例提供一种封装结构的制作方法，包括：提供第一承载基板和晶圆级衬底，所述晶圆级衬底包括多个半导体芯片，所述半导体芯片包括有源区域和输入/输出电极区域；在所述第一承载基板上形成介质层；在所述介质层或晶圆级衬底上形成粘合层，所述粘合层中形成有第一开口，所述第一开口适于与所述有源区域相对应；形成至少包覆所述晶圆级衬底的侧壁的支撑结构，所述支撑结构和所述晶圆级衬底构成成型件，所述支撑结构适于使所述成型件的平面尺寸与所述第一承载基板的平面尺寸相同；利用所述粘合层使所述介质层和晶圆级衬底相结合，所述半导体芯片与所述介质层在所述第一开口的位置处围成第一空腔，所述第一空腔至少露出部分的所述有源区域；去除所述第一承载基板；利用所述粘合层使所述介质层和晶圆级衬底相结合后，去除所述第一承载基板后，在所述输入/输出电极区域位置处的所述介质层和粘合层中形成互连结构，所述互连结构电连接所述输入/输出电极区域的输入/输出电极。

相应的，本发明实施例还提供一种封装结构，包括：介质层；晶圆级衬底，位于所述介质层上，所述晶圆级衬底包括多个半导体芯片，所述半导体芯片包括有源区域和输入/输出电极区域；粘合层，位于所述介质层和所述晶圆级衬底之间，所述粘合层中形成有第一开口，所述半导体芯片与所述介质层在所述第一开口的位置处围成第一空腔，所述第一空腔至少露出部分的所述有源区域；支撑结构，位于所述介质层朝向所述晶圆级衬底的一侧，所述支撑结构至少包覆所述晶圆级衬底的侧壁，所述支撑结构和所述晶圆级衬底构成成型件，所述支撑结构适于调节所述成型件的平面尺寸；互连结构，从所述介质层背向所述晶圆级衬底的一侧贯穿所述输入/输出电极区域位置处的所述介质层和粘合层，所述互连结构电连接所述输入/输出电极区域的输入/输出电极。

与现有技术相比，本发明实施例的技术方案具有以下优点：

本发明实施例提供一种封装结构的制作方法，在第一承载基板上形成介质层后，在介质层或晶圆级衬底上形成具有第一开口的粘合层，并形成至少包覆所述晶圆级衬底的侧壁的支撑结构，所述支撑结构和所述晶圆级衬底构成成型件，所述支撑结构适于使所述成型件的平面尺寸与所述第一承载基板的平面尺寸相同，后续利用位于介质层和晶圆级衬底之间的粘合层使所述介质层和晶圆级衬底相结合，所述半导体芯片与介质层在第一开口的位置处围成第一空腔(cavity)，所述第一空腔至少露出半导体芯片的部分有源区域，随后去除第一承载基板后，在半导体芯片的输入/输出电极区域位置处的介质层和粘合层中形成互连结构，所述互连结构电连接输入/输出电极区域的输入/输出电极；本发明实施例将集成有多个半导体芯片的晶圆级衬底与介质层相结合后，所述半导体芯片与介质层在第一开口的位置处围成第一空腔，所述第一空腔用于作为空气隙，从而为有源区域提供空腔工作环境，这不仅实现了晶圆级封装，且无需额外利用盖板密封来提供有源区域所需的空腔环境，而且，互连结构形成于输入/输出电极区域位置处的介质层和粘合层中，所述互连结构用于作为半导体芯片的外接电极，因此无需形成较长的引脚，从而简化封装工艺(相应提高了制作效率)、减小封装体积和降低制作成本，此外，所述支撑结构适于使成型件的平面尺寸与第一承载基板的平面尺寸相同，从而提高封装过程中的机台兼容性。

附图说明

图1至图10是本发明封装结构的制作方法第一实施例中各步骤对应的结构示意图；

图11是本发明封装结构的制作方法第二实施例中在介质层上形成粘合层的结构示意图；

图12是本发明封装结构的制作方法第三实施例中在介质层上形成粘合层的结构示意图；

图13是本发明封装结构的制作方法第四实施例中在介质层上形成粘合层的结构示意图；

图14至图16是本发明封装结构的制作方法第五实施例中各步骤对应的结构示意图；

图17至图23是本发明封装结构的制作方法第六实施例中各步骤对应的结构示意图；

图24是本发明封装结构一实施例的结构示意图；

图25是本发明封装结构另一实施例的结构示意图。

具体实施方式

由背景技术可知，对空气隙型半导体器件而言，需要在器件的有源区域形成空气隙。以SAW滤波器为例，通过在有源区域形成空腔，使得滤波器中的声波在无干扰的情况下传播，以保证滤波器的正常工作。

目前SAW滤波器的封装技术主要包括金属封装、塑料封装或表贴封装。其中，采用金属封装和塑料封装技术的SAW滤波器具有比较长的引脚，导致器件的体积太大；表贴封装技术虽然应用范围较广，但制作工艺复杂，例如HTCC(高温共烧陶瓷)和LTCC(低温共烧陶瓷)等陶瓷材料的价格昂贵。

而且，上述封装工艺仅能实现单颗芯片的封装，制作效率较低。

此外，当采用晶圆级封装工艺时，由于SAW滤波器所对应晶圆的平面尺寸较小，而目前的机台通常适用于尺寸较大的晶圆，从而导致封装过程中的机台兼容性差。

因此，在滤波器的封装工艺中，亟需找到一种封装体尺寸小、制作效率高、、制作成本低、且机台兼容性高的封装方法。

为了解决所述技术问题，本发明实施例提供一种封装结构的制作方法，在第一承载基板上形成介质层后，在介质层或晶圆级衬底上形成具有第一开口的粘合层，并形成至少包覆晶圆级衬底的侧壁的支撑结构，所述支撑结构和所述晶圆级衬底构成成型件，所述支撑结构适于使所述成型件的平面尺寸与所述第一承载基板的平面尺寸相同，后续利用位于介质层和晶圆级衬底之间的粘合层使介质层和晶圆级衬底相结合，半导体芯片与介质层在第一开口的位置处围成第一空腔，第一空腔至少露出半导体芯片的部分有源区域，随后去除第一承载基板后，在半导体芯片的输入/输出电极区域位置处的介质层和粘合层中形成互连结构，互连结构电连接输入/输出电极区域的输入/输出电极；本发明实施例将集成有多个半导体芯片的晶圆级衬底与介质层相结合后，半导体芯片与介质层在第一开口的位置处围成第一空腔，第一空腔用于作为空气隙，从而为有源区域提供空腔工作环境，这不仅实现了晶圆级封装，且无需额外利用盖板密封来提供有源区域所需的空腔环境，而且，互连结构形成于输入/输出电极区域位置处的介质层和粘合层中，因此无需形成较长的引脚，从而简化封装工艺(相应提高了制作效率)、减小封装体积和降低制作成本，此外，所述支撑结构适于使成型件的平面尺寸与第一承载基板的平面尺寸相同，从而提高封装过程中的机台兼容性。

为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图1至图10是本发明封装结构的制作方法第一实施例中各步骤对应的结构示意图。

参考图1，提供第一承载基板100，在第一承载基板100上形成介质层110。

所述第一承载基板100用于为后续工艺提供工艺平台。

本实施例中，所述第一承载基板100为载体晶圆(carrier wafer)，例如：所述第一承载基板100为半导体晶圆。通过采用半导体晶圆，便于后续去除所述第一承载基板100。具体地，所述第一承载基板100为硅晶圆。

在其他实施例中，所述第一承载基板还可以为玻璃基板、金属基板、聚合物基板或陶瓷基板等其他类型的基板。

所述第一承载基板100与封装过程中的机台相兼容，因此，所述第一承载基板100的平面尺寸较大。例如，所述第一承载基板100的平面尺寸为8英寸或者12英寸。

其中，所述第一承载基板100的平面尺寸指的是：平行于所述第一承载基板100的表面方向，所述第一承载基板100的尺寸，例如：平行于所述第一承载基板100的表面方向，所述第一承载基板100的横截面形状为圆形，所述第一承载基板100的平面尺寸即为直径。

本实施例所述制作方法用于形成空气隙半导体器件，所述制作方法用于实现所述介质层110与晶圆级衬底的结合，后续制程还包括：在介质层110或晶圆级衬底上形成具有第一开口的粘合层；利用粘合层使介质层110和晶圆级衬底相结合，且晶圆级衬底中的半导体芯片与介质层在第一开口的位置处围成第一空腔。所述介质层110用于作为空气隙半导体器件的盖板，使得第一空腔用于作为空气隙，从而提供空腔工作环境。而且，后续使介质层120和晶圆级衬底相结合后，还需去除所述第一承载基板100，在去除第一承载基板100的过程中，介质层110用于作为停止层，有利于保证第一空腔的完整性。此外，后续去除第一承载基板100后，还会形成电连接半导体芯片的输入/输出电极的互连结构，介质层110还能够为互连结构的形成提供工艺平台，同时，还用于实现互连结构之间的电隔离。

因此，所述介质层110与第一承载基板100的材料不同，所述介质层110的材料为介电材料，所述介质层110能够实现第一空腔的密封，且所述第一空腔易于被图形化。本实施例中，所述介质层110的材料包括氧化硅和氮氧化硅中的一种或两种，即所述介质层110可以为单层结构或叠层结构。作为一种示例，所述介质层110为单层结构，所述介质层110的材料为氮化硅。

本实施例中，利用沉积工艺在所述第一承载基板100上形成介质层110，所述沉积工艺可以为化学气相沉积工艺。

参考图2，提供晶圆级衬底200，所述晶圆级衬底200包含有多个半导体芯片205，所述半导体芯片205包括有源区域(active zone)210和输入/输出(I/O)电极区域220。

所述晶圆级衬底200包含有多个半导体芯片205，从而实现晶圆级封装，这有利于提高制作效率、降低制作成本，且有利于提高封装结构的可靠性。为了便于图示，本实施例仅示意出两个半导体芯片205。

本实施例中，所述晶圆级衬底200包括露出有源区域210和输入/输出电极区域220的晶圆正面200a、以及与所述晶圆正面200a相对的晶圆背面200b。

所述半导体芯片205可以是滤波器芯片、MEMS芯片、图像传感器芯片或生物传感器芯片。具体的，所述滤波器芯片可以是声表面波(SAW)滤波器芯片或体声波(bulk acousticwave)滤波器芯片，其中，所述体声波滤波器芯片可以包括反射阵型体声波(BAW-SMR)滤波器芯片、横膈膜型薄膜体声波(film bulk acoustic resonator，FBAR)滤波器芯片或空气隙型薄膜体声波滤波器芯片。

声表面波是声波在物体表面有限深度内进行传播，沿固体与空气界面传播，同时，声表面波是一种能量集中在介质表面传播的弹性波；体声波利用的是体声波信号在不同介质传播时，在两电极与空气的交界处发生反射，体声波与载体表面形成一个空气腔体，从而将声波限制在压电振荡腔内。因此，对于声表面波和体声波来说，都需要在与载体的交界面处形成一个密闭的腔体，用于限制声波的传播路径。

本实施例以半导体芯片205为声表面波滤波器芯片为例，介绍空气隙型半导体器件封装结构的制作方法。所述有源区域210作为SAW滤波器用于实现滤波功能的工作区，SAW滤波器芯片需要在晶圆正面200a的有源区域210上方形成一空腔以保护有源区域210，将声波限制在所述空腔内，所述空腔作为压电振荡腔，从而保障声表面波滤波器芯片的正常工作。因此，所述有源区域210包括设置有叉指换能器(interdigital transducers，IDT)的区域。本实施例中，半导体芯片205的数量为多个，且多个半导体芯片205集成于晶圆级衬底200中，因此，所述晶圆级衬底200包含有多个有源区域210。

所述输入/输出电极区域220形成有输入/输出电极，所述输入/输出电极与有源区域210的叉指换能器电连接。作为一种示例，所述输入/输出电极区域220位于所述有源区域210的周围。例如，所述半导体芯片200呈方形，在每一个所述半导体芯片200中，所述有源区域210呈方形，所述输入/输出电极区域220位于所述有源区域210的四个角落处。

需要说明的是，所述晶圆级衬底200的尺寸较小。本实施例中，所述晶圆级衬底200的平面尺寸小于第一承载基板100(如图1所示)的平面尺寸。例如，所述晶圆级衬底200的平面尺寸为6英寸或者8英寸。

其中，所述晶圆级衬底200的平面尺寸指的是：平行于所述晶圆级衬底200的表面方向，所述晶圆级衬底200的尺寸，例如：平行于所述晶圆级衬底200的表面方向，所述晶圆级衬底200的横截面形状为圆形，所述晶圆级衬底200的平面尺寸即为直径。

继续参考图1，在所述介质层110上形成粘合层120，所述粘合层120中形成有多个第一开口121，所述第一开口121适于与半导体芯片205(如图2所示)的有源区域210相对应。

所述粘合层120形成在介质层110上，以免粘合层120的形成工艺对半导体芯片205的质量和性能产生影响。粘合层120的材料为可被图形化且具有粘附力的材料，用于实现介质层110和晶圆级衬底200(如图2所示)的结合。

所述粘合层120中形成的第一开口121与半导体芯片200的有源区域210相对应，以便于后续利用粘合层120使晶圆级衬底200和介质层110相结合后，第一开口121与有源区域210相对准，从而使介质层110和半导体芯片205在第一开口121的位置处围成第一空腔。

本实施例中，所述粘合层120的材料为光敏材料，因此，可利用光刻工艺进行图形化的方式来形成第一开口121，这不仅有利于降低形成第一开口121的工艺复杂度，还有利于提高第一开口121的形貌质量、尺寸精度和位置精度，此外，还能减小介质层110在图形化的过程中受到的损伤，从而保证介质层110的完整性。

本实施例中，粘合层120的材料为干膜(dry film)。干膜是一种用于半导体芯片封装或印刷电路板制作时所采用的具有粘性的光敏性聚合物材料，且干膜是一种永久键合膜，干膜的粘结强度较高，这提高了后续介质层110和半导体芯片205之间的粘结力，这相应提高了第一空腔的密封性。在其他实施例中，粘合层的材料还可以聚酰亚胺(PI)、苯并环丁烯(BCB)或聚苯并恶唑(PBO)。

具体地，形成所述粘合层120的步骤包括：在所述介质层110上形成粘合材料层(图未示)；利用光刻工艺图形化所述粘合材料层，图形化后的所述粘合材料层作为所述粘合层120。

本实施例中，所述粘合层120中形成有多个第一开口121，所述第一开口121适于与半导体芯片205的有源区域210一一对应。

本实施例中，粘合层120中还形成有第二开口122，第二开口122适于与半导体芯片205的输入/输出电极区域220相对应。相应的，晶圆级衬底200与介质层110通过粘合层120相结合后，半导体芯片205与介质层110能够在第二开口122的位置处围成第二空腔，从而降低后续形成互连结构的工艺复杂度。

需要说明的是，本实施例中，粘合层120仅露出第一开口121和第二开口122位置处的介质层110，粘合层120覆盖剩余区域的介质层110。在其他实施例中，根据实际工艺需要，粘合层中也可以仅形成有第一开口，且粘合层覆盖其他区域的介质层；或者，在保证介质层与半导体芯片之间的粘结力的前提下，粘合层覆盖较小区域的介质层，例如，粘合层中不仅形成有第一开口和第二开口，粘合层还暴露出位于第一承载基板的边缘区域的介质层；或者，粘合层中仅形成有第一开口，且粘合层还暴露出位于第一承载基板的边缘区域的介质层。

本实施例中，所述粘合层120的厚度直接决定后续形成的第一空腔的厚度，所述第一空腔的厚度与滤波器的谐振频率有关，因此，可以根据滤波器所需要的谐振频率来设定所述粘合层120的厚度。作为一种示例，所述粘合层120的厚度可以为2μm至200μm，例如为50μm或80μm或100μm。

结合参考图3至图5，形成至少包覆所述晶圆级衬底200的侧壁的支撑结构290，所述支撑结构290和晶圆级衬底200构成成型件(未标示)，所述支撑结构290适于使成型件的平面尺寸与第一承载基板100(如图1所示)的平面尺寸相同。

所述支撑结构290适于使所述成型件的平面尺寸与第一承载基板100的平面尺寸相同，从而使所述制作方法能够兼容多种尺寸的晶圆级衬底200，进而提高封装过程中的机台兼容性。

例如，通过所述支撑结构290，使平面尺寸为6英寸的晶圆级衬底200与平面尺寸为8英寸的第一承载基板100相兼容，或者，使平面尺寸为8英寸的晶圆级衬底200与平面尺寸为12英寸的第一承载基板100相兼容，从而使得所述成型件与封装过程中的机台相兼容。

其中，所述成型件的平面尺寸指的是：平行于所述晶圆级衬底200的表面方向，所述成型件的尺寸，例如：平行于所述晶圆级衬底200的表面方向，所述晶圆级衬底200的横截面形状为圆形，所述成型件的横截面形状也为圆形，所述成型件的平面尺寸即为直径。

以下结合附图对形成所述支撑结构290的步骤做详细说明。

如图3所示，将晶圆级衬底200的晶圆正面200a临时键合于第二承载基板230上。

所述第二承载基板230用于为支撑结构的形成提供工艺平台。对第二承载基板230的具体描述，可参考前述对第一承载基板100(如图1所示)的相应描述，在此不再赘述。

所述晶圆级衬底200通过临时键合的方式键合在第二承载基板230上，以便于后续实现晶圆级衬底200和第二承载基板230的分离。具体地，所述晶圆级衬底200通过第一临时键合层(图未示)临时键合于第二承载基板230上。所述第一临时键合层作为剥离层，后续通过所述第一临时键合层，实现晶圆级衬底200和第二承载基板230的分离。

本实施例中，所述第一临时键合层为热解膜。热解膜具有粘性，且热解膜受热后会失去粘性，因此后续能够通过对所述第一临时键合层进行加热的方式去除所述第一临时键合层。作为一种示例，所述热解膜为发泡膜。

本实施例中，晶圆级衬底200的晶圆正面200a朝向第二承载基板230，以便于后续去除第二承载基板230后，即可露出半导体芯片205的有源区域210和输入/输出电极区域220。

如图4所示，采用塑封工艺在第二承载基板230上形成包覆晶圆级衬底200的塑封(molding)层，所述塑封层用于作为所述支撑结构290。

通过形成塑封层来作为支撑结构290，使得支撑结构290还能够在后续制程中对晶圆级衬底200起到绝缘、密封以及防潮的作用，从而有利于提高封装可靠性。

所述塑封层可采用任意能够热熔的树脂材料进行制作，所述树脂材料可以包括聚碳酸脂(PC)、聚对苯二甲酸乙二醇酯(PET)、聚醚砜、聚苯醚、聚酰胺、聚醚酰亚胺、甲基丙烯酸树脂或环聚烯烃系树脂。本实施例中，所述塑封层的材料包括环氧树脂。环氧树脂具有收缩率低、粘结性好、耐腐蚀性好及成本较低等优点，以保证塑封层对晶圆级衬底200的保护效果，同时，降低制作成本。

具体地，所述塑封工艺为热压注塑成型工艺，热压注塑工艺的填充性能较好，可以使注塑材料较好地填充在第二承载基板230上并包裹所述晶圆级衬底200，从而起到良好的塑封效果，而且，通过选用热压注塑成型工艺，便于使所述成型件的平面尺寸与第一承载基板100的平面尺寸相同，使所述成型件的横截面形状与第一承载基板100的横截面形状相同。

如图5所示，利用解键合工艺去除所述第二承载基板230(如图4所示)。

去除所述第二承载基板230，以露出半导体芯片205的有源区域210和输入/输出电极区域220。

本实施例中，第一临时键合层可以为热解膜，因此，解键合工艺为热解键合工艺，使热解膜失去粘性，从而去除第一临时键合层和第二承载基板230。

需要说明的是，去除第二承载基板230之前，还包括：将支撑结构290临时键合于第三承载基板250上。第三承载基板250用于为去除第二承载基板230提供工艺平台，同时，第三承载基板250还用于为后续制程提供工艺平台。

本实施例中，支撑结构290通过第二临时键合层键合于第三承载基板250上。对第三承载基板250和第二临时键合层的具体描述，可分别参考前述对第一承载基板100(如图1所示)和第一临时键合层的相应描述，在此不再赘述。

所述支撑结构290通过临时键合的方式与第三承载基板250相键合，以便于后续去除所述第三承载基板250。

参考图6，形成所述支撑结构290后，利用粘合层120使介质层110和晶圆级衬底200(如图2所示)相结合，半导体芯片205与介质层120在第一开口121(如图1所示)的位置处围成第一空腔130，第一空腔130至少露出部分的有源区域210。

具体地，所述粘合层120形成在第一承载基板100上，因此，将所述晶圆级衬底200置于粘合层120上，从而使介质层110和晶圆级衬底200相结合。

所述粘合层120具有粘附性，因此，晶圆级衬底200和介质层120通过粘合层120相结合后，所述介质层120起到了盖板的作用，所述介质层120与半导体芯片205在第一开口121的位置处围成第一空腔130，即第一空腔130与有源区域210对准，第一空腔130用于作为空气隙，从而为有源区域210提供空腔工作环境。因此，后续无需额外利用盖板密封来提供有源区域210所需的空腔环境，从而简化封装工艺(相应提高了制作效率)、减小封装体积以及降低制作成本。

作为一种示例，所述第一空腔130的面积与半导体芯片205的有源区域210的面积相等，且第一空腔130与有源区域210完全对准。在其他实施例中，所述第一空腔的面积也可以与有源区域的面积不相等，只要所述第一空腔至少露出部分的有源区域即可。

本实施例中，介质层120的材料为氮化硅，粘合层120的材料为干膜，氮化硅与干膜的粘结力较高，有利于提高介质层110和晶圆级衬底200的粘结力。

本实施例中，所述半导体芯片205与介质层120还在第二开口122的位置处围成第二空腔140，所述第二空腔140至少露出部分的输入/输出电极区域220，也就是说，所述第二空腔140与输入/输出电极区域220对准，所述第二空腔140为后续形成电连接输入/输出电极的互连结构提供空间位置。同理，所述第二空腔140的面积与输入/输出电极区域220的面积可以相等，也可以不相等，只要所述第二空腔140至少露出部分的输入/输出电极区域220即可。作为一种示例，第二空腔140与输入/输出电极区域220的中心区域对准。

需要说明的是，本实施例中，所述粘合层120仅露出第一开口121和第二开口122位置处的介质层110，所述粘合层120覆盖剩余区域的介质层110，且所述支撑结构290适于使成型件的横向尺寸与第一承载基板100的横向尺寸相匹配，因此，所述晶圆级衬底200和介质层120相结合后，所述支撑结构290与晶圆级衬底200露出的介质层120相接触，这有利于提高所述成型件与粘合层120的粘结力，从而提高封装可靠性。

还需要说明的是，在其他实施例中，粘合层也可以形成在晶圆级衬底上，随后将形成有粘合层的晶圆级衬底与介质层相结合。具体地，在粘合层中形成第一开口，暴露出半导体芯片中的有源区域，从而在晶圆级衬底与介质层相结合后，所述介质层与半导体芯片在第一开口的位置处围成第一空腔。同理，粘合层中也可以形成有第二开口，第二开口至少露出部分的输入/输出电极区域，从而在晶圆级衬底与介质层相结合后，介质层与半导体芯片在第二开口的位置处围成第二空腔。或者，在保证介质层与半导体芯片之间的粘结力的前提下，粘合层覆盖较小区域的半导体芯片，例如，在粘合层中形成第一开口和第二开口的同时，粘合层还暴露出半导体芯片的边缘区域。或者，在粘合层中形成第一开口的同时，粘合层还暴露出半导体芯片的边缘区域。具体地，当粘合层也可以形成在晶圆级衬底上时，在形成支撑结构之后，形成所述粘合层。所述支撑结构用于为所述粘合层的形成提供工艺平台。

参考图7，利用粘合层120使介质层110和晶圆级衬底200(如图2所示)相结合后，去除所述第一承载基板100(如图6所示)。

去除第一承载基板100，以露出介质层110，为后续形成互连结构做准备。

本实施例中，所述第一承载基板100为半导体晶圆，因此，利用减薄工艺去除所述第一承载基板100，且所述介质层110作为所述减薄工艺的停止层。

具体地，所述减薄工艺可以包括化学机械研磨(CMP)、湿法刻蚀和干法刻蚀中的一种或多种工艺。其中，在所述减薄工艺的过程中，所述第三承载基板250用于提供工艺平台以及机械支撑。

结合参考图8至图9，去除第一承载基板100(如图6所示)后，在输入/输出电极区域220位置处的介质层110和粘合层120中形成互连结构170(如图9所示)，所述互连结构170电连接输入/输出电极区域220的输入/输出电极。

所述互连结构170作为输入/输出电极的外接电极，从而为后续的封装工艺作为准备。相应的，本实施例无需形成较长的引脚来实现输入/输出电极与外部电路的电性连接，这有利于减小封装体积。

本实施例中，采用凸点(bump)工艺形成互连结构170。通过采用凸点工艺，便于进行后续的封装制程，并为后续实现倒装片(flip chip)键合做准备。

具体地，所述凸点工艺为金属柱(pillar)工艺。以下结合附图，对形成互连结构170的步骤做详细说明。

如图8所示，在与所述半导体芯片205的输入/输出电极区域220的位置处形成贯穿所述介质层110和粘合层120的通孔160。

所述通孔160露出所述输入/输出电极区域220，所述通孔160用于为后续形成互连结构提供空间位置。具体地，形成通孔160的步骤包括：在介质层110中形成第三开口150，所述第三开口150和所述输入/输出电极区域220相对应。

本实施例中，粘合层120中形成有第二开口122，因此，第三开口150与第二开口122相连通，且第三开口150与第二开口122用于构成所述通孔160。

本实施例中，介质层110的材料为介电材料，因此通过刻蚀工艺刻蚀介质层110，形成第三开口150。刻蚀工艺是成熟的半导体工艺，有利于提高第三开口150的尺寸精度和位置精度。具体地，刻蚀工艺为干法刻蚀工艺。干法刻蚀工艺具有各向异性刻蚀特性，有利于提高第三开口150的形貌质量和尺寸精度。

本实施例中，采用包括涂布光刻胶、曝光和显影的光刻工艺，形成光刻胶掩膜(图未示)，经由所述光刻胶掩膜刻蚀所述介质层110。在形成所述第三开口150后，通过湿法去胶或者灰化工艺，去除所述光刻胶掩膜。

在其他实施例中，还可以采用激光或机械钻的方式，在所述介质层中形成第三开口。

参考图9，在所述通孔160(如图8所示)中形成电连接所述输入/输出电极的导电柱171。

所述导电柱171用于实现输入/输出电极的引出。所述导电柱171的材料可以包括铜、铝、镍、金、银和钛中的一种或多种，可以通过物理气相沉积、溅射、电镀和化学镀中的任一种工艺形成所述导电柱171。本实施例中，所述导电柱171的材料为铜。

继续参考图9，在所述导电柱171上形成焊球凸块172。

具体地，在所述导电柱171上植球回流，以形成所述焊球凸块172，所述焊球凸块172与导电柱171用于构成所述互连结构170。所述焊球凸块172的材料可以为锡焊料、银焊料或金锡合金焊料。本实施例中，所述焊球凸块172的材料为锡焊料。

结合参考图10，所述制作方法还包括：去除所述第三承载基板250(如图9所示)。

去除所述第三承载基板250，从而为后续对所述封装结构进行切割做准备。

具体地，去除所述第三承载基板250的步骤包括：提供UV膜180；使所述互连结构170朝向所述UV膜180，并将所述互连结构170贴附于所述UV膜180上；将所述互连结构170贴附于所述UV膜180上之后，利用解键合工艺去除所述第三承载基板250。

对所述解键合工艺的描述，可参考前述去除第二承载基板230(如图4所示)时的相应描述，在此不再赘述。

所述UV膜180用于为解键合工艺提供工艺平台。其中，UV膜180在紫外光的照射下粘附力会减弱，后续易于将所述封装结构从UV膜180上取下。具体地，所述UV膜180还贴附于直径较大的框架185底部，通过所述框架185，以起到绷膜的作用。对所述UV膜180和框架185的具体描述，在此不再赘述。

后续对上述形成的封装结构进行切割，形成若干个半导体器件。例如：每一个半导体器件包含一个半导体芯片205。

图11是本发明封装结构的制作方法第二实施例中在介质层上形成粘合层的结构示意图。

本实施例与第一实施例的相同之处，在此不再赘述。本实施例与第一实施例的不同之处在于：如图11所示，在介质层110a上形成粘合层120a后，所述粘合层120a中形成有第一开口121a和第二开口122a，且所述粘合层120a还暴露出位于所述第一承载基板100a的边缘区域的介质层110a。

通过使粘合层120a还暴露出位于第一承载基板100a的边缘区域的介质层110a，当采用塑封层作为支撑结构时，塑封层能够包覆暴露的粘合层120a和半导体芯片，将粘合层120a和半导体芯片包裹起来以达到较好的塑封效果。

对本实施例所述制作方法的具体描述，可参考第一实施例中的相应描述，在此不再赘述。

图12是本发明封装结构的制作方法第三实施例中在介质层上形成粘合层的结构示意图。

本实施例与第一实施例的相同之处，在此不再赘述。本实施例与第一实施例的不同之处在于：如图12所示，在介质层110b上形成粘合层120b后，粘合层120b中仅形成有第一开口121b，且所述粘合层120b还暴露出位于第一承载基板100b的边缘区域的介质层110b。

所述粘合层120b暴露出位于第一承载基板100b的边缘区域的介质层110b，当采用塑封层作为支撑结构时，所述塑封层能够包覆暴露的粘合层120b和半导体芯片，将粘合层120b和半导体芯片包裹起来以达到较好的塑封效果；而且，所述粘合层120b覆盖较多区域的介质层110b，这使得晶圆级衬底和介质层110b之间的粘结力得到保障。

对本实施例所述制作方法的具体描述，可参考第一实施例中的相应描述，在此不再赘述。

图13是本发明封装结构的制作方法第四实施例中在介质层上形成粘合层的结构示意图。

本实施例与第一实施例的相同之处，在此不再赘述。本实施例与第一实施例的不同之处在于：如图13所示，在介质层110c上形成粘合层120c后，粘合层120c中仅形成有第一开口121c，粘合层120c覆盖其他区域的介质层110c。

所述粘合层120c覆盖较多区域的介质层110c，这使得晶圆级衬底和介质层110c之间的粘结力得到保障。

对本实施例所述制作方法的具体描述，可参考第一实施例中的相应描述，在此不再赘述。

图14至图16是本发明封装结构的制作方法第五实施例中各步骤对应的结构示意图。

本实施例与前述实施例的相同之处，在此不再赘述。本实施例与前述实施例的不同之处在于：在晶圆级衬底400和介质层310相结合之后，去除所述第一承载基板300之前，形成支撑结构490。

需要说明的是，为了便于图示，本实施例仅示意出晶圆级衬底400中的一个半导体芯片405。

参考图14，利用粘合层320使介质层310和晶圆级衬底400相结合后，采用塑封工艺在第一承载基板300上形成包覆所述晶圆级衬底400的塑封层，所述塑封层用于作为支撑结构490。

使介质层310和晶圆级衬底400相结合之后，再形成支撑结构490，使第一承载基板300用于为支撑结构490的形成提供工艺平台，简化了封装工艺。

本实施例中，所述塑封工艺为热压注塑成型工艺，所述塑封工艺采用的塑封材料包括环氧树脂。其中，晶圆级衬底400通过粘合层320直接将贴装在介质层310上，在形成塑封层的过程中，所述粘合层320可以阻挡塑封材料进入半导体芯片405的有源区域410，从而避免有源区域410受到污染。

作为一种示例，所述粘合层320形成在介质层310上，且在形成粘合层320时，所述粘合层320中形成有第一开口(未标示)和第二开口(未标示)，且所述粘合层320还暴露出位于第一承载基板300的边缘区域的介质层310。因此，在形成所述塑封层后，所述塑封层包覆暴露的粘合层320，将粘合层320包裹起来，以达到较好的塑封效果。

对所述支撑结构490及其形成方法的具体描述，可参考第一实施例中的相应描述，在此不再赘述。

参考图15，形成所述支撑结构490后，还包括：将所述支撑结构490临时键合于第二承载基板430上。

所述第二承载基板430用于为后续去除第一承载基板300提供工艺平台，同时，还用于为后续制程提供工艺平台。对第二承载基板430以及临时键合工艺的具体描述，可参考前述第一实施例中的相应描述，在此不再赘述。

参考图16，利用减薄工艺去除所述第一承载基板300(如图15所示)，且所述介质层310作为所述减薄工艺的停止层。

去除第一承载基板300，以露出介质层310，为后续形成互连结构做准备。

后续制程与前述实施例相同。对本实施例所述制作方法的具体描述，可结合参考第一实施例至第四实施例中的相应描述，在此不再赘述。

图17至图23是本发明封装结构的制作方法第六实施例中各步骤对应的结构示意图。

本实施例与前述实施例的相同之处，在此不再赘述。本实施例与前述实施例的不同之处在于：如图19所示，采用第二承载基板作为支撑结构700，所述第二承载基板中形成有凹槽710，所述凹槽710用于容纳晶圆级衬底600(如图20所示)。

参考图17，提供第一承载基板500，在所述第一承载基板500上形成介质层510，在所述介质层510上形成粘合层520。

本实施例中，所述第一承载基板500为半导体晶圆。

本实施例中，所述粘合层520中仅形成有第一开口521和第二开口522，且所述粘合层520覆盖其他区域的介质层510。

对所述第一承载基板500、介质层510和粘合层520的具体描述，可参考前述实施例的相应描述，在此不再赘述。

参考图18，提供晶圆级衬底600，所述晶圆级衬底600包括多个半导体芯片605，所述半导体芯片605包括有源区域610和输入/输出电极区域620。

需要说明的是，为了便于图示，本实施例仅示意出晶圆级衬底600中的一个半导体芯片605。

本实施例中，所述晶圆级衬底600包括露出有源区域610和输入/输出电极区域620的晶圆正面600a、以及与所述晶圆正面600a相对的晶圆背面600b。对晶圆级衬底600的具体描述，可参考前述实施例的相应描述，在此不再赘述。

参考图19，提供第二承载基板(未标示)，所述第二承载基板中形成有凹槽710，所述第二承载基板用于作为支撑结构700。

后续将晶圆级衬底600固定于凹槽710后，支撑结构700和晶圆级衬底600构成成型件，所述第二承载基板与第一承载基板500(如图17所示)均为承载基板，所述第二承载基板与第一承载基板500的平面尺寸相同，这使得成型件的平面尺寸与第一承载基板500的平面尺寸相同，从而使所述制作方法能够兼容多种尺寸的晶圆级衬底600，进而提高封装过程中的机台兼容性。

相应的，根据晶圆级衬底600的平面尺寸，设定凹槽710的横截面尺寸，以便于将晶圆级衬底600嵌入所述凹槽710中。其中，所述凹槽710的横截面尺寸指的是：沿平行于第二承载基板表面的方向，所述凹槽710的尺寸。例如：所述凹槽710的横截面形状为圆形，所述凹槽710的横截面尺寸即为直径。

本实施例中，根据晶圆级衬底600的厚度，合理设定所述凹槽710的深度，使得后续将晶圆级衬底600固定于所述凹槽710中后，所述晶圆级衬底600的晶圆正面600a(如图18所示)与凹槽710顶部相齐平或者露出于所述凹槽710，以便于使晶圆级衬底600与粘合层520相接触。

其中，当所述凹槽710的深度过小时，将晶圆级衬底600固定于所述凹槽710中后，所述晶圆级衬底600露出于凹槽710的部分较多，后续介质层510和晶圆级衬底600相结合时，容易出现因受力不均而引起工艺稳定性下降的问题；如果所述凹槽710的深度过大，一方面，形成凹槽710所需的时间过长，另一方面，容易导致晶圆正面600a低于凹槽710顶部的问题，后续难以利用所述粘合520层使所述介质层510和晶圆级衬底600相结合。

为此，本实施例中，所述凹槽710深度和晶圆级衬底600厚度的差值为-10微米至10微米。其中，当差值为负值时，表示所述凹槽710深度小于所述晶圆级衬底600的厚度，当差值为正值时，表示所述凹槽710深度大于所述晶圆级衬底600的厚度。

本实施例中，所述第二承载基板为半导体晶圆。通过选用半导体晶圆，易于对第二承载基板进行图形化，从而在第二承载基板中形成所述凹槽710。

本实施例中，可利用刻蚀、激光或者机械钻的方式，在所述第二承载基板中形成所述凹槽710，因此，易于根据实际工艺需求来控制所述凹槽710的形状、横向尺寸和深度。

对所述第二承载基板的具体描述，可参考第一实施例中第一承载基板的相应描述，在此不再赘述。

参考图20，使所述晶圆背面600b(如图18所示)朝向所述凹槽710(如图19所示)，并将所述晶圆级衬底600固定于所述凹槽710中，所述晶圆正面600a(如图18所示)与所述凹槽710顶部相齐平或者露出于所述凹槽710。

所述支撑结构700不仅用于使成型件的平面尺寸与第一承载基板500(如图17所示)的平面尺寸相同，还用于为后续互连结构的形成提供工艺平台。

具体地，利用胶粘层720，将晶圆背面600b固定于凹槽710的底部，从而提高晶圆级衬底600和支撑结构700之间的粘结力，以便于后续工艺的进行。

本实施例中，所述胶粘层720可以为芯片键合膜(Die Attach Film，DAF膜)。DAF膜是半导体封装领域中常用的超薄型薄膜黏合剂，DAF膜材料是热固性材料，通常不具有导电性，在常温状态下为双面带有粘附性的高分子胶质体材料，在温度达到玻璃转换温度时会发生不可逆固化，固化后能够保证DAF膜两面均具有稳定的粘合性且粘结强度增大；而且，DAF膜的耐热性较佳、在受热条件下发生形变的概率较低，从而使得晶圆级衬底600和支撑结构700之间的粘结力得到保障。在其他实施例中，所述胶粘层还可以为干膜。

参考图21，利用所述粘合层520使介质层510和晶圆级衬底600相结合，所述半导体芯片605与介质层510在第一开口521(如图17所示)的位置处围成第一空腔530，所述第一空腔530至少露出部分的所述有源区域610。

本实施例中，所述支撑结构700使得成型件的平面尺寸与第一承载基板500的平面尺寸相同，因此，所述支撑结构700与晶圆级衬底600露出的粘合层520相接触。

所述粘合层120中还形成有第二开口522(如图17所示)，因此，半导体芯片605与介质层510还在第二开口522的位置处围成第二空腔(未标示)，所述第二空腔至少露出部分的输入/输出电极620。

参考图22，使所述介质层510和晶圆级衬底600相结合之后，去除第一承载基板500(如图21所示)，露出介质层510；在所述输入/输出电极区域620位置处的介质层510和粘合层520中形成互连结构670，所述互连结构670电连接输入/输出电极区域620的输入/输出电极。

对去除第一承载基板500、以及形成互连结构670的方法的具体描述，可参考第一实施例中的相应描述，在此不再赘述。

因此，结合参考图23，形成互连结构670后，还包括：去除晶圆背面600b(如图18所示)的第二承载基板(即支撑结构700)，露出所述晶圆背面600b。

去除所述晶圆背面600b的第二承载基板，从而为后续的封装工艺做准备。

本实施例中，采用减薄工艺去除所述晶圆背面600b的第二承载基板。

其中，所述晶圆背面600b和第二承载基板之间形成有胶粘层720(如图22所示)，采用减薄工艺去除所述晶圆背面600b的第二承载基板的过程中，能够去除胶粘层720，从而降低了工艺复杂度。

后续对上述形成的封装结构进行切割，形成若干个半导体器件。例如：每一个半导体器件包含一个半导体芯片605。其中，所述晶圆级衬底600的侧壁上仍保留有所述支撑结构700，后续对封装结构进行切割时，可去除所述支撑结构700，因此剩余的支撑结构700不会对半导体器件的性能产生影响。

相应的，本发明实施例还提供一种封装结构。参考图24，示出了本发明封装结构一实施例的结构示意图。

所述封装结构包括：介质层800；晶圆级衬底820，位于所述介质层800上，所述晶圆级衬底820包括多个半导体芯片825，所述半导体芯片825包括有源区域830和输入/输出电极区域840；粘合层810，位于所述介质层800和晶圆级衬底820之间，所述粘合层810中形成有第一开口(未标示)，所述半导体芯片825与介质层800在第一开口的位置处围成第一空腔850，所述第一空腔850至少露出部分的有源区域830；支撑结构860，位于所述介质层800朝向所述晶圆级衬底820的一侧，所述支撑结构860至少包覆晶圆级衬底820的侧壁，所述支撑结构860和晶圆级衬底820构成成型件(未标示)，所述支撑结构860适于调节所述成型件的平面尺寸；互连结构870，从所述介质层800背向所述晶圆级衬底820的一侧贯穿所述输入/输出电极区域840位置处的介质层800和粘合层810，所述互连结构870电连接输入/输出电极区域840的输入/输出电极。

本实施例所述封装结构用于形成空气隙半导体器件，所述介质层800用于作为空气隙半导体器件的盖板，使得第一空腔850用于作为空气隙，从而提供空腔工作环境，因此，在所述封装结构的制作过程中，无需额外利用盖板密封来提供有源区域所需的空腔环境；而且，互连结构870形成于输入/输出电极区域840位置处的介质层800和粘合层810中，所述互连结构870用于作为半导体芯片825的外接电极，因此无需形成较长的引脚。上述两方面因素，有利于简化封装工艺(相应提高了制作效率)、减小封装体积和降低制作成本。

此外，所述支撑结构860适于调节所述成型件的平面尺寸。在所述封装结构的制作过程中，所述介质层800形成于承载基板上，且所述晶圆级衬底200的平面尺寸通常小于承载基板的平面尺寸，因此，通过所述支撑结构860来调节所述成型件的平面尺寸，易于使成型件的平面尺寸与承载基板的平面尺寸相同，从而使所述封装结构的制作方法能够兼容多种尺寸的晶圆级衬底820，提高封装过程中的机台兼容性。

例如，通过所述支撑结构860，使平面尺寸为6英寸的晶圆级衬底820与平面尺寸为8英寸的承载基板相兼容，或者，使平面尺寸为8英寸的晶圆级衬底820与平面尺寸为12英寸的承载基板相兼容，从而使得所述成型件与封装过程中的机台相兼容。

其中，所述支撑结构860还能够为互连结构870的形成提供工艺平台。

在所述封装结构的制作过程中，在去除所述承载基板时，所述介质层800用于作为停止层，有利于保证所述第一空腔850的完整性。此外，所述介质层800还用于为互连结构870的形成提供工艺平台，同时，用于实现互连结构870之间的电隔离。

因此，所述介质层800的材料为介电材料。本实施例中，所述介质层800的材料包括氧化硅和氮氧化硅中的一种或两种。作为一种示例，所述介质层800为单层结构，所述介质层800的材料为氮化硅。

所述晶圆级衬底820位于所述介质层800上，并通过所述粘合层810与介质层800相结合。

所述晶圆级衬底820包含有多个半导体芯片825，从而实现晶圆级封装，这有利于提高制作效率、降低制作成本，且有利于提高封装结构的可靠性。

需要说明的是，为了便于图示，本实施例仅示意出晶圆级衬底820中的一个半导体芯片825。

本实施例中，所述晶圆级衬底820包括露出有源区域830和输入/输出电极区域840的晶圆正面820a以及与所述晶圆正面820a相对的晶圆背面820b，所述晶圆正面820a朝向所述介质层800。

半导体芯片825可以是滤波器芯片、MEMS芯片、图像传感器芯片或生物传感器芯片。具体的，滤波器芯片可以是声表面波滤波器芯片或体声波滤波器芯片。作为一种示例，本实施例中的半导体芯片825为声表面波滤波器芯片。有源区域830作为声表面波滤波器用于实现滤波功能的工作区，声表面波滤波器芯片需要在晶圆正面的有源区域830上方形成一空腔以保护有源区域830，将声波限制在所述空腔内，所述空腔作为压电振荡腔，从而保障声表面波滤波器芯片的正常工作。因此，所述有源区域830包括设置有叉指换能器的区域。

所述晶圆级衬底820包含有多个半导体芯片825，相应的，所述晶圆级衬底820包含有多个有源区域830。

所述输入/输出电极区域840形成有输入/输出电极，所述输入/输出电极与有源区域830的叉指换能器电连接。

粘合层810的材料为可被图形化且具有粘附力的材料，用于实现介质层800和半导体芯片825的结合。粘合层810中的第一开口与有源区域210相对准，从而使介质层800和半导体芯片825在第一开口的位置处围成第一空腔850。

本实施例中，所述粘合层810的材料为光敏材料，因此，可利用光刻工艺进行图形化的方式来形成第一开口，这不仅有利于降低形成第一开口的工艺复杂度，还有利于提高第一空腔850的形貌质量、尺寸精度和位置精度。

本实施例中，所述粘合层810的材料为干膜。干膜的粘结强度较高，这提高了介质层800和半导体芯片825之间的粘结力，这相应提高了第一空腔850的密封性。在其他实施例中，所述粘合层的材料还可以聚酰亚胺、苯并环丁烯或聚苯并恶唑。

本实施例中，所述粘合层810中形成有多个第一开口，所述第一开口与半导体芯片825的有源区域830一一对应。

需要说明的是，本实施例中，所述粘合层810仅露出第一开口位置处的介质层800，所述粘合层810覆盖互连结构870露出的剩余区域的介质层800。在其他实施例中，根据实际工艺需要，在保证所述介质层与半导体芯片之间的粘结力的前提下，所述粘合层覆盖较小区域的介质层，例如，所述粘合层还暴露出所述介质层的边缘区域。

本实施例中，所述粘合层810的厚度直接决定第一空腔850的厚度，所述第一空腔850的厚度与滤波器的谐振频率有关，因此，可以根据滤波器所需要的谐振频率来设定所述粘合层810的厚度。作为一种示例，所述粘合层810的厚度可以为2μm至200μm，例如为50μm或80μm或100μm。

所述支撑结构860为塑封层，所述塑封层包覆所述晶圆级衬底820，这使得所述支撑结构860还能够对晶圆级衬底820起到绝缘、密封以及防潮的作用。

所述塑封层可采用任意能够热熔的树脂材料进行制作，所述树脂材料可以包括聚碳酸脂、聚对苯二甲酸乙二醇酯、聚醚砜、聚苯醚、聚酰胺、聚醚酰亚胺、甲基丙烯酸树脂或环聚烯烃系树脂。本实施例中，所述塑封层的材料包括环氧树脂。环氧树脂具有收缩率低、粘结性好、耐腐蚀性好及成本较低等优点，以保证所述塑封层对晶圆级衬底820的保护效果，同时，降低制作成本。

本实施例中，所述粘合层810覆盖互连结构870露出的剩余区域的介质层800，因此，所述述支撑结构860与晶圆级衬底820露出的粘合层810相接触。在其他实施例中，当粘合层还暴露出介质层的边缘区域时，所述塑封层(即所述支撑结构)还包覆暴露的粘合层，从而达到较好的塑封效果。

所述互连结构870作为输入/输出电极的外接电极，从而为后续的封装工艺作为准备。相应的，本实施例无需形成较长的引脚来实现输入/输出电极与外部电路的电性连接，这有利于减小封装体积。

本实施例中，所述互连结构870采用凸点工艺所形成，因此，所述互连结构870包括：导电柱871，贯穿所述输入/输出电极区域840位置处的介质层800和粘合层810，所述导电柱871电连接输入/输出电极区域840的输入/输出电极；焊球凸块872，位于所述导电柱871上。

所述导电柱871的材料可以包括铜、铝、镍、金、银和钛中的一种或多种，所述焊球凸块872的材料可以为锡焊料、银焊料或金锡合金焊料。本实施例中，所述导电柱171的材料为铜，所述焊球凸块872的材料为锡焊料。

本实施例所述封装结构可以采用前述第一实施例至第五实施例中任一种制作方法所形成，也可以采用其他制作方法所形成。对本实施例所述封装结构的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。

参考图25，示出了本发明封装结构另一实施例的结构示意图。

本实施例与前述实施例的相同之处，在此不再赘述。本实施例与前述实施例的不同之处在于：所述支撑结构900为承载基板，所述承载基板中形成有凹槽(未标示)，所述凹槽用于容纳所述晶圆级衬底(未标示)，且所述晶圆级衬底表面与所述凹槽顶部相齐平或者露出于所述凹槽。

所述支撑结构900对应的承载基板与形成介质层时所采用的承载基板的平面尺寸相同，从而使成型件的平面尺寸与形成介质层时所采用的承载基板的平面尺寸相同。而且，通过采用承载基板作为所述支撑结构900，使得所述支撑结构900还能够为互连结构(未标示)的形成提供工艺平台。

本实施例中，所述晶圆级衬底包括露出有源区域(未标示)和输入/输出电极区域(未标示)的晶圆正面(未标示)、以及与所述晶圆正面相对的晶圆背面(未标示)，所述晶圆正面朝向介质层，所述晶圆背面朝向凹槽的底部。

本实施例中，根据晶圆级衬底的平面尺寸，设定所述凹槽的横向尺寸，以便于将晶圆级衬底嵌入所述凹槽中。同理，根据晶圆级衬底的厚度，合理设定凹槽的深度，使得所述晶圆级衬底的晶圆正面与凹槽顶部相齐平或者露出于所述凹槽，以便于使晶圆级衬底与粘合层(未标示)相接触。

本实施例中，所述承载基板(即所述支撑结构900)为载体晶圆，例如：所述承载基板为半导体晶圆。在其他实施例中，所述承载基板还可以为玻璃基板、金属基板、聚合物基板或陶瓷基板等其他类型的基板。

相应的，所述封装结构还包括：胶粘层910，位于晶圆级衬底的晶圆背面和凹槽底部之间。所述晶圆级衬底通过胶粘层910固定于凹槽中，所述胶粘层910提高了晶圆级衬底和支撑结构900之间的粘结力。本实施例中，所述胶粘层910可以为DAF膜。在其他实施例中，所述胶粘层还可以为干膜。

本实施例所述封装结构可以采用前述第二实施例的制作方法所形成，也可以采用其他制作方法所形成。对本实施例所述封装结构的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (18)

1.一种封装结构的制作方法，其特征在于，包括：

提供第一承载基板和晶圆级衬底，所述晶圆级衬底包括多个半导体芯片，所述半导体芯片包括有源区域和输入/输出电极区域；

在所述第一承载基板上形成介质层；

在所述介质层或晶圆级衬底上形成粘合层，所述粘合层中形成有第一开口，所述第一开口适于与所述有源区域相对应；

形成至少包覆所述晶圆级衬底的侧壁的支撑结构，所述支撑结构和所述晶圆级衬底构成成型件，所述支撑结构适于使所述成型件的平面尺寸与所述第一承载基板的平面尺寸相同；

利用所述粘合层使所述介质层和晶圆级衬底相结合，所述半导体芯片与所述介质层在所述第一开口的位置处围成第一空腔，所述第一空腔至少露出部分的所述有源区域；

利用所述粘合层使所述介质层和晶圆级衬底相结合后，去除所述第一承载基板；

去除所述第一承载基板后，在所述输入/输出电极区域位置处的所述介质层和粘合层中形成互连结构，所述互连结构电连接所述输入/输出电极区域的输入/输出电极。

2.如权利要求1所述的制作方法，其特征在于，所述粘合层中还形成有第二开口，所述第二开口适于与所述输入/输出电极区域相对应；

利用所述粘合层使所述介质层和晶圆级衬底相结合后，所述半导体芯片与所述介质层在所述第二开口的位置处围成第二空腔，所述第二空腔至少露出部分的所述输入/输出电极区域。

3.如权利要求1或2所述的制作方法，其特征在于，形成所述粘合层的步骤包括：在所述介质层或晶圆级衬底上形成粘合材料层；

利用光刻工艺图形化所述粘合材料层，图形化后的所述粘合材料层作为所述粘合层。

4.如权利要求1所述的制作方法，其特征在于，在所述介质层上形成粘合层；

利用所述粘合层使所述介质层和晶圆级衬底相结合的步骤包括：将所述晶圆级衬底置于所述粘合层上。

5.如权利要求1或4所述的制作方法，其特征在于，利用所述粘合层使所述介质层和晶圆级衬底相结合之前，形成至少包覆所述晶圆级衬底侧壁的支撑结构；

或者，利用所述粘合层使所述介质层和晶圆级衬底相结合之后，去除所述第一承载基板之前，形成至少包覆所述晶圆级衬底侧壁的支撑结构。

6.如权利要求1或4所述的制作方法，其特征在于，所述晶圆级衬底包括露出所述有源区域和输入/输出电极区域的晶圆正面、以及与所述晶圆正面相对的晶圆背面；

形成至少包覆所述晶圆级衬底侧壁的支撑结构的步骤包括：利用所述粘合层使所述介质层和晶圆级衬底相结合之前，将所述晶圆级衬底的晶圆正面临时键合于第二承载基板上；采用塑封工艺在所述第二承载基板上形成包覆所述晶圆级衬底的塑封层，所述塑封层用于作为所述支撑结构；利用解键合工艺去除所述第二承载基板。

7.如权利要求1或4所述的制作方法，其特征在于，所述晶圆级衬底包括露出所述有源区域和输入/输出电极区域的晶圆正面、以及与所述晶圆正面相对的晶圆背面；

形成至少包覆所述晶圆级衬底侧壁的支撑结构的步骤包括：利用所述粘合层使所述介质层和晶圆级衬底相结合之前，提供第二承载基板，所述第二承载基板中形成有凹槽，所述第二承载基板用于作为所述支撑结构；使所述晶圆背面朝向所述凹槽，并将所述晶圆级衬底固定于所述凹槽中，所述晶圆级衬底的晶圆正面与所述凹槽顶部相齐平或者露出于所述凹槽；

形成所述互连结构后，还包括：去除位于所述晶圆背面的所述第二承载基板，露出所述晶圆背面。

8.如权利要求1或4所述的制作方法，其特征在于，形成至少包覆所述晶圆级衬底侧壁的支撑结构的步骤包括：利用所述粘合层使所述介质层和晶圆级衬底相结合之后，采用塑封工艺在所述第一承载基板上形成包覆所述晶圆级衬底的塑封层，所述塑封层用于作为所述支撑结构。

9.如权利要求6或8所述的制作方法，其特征在于，所述塑封工艺为热压注塑成型工艺，所述塑封工艺采用的塑封材料包括环氧树脂。

10.如权利要求1所述的制作方法，其特征在于，利用减薄工艺去除所述第一承载基板，且所述介质层作为所述减薄工艺的停止层。

11.如权利要求1或2所述的制作方法，其特征在于，形成所述互连结构的步骤包括：在所述输入/输出电极区域的位置处形成贯穿所述介质层和粘合层的通孔；

在所述通孔中形成电连接所述输入/输出电极的导电柱；

在所述导电柱上形成焊球凸块。

12.如权利要求1所述的制作方法，其特征在于，所述半导体芯片包括滤波器芯片、MEMS芯片、图像传感器芯片或生物传感器芯片。

13.一种封装结构，其特征在于，包括:

介质层；

晶圆级衬底，位于所述介质层上，所述晶圆级衬底包括多个半导体芯片，所述半导体芯片包括有源区域和输入/输出电极区域；

粘合层，位于所述介质层和所述晶圆级衬底之间，所述粘合层中形成有第一开口，所述半导体芯片与所述介质层在所述第一开口的位置处围成第一空腔，所述第一空腔至少露出部分的所述有源区域；

支撑结构，位于所述介质层朝向所述晶圆级衬底的一侧，所述支撑结构至少包覆所述晶圆级衬底的侧壁，所述支撑结构和所述晶圆级衬底构成成型件，所述支撑结构适于调节所述成型件的平面尺寸；

互连结构，从所述介质层背向所述晶圆级衬底的一侧贯穿所述输入/输出电极区域位置处的所述介质层和粘合层，所述互连结构电连接所述输入/输出电极区域的输入/输出电极。

14.如权利要求13所述的封装结构，其特征在于，所述支撑结构为塑封层，所述塑封层包覆所述晶圆级衬底；

或者，

所述支撑结构为承载基板，所述承载基板中形成有凹槽，所述凹槽用于容纳所述晶圆级衬底，且所述晶圆级衬底表面与所述凹槽顶部相齐平或者露出于所述凹槽。

15.如权利要求13所述的封装结构，其特征在于，所述介质层的材料包括氧化硅和氮氧化硅中的一种或两种。

16.如权利要求13所述的封装结构，其特征在于，所述粘合层的材料为干膜、聚酰亚胺、苯并环丁烯或聚苯并恶唑。

17.如权利要求13所述的封装结构，其特征在于，所述互连结构包括：导电柱，贯穿所述输入/输出电极区域位置处的所述介质层和粘合层，所述导电柱电连接所述输入/输出电极区域的输入/输出电极；

焊球凸块，位于所述导电柱上。

18.如权利要求13所述的封装结构，其特征在于，所述半导体芯片包括滤波器芯片、MEMS芯片、图像传感器芯片或生物传感器芯片。

Images