CN116190349B - 半导体封装结构及其制备方法 - Google Patents

半导体封装结构及其制备方法 Download PDF

Info

Publication number
CN116190349B
CN116190349B CN202310450854.9A CN202310450854A CN116190349B CN 116190349 B CN116190349 B CN 116190349B CN 202310450854 A CN202310450854 A CN 202310450854A CN 116190349 B CN116190349 B CN 116190349B
Authority
CN
China
Prior art keywords
chip
substrate
interposer
adhesive layer
transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310450854.9A
Other languages
English (en)
Other versions
CN116190349A (zh
Inventor
李奎奎
何正鸿
姜滔
李利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Forehope Electronic Ningbo Co Ltd
Original Assignee
Forehope Electronic Ningbo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Forehope Electronic Ningbo Co Ltd filed Critical Forehope Electronic Ningbo Co Ltd
Priority to CN202310450854.9A priority Critical patent/CN116190349B/zh
Publication of CN116190349A publication Critical patent/CN116190349A/zh
Application granted granted Critical
Publication of CN116190349B publication Critical patent/CN116190349B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices

Abstract

本发明提供了一种半导体封装结构及其制备方法，涉及半导体封装技术领域，半导体封装结构包括基板、转接芯片、第一芯片、第二芯片和塑封体，转接芯片上设置有贯穿至第一芯片的功能区的贯通孔，转接芯片与基板之间还设置有第一覆膜胶层，第一覆膜胶层部分填充贯通孔，以在第一芯片的功能区与第一覆膜胶层之间形成第一空腔。相较于现有技术，本发明提供的半导体封装结构，通过设计转接芯片，并且在转接芯片上开孔后部分填充形成位于第一芯片下方的第一空腔，避免了常规技术中在四周围设填充胶形成腔室，降低了填充胶体层污染芯片压电功能区域的风险，同时开孔结构能够大大扩张空腔的体积，进而提升滤波芯片的传感性能。

Description

半导体封装结构及其制备方法
技术领域
本发明涉及半导体封装技术领域，具体而言，涉及一种半导体封装结构及其制备方法。
背景技术
声表面波滤波器（saw filter）广泛应用于接收机前端以及双工器和接收滤波器。通常声表面波芯片（saw filter）常采用钽酸锂（LiTaO3）或铌酸锂（LiNbO3）材质，利用压电材料的压电特性，并利用输入与输出换能器（Transducer）将电波的输入信号转换成机械能，经过处理后，再把机械能转换成电的信号，以达到过滤不必要的信号及杂讯，提升收讯品质。为保证滤波芯片的传感性能，滤波芯片的功能区域不能接触任何物质，即需要采用空腔结构设计，传统技术中saw filter芯片通常采用倒装工艺，贴装后再次在芯片底部填充胶体，通过填充胶体围设形成空腔，其填充胶体只能覆盖芯片周围区域，存在填充胶体层污染芯片压电功能区域的风险。并且，仅仅依靠填充胶体形成的空腔体积较小，对滤波芯片的传感性能有影响。
发明内容
本发明的目的包括，例如，提供了一种半导体封装结构及其制备方法，其能够避免采用填充胶体形成空腔，降低了填充胶体层污染芯片压电功能区域的风险，同时能够大大扩张空腔的体积，提升滤波芯片的传感性能。
本发明的实施例可以这样实现：
本发明实施例提供了一种半导体封装结构，包括：
基板；
贴装在所述基板上的转接芯片；
贴装在所述转接芯片上的第一芯片；
贴装在所述第一芯片上的第二芯片；
设置在所述基板上的塑封体，所述塑封体包覆在所述转接芯片、第一芯片和第二芯片外；
其中，所述转接芯片上设置有贯穿至所述第一芯片的功能区的贯通孔，所述转接芯片与所述基板之间还设置有第一覆膜胶层，所述第一覆膜胶层部分填充所述贯通孔，以在所述第一芯片的功能区与所述第一覆膜胶层之间形成第一空腔，所述转接芯片与所述基板电连接，所述第一芯片与所述转接芯片电连接，所述第二芯片与所述基板电连接。
在可选的实施方式中，所述转接芯片中设置有导电柱，所述转接芯片靠近所述基板的一侧还设置有转接焊盘，所述转接焊盘上设置有连接至所述基板的转接焊球，所述导电柱的一端连接至所述转接焊盘，另一端延伸至所述转接芯片远离所述基板的一侧表面，并与所述第一芯片连接。
在可选的实施方式中，所述转接芯片远离所述基板的一侧还设置有容纳凹槽，所述第一芯片容置在所述容纳凹槽中，所述导电柱延伸至所述容纳凹槽的底壁，且所述贯通孔设置在所述容纳凹槽的底壁。
在可选的实施方式中，所述容纳凹槽的宽度大于所述第一芯片的宽度，所述第一芯片的侧壁与所述容纳凹槽的侧壁间隔设置，并形成第二空腔，所述第二空腔与所述第一空腔连通。
在可选的实施方式中，所述第二芯片与所述第一芯片之间还设置有第二覆膜胶层，所述第二覆膜胶层覆盖在所述容纳凹槽周缘和所述第一芯片上。
在可选的实施方式中，所述第一芯片相对于所述容纳凹槽底壁的高度大于所述容纳凹槽的深度，以使所述第一芯片凸设于所述转接芯片，并抬高覆盖在所述容纳凹槽周缘的所述第二覆膜胶层。
在可选的实施方式中，所述转接芯片上还设置有结合凹槽，所述结合凹槽设置在所述容纳凹槽周缘，所述第二覆膜胶层延伸至所述结合凹槽，以提升所述第二覆膜胶层和所述转接芯片之间的结合力。
在可选的实施方式中，所述第一芯片相对于所述容纳凹槽底壁的高度等于所述容纳凹槽的深度，以使所述第一芯片与所述转接芯片相平齐。
在可选的实施方式中，所述第二芯片远离所述基板的一侧表面设置有连接线，所述连接线与所述基板连接，以使所述第二芯片与所述基板电连接。
在另一方面，本发明提供了一种半导体封装结构的制备方法，用于制备前述的半导体封装结构，所述制备方法包括：
制备贴装有第一芯片的转接芯片；
将转接芯片贴装在基板上；
将第二芯片贴装在第一芯片上；
在所述基板上形成塑封体，所述塑封体包覆在所述转接芯片、第一芯片和第二芯片外；
其中，所述转接芯片上设置有贯穿至所述第一芯片的功能区的贯通孔，所述转接芯片与所述基板之间还设置有第一覆膜胶层，所述第一覆膜胶层部分填充所述贯通孔，以在所述第一芯片的功能区与所述第一覆膜胶层之间形成第一空腔，所述转接芯片与所述基板电连接，所述第一芯片与所述转接芯片电连接，所述第二芯片与所述基板电连接。
在可选的实施方式中，制备贴装有第一芯片的转接芯片的步骤，包括：
提供一衬底；
在所述衬底的一侧表面蚀刻形成容纳凹槽；
在所述衬底的另一侧表面蚀刻形成所述贯通孔，所述贯通孔贯通至所述容纳凹槽的底壁；
在所述容纳凹槽中贴装第一芯片；
切割后形成转接芯片。
本发明实施例的有益效果包括，例如：
本发明实施例提供了一种半导体封装结构及其制备方法，将第一芯片贴装在转接芯片上，并且转接芯片上设置有贯穿至第一芯片的功能区的贯通孔，转接芯片与基板之间还设置有第一覆膜胶层，第一覆膜胶层部分填充贯通孔，从而能够在第一芯片的功能区和第一覆膜胶层之间形成第一空腔，第一空腔能够与第一芯片的功能区对应设置。相较于现有技术，本发明提供的半导体封装结构，通过设计转接芯片，并且在转接芯片上开孔后部分填充形成位于第一芯片下方的第一空腔，避免了常规技术中在四周围设填充胶形成腔室，降低了填充胶体层污染芯片压电功能区域的风险，同时开孔结构能够大大扩张空腔的体积，进而提升滤波芯片的传感性能。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明第一实施例提供的半导体封装结构的示意图；
图2至图9为本发明第一实施例提供的半导体封装结构的制备方法的工艺流程图；
图10为本发明第二实施例提供的半导体封装结构的示意图。
图标：100-半导体封装结构；110-基板；130-转接芯片；131-贯通孔；132-第一覆膜胶层；133-第一空腔；134-导电柱；135-转接焊盘；136-容纳凹槽；137-结合凹槽；150-第一芯片；151-第二空腔；170-第二芯片；171-第二覆膜胶层；173-连接线；190-塑封体；200-衬底。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
正如背景技术中所公开的，常规的saw filter器件，通常是将芯片倒装后，在芯片底部四周点胶，通过点胶围设形成内腔，一方面点胶容易造成芯片功能区污染，另一方面点胶形成的内腔体积较小，造成滤波芯片的传感性能受到影响。此外，现有技术中还存在利用金属盖形成空腔的方案，然而，金属盖与芯片材料不一致，导致热膨胀系数不一致，出现局部应力以及分层等问题，影响器件的结构稳定性。
为了解决上述问题，本发明提供了一种半导体封装结构及其制备方法，需要说明的是，在不冲突的情况下，本发明的实施例中的特征可以相互结合。
第一实施例
参加图1，本实施例提供了一种半导体封装结构100，其能够避免采用填充胶体形成空腔，降低了填充胶体层污染芯片压电功能区域的风险，同时能够大大扩张空腔的体积，提升滤波芯片的传感性能。
本实施例提供的半导体封装结构100，包括基板110、转接芯片130、第一芯片150、第二芯片170和塑封体190，转接芯片130贴装在基板110上，第一芯片150贴装在转接芯片130上，第二芯片170贴装在第一芯片150上，塑封体190设置在基板110上，并包覆在转接芯片130、第一芯片150和第二芯片170外；其中，转接芯片130上设置有贯穿至第一芯片150的功能区的贯通孔131，转接芯片130与基板110之间还设置有第一覆膜胶层132，第一覆膜胶层132部分填充贯通孔131，以在第一芯片150的功能区与第一覆膜胶层132之间形成第一空腔133，转接芯片130与基板110电连接，第一芯片150与转接芯片130电连接，第二芯片170与基板110电连接。
在本实施例中，转接芯片130可以由衬底200材料经过刻蚀后形成，第一覆膜胶层132设置在转接芯片130的底侧，并部分填入贯通孔131，能够实现封堵贯通孔131底端的作用，保证形成的第一空腔133的气密性。第一芯片150可以是MEMS芯片，其压电功能区域第一空腔133对应，从而实现其自身的功能，第二芯片170可以是ASIC芯片。
值得注意的是，本实施例将第一芯片150贴装在转接芯片130上，并且转接芯片130上设置有贯穿至第一芯片150的功能区的贯通孔131，转接芯片130与基板110之间还设置有第一覆膜胶层132，第一覆膜胶层132部分填充贯通孔131，从而能够在第一芯片150的功能区和第一覆膜胶层132之间形成第一空腔133，第一空腔133能够与第一芯片150的功能区对应设置。相较于常规结构，本实施例通过设计转接芯片130，并且在转接芯片130上开孔后部分填充形成位于第一芯片150下方的第一空腔133，避免了常规技术中在四周围设填充胶形成腔室，降低了填充胶体层污染芯片压电功能区域的风险，同时开孔结构能够大大扩张空腔的体积，进而提升滤波芯片的传感性能。
需要说明的是，本实施例中的转接芯片130为提前制备，可以通过刻蚀工艺形成贯通孔131，并在设置第一覆膜胶层132时保证其不会完全填充贯通孔131。优选地，第一覆膜胶层132延伸至贯通孔131的一半位置，从而留有足够的空间形成第一空腔133，并且能够保证第一覆膜胶层132在固化后能够完全封堵住贯通孔131的下端开口。
在本实施例中，转接芯片130中设置有导电柱134，转接芯片130靠近基板110的一侧还设置有转接焊盘135，转接焊盘135上设置有连接至基板110的转接焊球，导电柱134的一端连接至转接焊盘135，另一端延伸至转接芯片130远离基板110的一侧表面，并与第一芯片150连接。具体地，导电柱134可以是金属柱，可以通过在转接芯片130上挖孔后电镀金属形成，导电柱134能够实现基板110与上部第一芯片150之间的电连接，从而保证了第一芯片150、转接芯片130和基板110能够电连接为一体。
值得注意的是，此处第一覆膜胶层132能够覆盖转接芯片130的底部空间，并进入底部的贯通孔131区域，能够增强转接芯片130的底部结合力，并且能够保护焊球，同时有助于形成第一空腔133。此外，第一覆膜胶层132部分伸入到贯通孔131中，使得第一覆膜胶层132能够覆盖部分贯通孔131的侧壁，从而能够使得贯通孔131周围的结构得以增强，有效地保护了开孔结构，进而提升了转接芯片130的结构强度。
在本实施例中，转接芯片130远离基板110的一侧还设置有容纳凹槽136，第一芯片150容置在容纳凹槽136中，导电柱134延伸至容纳凹槽136的底壁，且贯通孔131设置在容纳凹槽136的底壁。具体地，可以通过刻蚀工艺形成容纳凹槽136，容纳凹槽136的尺寸大于贯通孔131的尺寸，从而使得贯通孔131位于容纳凹槽136的底壁中部，并且导电柱134可以延伸至容纳凹槽136的底壁，从而与第一芯片150的底部焊盘对应焊接，实现第一芯片150与导电柱134之间的电连接。
在本实施例中，容纳凹槽136的宽度大于第一芯片150的宽度，第一芯片150的侧壁与容纳凹槽136的侧壁间隔设置，并形成第二空腔151，第二空腔151与第一空腔133连通。具体地，容纳凹槽136的侧壁与第一芯片150的侧壁之间形成的第二空腔151与第一空腔133能够直接连通，从而进一步增加了MEMS芯片的空腔体积，提升了第一芯片150的传感性能。
在本实施例中，第二芯片170与第一芯片150之间还设置有第二覆膜胶层171，第二覆膜胶层171覆盖在容纳凹槽136周缘和第一芯片150上。具体地，第二覆膜胶层171覆盖在第二空腔151的顶端，从而将第二空腔151的顶端封堵起来，保证了第二空腔151的气密性。此外，第二覆膜胶层171还能够粘接第二芯片170，使得第二芯片170与第一芯片150之间能够固定粘接。
在本实施例中，第一芯片150相对于容纳凹槽136底壁的高度大于容纳凹槽136的深度，以使第一芯片150凸设于转接芯片130，并抬高覆盖在容纳凹槽136周缘的第二覆膜胶层171。具体地，第一芯片150远离所述基板110的一侧表面与容纳凹槽136周围的转接芯片130的表面之间的距离为H1，该距离H1可以是第一芯片150厚度的1/3-1/2，通过将第一芯片150凸起设置，能够顶升第二覆膜胶层171，保证第二覆膜胶层171覆盖在第二空腔151顶端的部分向上抬升，进一步扩大第二空腔151的体积，从而提升第一芯片150的传感性能。并且，采用非平面结构与第二覆膜胶层171接触，还能够提升第二覆膜胶层171的粘接能力，保证足够的结合力，提升封装结构的稳定性。
在本实施例中，转接芯片130上还设置有结合凹槽137，结合凹槽137设置在容纳凹槽136周缘，第二覆膜胶层171延伸至结合凹槽137，以提升第二覆膜胶层171和转接芯片130之间的结合力。具体地，结合凹槽137的深度可以小于H1，不会影响到转接芯片130的结构强度，同时第二覆膜胶层171能够填充至结合凹槽137，增加了其与转接芯片130之间的接触面积，从而提升了结合力。值得注意的是，此处结合凹槽137可以在刻蚀形成容纳凹槽136时一并形成。
在本实施例中，第二芯片170远离基板110的一侧表面设置有连接线173，连接线173与基板110连接，以使第二芯片170与基板110电连接。具体地，第二芯片170的表面设置有焊盘，焊盘上通过打线工艺形成有连接线173，连接线173与基板110上的焊盘连接，从而使得第二芯片170与基板110之间能够实现电连接。
本实施例还提供了一种半导体封装结构100的制备方法，用于制备前述的半导体封装结构100，该制备方法包括以下步骤：
S1：制备贴装有第一芯片150的转接芯片130。
具体地，制备转接芯片130时，首先提供一衬底200，然后在衬底200的一侧表面蚀刻形成容纳凹槽136；再在衬底200的另一侧表面蚀刻形成贯通孔131，贯通孔131贯通至容纳凹槽136的底壁；然后在容纳凹槽136中贴装第一芯片150；最后切割后形成转接芯片130。
在实际制备时，结合参加图2，可以首先提供一衬底200，衬底200的材料可以优选与第一芯片150的材料相近，使得二者热膨胀系数相近或一致，起到保护第一芯片150的作用，例如可以采用硅基材料、锗基材料、氮化硅、砷化镓等。然后在衬底200的正面通过激光开槽工艺开孔，其开孔深度可以是衬底200厚度的一半，然后结合参见图3，在孔内电镀金属形成导电柱134，然后在导电柱134上形成金属层，作为转接焊盘135。
结合参见图4，然后将衬底200翻转，在衬底200的背面通过刻蚀开槽的方式形成容纳凹槽136和结合凹槽137，刻蚀形成容纳凹槽136时可以以导电柱134为停止层。具体可以利用蚀刻工艺，先在衬底200表面涂覆保护胶层，将不需要蚀刻的区域保护，再利用碱性蚀刻药水，将漏出的区域蚀刻去除，形成容纳凹槽136。
结合参见图5，再次通过二次蚀刻的方式，在容纳凹槽136的底壁上刻蚀形成贯通孔131，贯通孔131贯穿衬底200，且导电柱134位于贯通孔131的至少两侧。
结合参见图6，然后进行植球，在转接焊盘135上形成焊球，再贴装第一芯片150，将第一芯片150装入容纳凹槽136，并通过焊接手段与导电柱134焊接，最后进行切割，得到单颗的转接芯片130。
S2：将转接芯片130贴装在基板110上。
结合参见图7，具体地，转接芯片130与基板110之间还设置有第一覆膜胶层132，第一覆膜胶层132部分填充贯通孔131，以在第一芯片150的功能区与第一覆膜胶层132之间形成第一空腔133，转接芯片130与基板110电连接，第一芯片150与转接芯片130电连接，第二芯片170与基板110电连接。
可以首先提供一基板110，该基板110可以是硅、陶瓷板、引线框或然后将切割好的转接芯片130贴装在基板110上，并在转接芯片130的底侧填充胶体，固化后形成第一覆膜胶层132，填充时第一覆膜胶层132会填充部分贯通孔131，并在第一芯片150底侧形成第一空腔133。其中，第一芯片150的侧壁与容纳凹槽136的侧壁间隔设置，并形成有第二空腔151，第二空腔151与第一空腔133导通。
S3：将第二芯片170贴装在第一芯片150上。
具体地，结合参见图8，首先涂覆胶层，并形成第二覆膜胶层171，然后将第二芯片170的背面贴在第二覆膜胶层171上。第二覆膜胶层171会覆盖第一芯片150和转接芯片130，并将第二空腔151的顶端开口给覆盖住，保证第二空腔151的气密性。第一芯片150可以凸设于转接芯片130，此处第二覆膜胶层171能够完全覆盖第一芯片150。第二芯片170通过底部胶膜粘接方式贴合在第一芯片150和转接芯片130的表面，第二覆膜胶层171填充进入结合凹槽137，能够提升第二胶膜层的结合力，第二覆膜胶层171通过烘烤固化胶层，使得第二芯片170得以固定。
在完成第二芯片170的贴装后，可以通过打线工艺，在第二芯片170上完成连接线173的制备，连接线173与基板110上的焊盘连接，从而使得第二芯片170与基板110之间能够实现电连接。
S4：在基板110上形成塑封体190，塑封体190包覆在转接芯片130、第一芯片150和第二芯片170外。
具体地，结合参见图9，在完成打线后，可以通过塑封工艺在基板110上形成塑封体190，塑封体190能够有效地对芯片结构进行保护，最后通过切割工艺，形成单颗产品。
综上所述，本实施例提供了一种半导体封装结构100及其制备方法，将第一芯片150贴装在转接芯片130上，并且转接芯片130上设置有贯穿至第一芯片150的功能区的贯通孔131，转接芯片130与基板110之间还设置有第一覆膜胶层132，第一覆膜胶层132部分填充贯通孔131，从而能够在第一芯片150的功能区和第一覆膜胶层132之间形成第一空腔133，第一空腔133能够与第一芯片150的功能区对应设置。相较于现有技术，本实施例提供的半导体封装结构100，通过设计转接芯片130，并且在转接芯片130上开孔后部分填充形成位于第一芯片150下方的第一空腔133，避免了常规技术中在四周围设填充胶形成腔室，降低了填充胶体层污染芯片压电功能区域的风险，同时开孔结构能够大大扩张空腔的体积，进而提升滤波芯片的传感性能。
第二实施例
参见图10，本实施例提供了一种半导体封装结构100，其基本结构和原理及产生的技术效果和第一实施例相同，为简要描述，本实施例部分未提及之处，可参考第一实施例中相应内容。
本实施例中，半导体封装结构100包括基板110、转接芯片130、第一芯片150、第二芯片170和塑封体190，转接芯片130贴装在基板110上，第一芯片150贴装在转接芯片130上，第二芯片170贴装在第一芯片150上，塑封体190设置在基板110上，并包覆在转接芯片130、第一芯片150和第二芯片170外；其中，转接芯片130上设置有贯穿至第一芯片150的功能区的贯通孔131，转接芯片130与基板110之间还设置有第一覆膜胶层132，第一覆膜胶层132部分填充贯通孔131，以在第一芯片150的功能区与第一覆膜胶层132之间形成第一空腔133，转接芯片130与基板110电连接，第一芯片150与转接芯片130电连接，第二芯片170与基板110电连接。
在本实施例中，转接芯片130远离基板110的一侧还设置有容纳凹槽136，第一芯片150容置在容纳凹槽136中，导电柱134延伸至容纳凹槽136的底壁，且贯通孔131设置在容纳凹槽136的底壁。其中，第一芯片150相对于容纳凹槽136底壁的高度等于容纳凹槽136的深度，以使第一芯片150与转接芯片130相平齐。
需要说明的是，本实施例中第一芯片150与转接芯片130相平齐，能够保证上部平坦度，有助于均匀涂布胶层并形成均匀的第二覆膜胶层171，并且能够降低整体封装高度，有助于器件的小型化。
本实施例提供了一种半导体封装结构100，将第一芯片150贴装在转接芯片130上，并且转接芯片130上设置有贯穿至第一芯片150的功能区的贯通孔131，转接芯片130与基板110之间还设置有第一覆膜胶层132，第一覆膜胶层132部分填充贯通孔131，从而能够在第一芯片150的功能区和第一覆膜胶层132之间形成第一空腔133，第一空腔133能够与第一芯片150的功能区对应设置。相较于现有技术，本实施例提供的半导体封装结构100，通过设计转接芯片130，并且在转接芯片130上开孔后部分填充形成位于第一芯片150下方的第一空腔133，避免了常规技术中在四周围设填充胶形成腔室，降低了填充胶体层污染芯片压电功能区域的风险，同时开孔结构能够大大扩张空腔的体积，进而提升滤波芯片的传感性能。此外，通过采用第一芯片150与转接芯片130相平齐的结构，能够降低封装高度，有助于器件的小型化。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (11)

1.一种半导体封装结构，其特征在于，包括：
基板；
贴装在所述基板上的转接芯片；
贴装在所述转接芯片上的第一芯片；
贴装在所述第一芯片上的第二芯片；
设置在所述基板上的塑封体，所述塑封体包覆在所述转接芯片、第一芯片和第二芯片外；
其中，所述转接芯片上设置有贯穿至所述第一芯片的功能区的贯通孔，所述转接芯片与所述基板之间还设置有第一覆膜胶层，所述第一覆膜胶层部分填充所述贯通孔，以在所述第一芯片的功能区与所述第一覆膜胶层之间形成第一空腔，所述转接芯片与所述基板电连接，所述第一芯片与所述转接芯片电连接，所述第二芯片与所述基板电连接。
2.根据权利要求1所述的半导体封装结构，其特征在于，所述转接芯片中设置有导电柱，所述转接芯片靠近所述基板的一侧还设置有转接焊盘，所述转接焊盘上设置有连接至所述基板的转接焊球，所述导电柱的一端连接至所述转接焊盘，另一端延伸至所述转接芯片远离所述基板的一侧表面，并与所述第一芯片连接。
3.根据权利要求2所述的半导体封装结构，其特征在于，所述转接芯片远离所述基板的一侧还设置有容纳凹槽，所述第一芯片容置在所述容纳凹槽中，所述导电柱延伸至所述容纳凹槽的底壁，且所述贯通孔设置在所述容纳凹槽的底壁。
4.根据权利要求3所述的半导体封装结构，其特征在于，所述容纳凹槽的宽度大于所述第一芯片的宽度，所述第一芯片的侧壁与所述容纳凹槽的侧壁间隔设置，并形成第二空腔，所述第二空腔与所述第一空腔连通。
5.根据权利要求3或4所述的半导体封装结构，其特征在于，所述第二芯片与所述第一芯片之间还设置有第二覆膜胶层，所述第二覆膜胶层覆盖在所述容纳凹槽周缘和所述第一芯片上。
6.根据权利要求5所述的半导体封装结构，其特征在于，所述第一芯片相对于所述容纳凹槽底壁的高度大于所述容纳凹槽的深度，以使所述第一芯片凸设于所述转接芯片，并抬高覆盖在所述容纳凹槽周缘的所述第二覆膜胶层。
7.根据权利要求5所述的半导体封装结构，其特征在于，所述转接芯片上还设置有结合凹槽，所述结合凹槽设置在所述容纳凹槽周缘，所述第二覆膜胶层延伸至所述结合凹槽，以提升所述第二覆膜胶层和所述转接芯片之间的结合力。
8.根据权利要求5所述的半导体封装结构，其特征在于，所述第一芯片相对于所述容纳凹槽底壁的高度等于所述容纳凹槽的深度，以使所述第一芯片与所述转接芯片相平齐。
9.根据权利要求1所述的半导体封装结构，其特征在于，所述第二芯片远离所述基板的一侧表面设置有连接线，所述连接线与所述基板连接，以使所述第二芯片与所述基板电连接。
10.一种半导体封装结构的制备方法，其特征在于，用于制备如权利要求1所述的半导体封装结构，所述制备方法包括：
制备贴装有第一芯片的转接芯片；
将转接芯片贴装在基板上；
将第二芯片贴装在第一芯片上；
在所述基板上形成塑封体，所述塑封体包覆在所述转接芯片、第一芯片和第二芯片外；
其中，所述转接芯片上设置有贯穿至所述第一芯片的功能区的贯通孔，所述转接芯片与所述基板之间还设置有第一覆膜胶层，所述第一覆膜胶层部分填充所述贯通孔，以在所述第一芯片的功能区与所述第一覆膜胶层之间形成第一空腔，所述转接芯片与所述基板电连接，所述第一芯片与所述转接芯片电连接，所述第二芯片与所述基板电连接。
11.根据权利要求10所述的半导体封装结构的制备方法，其特征在于，制备贴装有第一芯片的转接芯片的步骤，包括：
提供一衬底；
在所述衬底的一侧表面蚀刻形成容纳凹槽；
在所述衬底的另一侧表面蚀刻形成所述贯通孔，所述贯通孔贯通至所述容纳凹槽的底壁；
在所述容纳凹槽中贴装第一芯片；
切割后形成转接芯片。
CN202310450854.9A 2023-04-25 2023-04-25 半导体封装结构及其制备方法 Active CN116190349B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310450854.9A CN116190349B (zh) 2023-04-25 2023-04-25 半导体封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310450854.9A CN116190349B (zh) 2023-04-25 2023-04-25 半导体封装结构及其制备方法

Publications (2)

Publication Number Publication Date
CN116190349A CN116190349A (zh) 2023-05-30
CN116190349B true CN116190349B (zh) 2023-06-30

Family

ID=86452539

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310450854.9A Active CN116190349B (zh) 2023-04-25 2023-04-25 半导体封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN116190349B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117792320A (zh) * 2024-02-23 2024-03-29 甬矽电子(宁波)股份有限公司 芯片封装方法和封装结构
CN117792321A (zh) * 2024-02-26 2024-03-29 甬矽电子(宁波)股份有限公司 芯片封装工艺和芯片封装结构

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020036191A (ko) * 2000-11-08 2002-05-16 마이클 디. 오브라이언 반도체 패키지 및 그 제조방법
TW200531227A (en) * 2003-09-26 2005-09-16 Tessera Inc Structure and method of making capped chips having vertical interconnects
JP2007080976A (ja) * 2005-09-12 2007-03-29 Shinko Electric Ind Co Ltd 多層回路基板及びその製造方法ならびに電子部品パッケージ
JP2007134795A (ja) * 2005-11-08 2007-05-31 Sony Corp 送受信チップパッケージとその実装方法及び製造方法、並びに、送受信チップパッケージを用いた送受信モジュール及び送受信デュプレクサパッケージ
CN102169875A (zh) * 2010-02-26 2011-08-31 台湾积体电路制造股份有限公司 半导体装置及其制造方法
CN103681702A (zh) * 2012-09-07 2014-03-26 台湾积体电路制造股份有限公司 用于传感器模块的方法和装置
CN110211946A (zh) * 2019-06-17 2019-09-06 上海先方半导体有限公司 一种芯片封装结构及其制造方法
WO2020227729A1 (en) * 2019-05-08 2020-11-12 Akoustis, Inc. Bulk acoustic wave resonator filters including rejection-band resonators
CN115360171A (zh) * 2022-10-20 2022-11-18 甬矽电子(宁波)股份有限公司 扇入型封装结构及其制备方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020036191A (ko) * 2000-11-08 2002-05-16 마이클 디. 오브라이언 반도체 패키지 및 그 제조방법
TW200531227A (en) * 2003-09-26 2005-09-16 Tessera Inc Structure and method of making capped chips having vertical interconnects
JP2007080976A (ja) * 2005-09-12 2007-03-29 Shinko Electric Ind Co Ltd 多層回路基板及びその製造方法ならびに電子部品パッケージ
JP2007134795A (ja) * 2005-11-08 2007-05-31 Sony Corp 送受信チップパッケージとその実装方法及び製造方法、並びに、送受信チップパッケージを用いた送受信モジュール及び送受信デュプレクサパッケージ
CN102169875A (zh) * 2010-02-26 2011-08-31 台湾积体电路制造股份有限公司 半导体装置及其制造方法
CN103681702A (zh) * 2012-09-07 2014-03-26 台湾积体电路制造股份有限公司 用于传感器模块的方法和装置
WO2020227729A1 (en) * 2019-05-08 2020-11-12 Akoustis, Inc. Bulk acoustic wave resonator filters including rejection-band resonators
CN110211946A (zh) * 2019-06-17 2019-09-06 上海先方半导体有限公司 一种芯片封装结构及其制造方法
CN115360171A (zh) * 2022-10-20 2022-11-18 甬矽电子(宁波)股份有限公司 扇入型封装结构及其制备方法

Also Published As

Publication number Publication date
CN116190349A (zh) 2023-05-30

Similar Documents

Publication Publication Date Title
CN116190349B (zh) 半导体封装结构及其制备方法
US6078229A (en) Surface acoustic wave device mounted with a resin film and method of making same
US7517734B2 (en) Method of manufacturing a wafer level package with a cap structure for hermetically sealing a micro device
EP1227581A2 (en) Bulk acoustic wave resonator with a conductive acoustic mirror
US20130057361A1 (en) Surface acoustic wave device and production method therefor
KR100653089B1 (ko) 탄성 표면파 디바이스 웨이퍼 레벨 패키지 및 그 패키징방법
EP1819042A2 (en) Wafer level package for surface acoustic wave device and fabrication method thereof
JP2001176995A (ja) 電子部品のパッケージ方法
JP6931498B2 (ja) チップのパッケージング方法及びパッケージング構成
US9680445B2 (en) Packaged device including cavity package with elastic layer within molding compound
JP7075546B2 (ja) チップのパッケージング方法及びパッケージング構造
CN105958963A (zh) 一种封装结构及其制造方法
CN112117982A (zh) 封装结构及其制作方法
CN216902947U (zh) 芯片封装结构
US7432590B2 (en) Ceramic package, assembled substrate, and manufacturing method therefor
CN217214708U (zh) 芯片封装结构
JP2004153412A (ja) 弾性表面波装置及びその製造方法
KR100878933B1 (ko) 웨이퍼 레벨 패키지 및 그 제조 방법
JP3748967B2 (ja) 電子部品の封止構造
KR101142150B1 (ko) 표면 실장형 반도체 패키지, 표면 실장형 반도체 패키지 생산 시스템 및 방법
JP4388209B2 (ja) 光半導体素子収納用パッケージ
US6404100B1 (en) Surface acoustic wave apparatus and method of manufacturing the same
JP7072394B2 (ja) 弾性波装置、分波器および通信装置
US20060238274A1 (en) Surface acoustic wave device
JP4002472B2 (ja) 光半導体素子収納用パッケージ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant