JPH0382144A - 半導体装置の封止構造 - Google Patents
半導体装置の封止構造Info
- Publication number
- JPH0382144A JPH0382144A JP1217379A JP21737989A JPH0382144A JP H0382144 A JPH0382144 A JP H0382144A JP 1217379 A JP1217379 A JP 1217379A JP 21737989 A JP21737989 A JP 21737989A JP H0382144 A JPH0382144 A JP H0382144A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- cap
- sealing
- semiconductor chip
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007789 sealing Methods 0.000 title claims abstract description 65
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 229910000679 solder Inorganic materials 0.000 claims abstract description 139
- 230000017525 heat dissipation Effects 0.000 claims abstract description 7
- 230000002265 prevention Effects 0.000 claims description 8
- 238000001465 metallisation Methods 0.000 claims description 4
- 230000001105 regulatory effect Effects 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 5
- 230000000694 effects Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000003466 welding Methods 0.000 description 3
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 210000002784 stomach Anatomy 0.000 description 1
- 238000009423 ventilation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置のはんだ封止技術、特に、半導体チ
ップをはんだバンプによってベースに接続すると共に、
これらにキャップをはんだ封止するために用いて効果の
ある技術に関するものである。
ップをはんだバンプによってベースに接続すると共に、
これらにキャップをはんだ封止するために用いて効果の
ある技術に関するものである。
ＬＳＩ（大規模集積回路）の実装方法として、接続面に
はんだバンプ（ＣＣＢ）を備えた半導体チップをベース
に接続すると共に、キャップの放熱面を半導体チップの
放熱面にはんだ結合すると同時に脚部面をベースによっ
てはんだ結合するハーメチック方式のＭＣＣ（Ｍｉｃｒ
ｏ Ｃｈｉｐ Ｃａｒｒｉｏｒ二マイクロ・チップ・キ
ャリア、以下、ＭＣＣという〉がある。
はんだバンプ（ＣＣＢ）を備えた半導体チップをベース
に接続すると共に、キャップの放熱面を半導体チップの
放熱面にはんだ結合すると同時に脚部面をベースによっ
てはんだ結合するハーメチック方式のＭＣＣ（Ｍｉｃｒ
ｏ Ｃｈｉｐ Ｃａｒｒｉｏｒ二マイクロ・チップ・キ
ャリア、以下、ＭＣＣという〉がある。
第６図は従来のＭＣＣの一例を示す断面図である。
半導体チップ１は、例えば、大型コンピュータ用の中央
処理装置（ＣＰＵ）であり、その片面には外部回路に接
続するためのはんだバンプ２が形成されている。このは
んだバンプ２に接続される電極（不図示〉が表面に形成
されたベース３は、半導体チップ１を位置合わせした状
態ではんだ接続される。
処理装置（ＣＰＵ）であり、その片面には外部回路に接
続するためのはんだバンプ２が形成されている。このは
んだバンプ２に接続される電極（不図示〉が表面に形成
されたベース３は、半導体チップ１を位置合わせした状
態ではんだ接続される。
一方、半導体チップｌを密封状態にして覆蓋するキャッ
プ４は、その凹部内に半導体チップ１が位置するように
して、その底面が半導体チップ１の放熱面に背面はんだ
５によってはんだ溶着によって固定され、また脚部が封
止部はんだ６によってベース３にはんだ溶着により固定
される。背面はんだ５及び封止部はんだ６の溶着が確実
に行われるように、キャップ４の水平面（底部及び封止
部）に予めメタライズ部７及び８が形成されている。
プ４は、その凹部内に半導体チップ１が位置するように
して、その底面が半導体チップ１の放熱面に背面はんだ
５によってはんだ溶着によって固定され、また脚部が封
止部はんだ６によってベース３にはんだ溶着により固定
される。背面はんだ５及び封止部はんだ６の溶着が確実
に行われるように、キャップ４の水平面（底部及び封止
部）に予めメタライズ部７及び８が形成されている。
第６図に示す半導体装置の組立ては、まず、半導体チッ
プ１を位置を定めてベース３にフェースダウンし、半導
体チップ１の上部の空間（以下、背面部という）及びキ
ャップ４の膨面下の空間〈以下、封止部という〉に背面
はんだ５及び封止部はんだ６を介在させた状態で、図示
のようにキャップ４を覆蓋する。ついで、その設置雰囲
気を加熱し、背面はんだ５及び封止部はんだ６を溶融さ
せ、その介在面の両側の部材をはんだ固定し、半導体チ
ップ１の周囲を密封する。同時に、はんだバンプ２がベ
ース３面上の電極に溶着し、ベース３のパターンとはん
だバンプ２とが電気的に接続される。
プ１を位置を定めてベース３にフェースダウンし、半導
体チップ１の上部の空間（以下、背面部という）及びキ
ャップ４の膨面下の空間〈以下、封止部という〉に背面
はんだ５及び封止部はんだ６を介在させた状態で、図示
のようにキャップ４を覆蓋する。ついで、その設置雰囲
気を加熱し、背面はんだ５及び封止部はんだ６を溶融さ
せ、その介在面の両側の部材をはんだ固定し、半導体チ
ップ１の周囲を密封する。同時に、はんだバンプ２がベ
ース３面上の電極に溶着し、ベース３のパターンとはん
だバンプ２とが電気的に接続される。
なお、このようなはんだ封止技術は、例えば、特開昭６
２−２４９４２９号に記載がある。
２−２４９４２９号に記載がある。
ところで、本発明者は、はんだ封正におけるはんだの溶
融状態について検討した。
融状態について検討した。
以下は、本発明者によって検討された技術であり、その
概要は次の通りである。
概要は次の通りである。
すなわち、背面はんだ５及び封止部はんだ６を介在させ
てはんだ溶融を行う場合、このはんだの溶着状態は第７
図の様であることが望ましい。このために、はんだ量及
びキャップ４に対する荷重を厳密に規定している。
てはんだ溶融を行う場合、このはんだの溶着状態は第７
図の様であることが望ましい。このために、はんだ量及
びキャップ４に対する荷重を厳密に規定している。
また、各部材の寸法公差のばらつきは、背面はんだ５及
び封止部はんだ６のはんだ高さによって吸収するように
されている。
び封止部はんだ６のはんだ高さによって吸収するように
されている。
ところが、前記の如く背面はんだ及び封止部はんだを用
いた封止構造にあっては、封止部のリーク（微小な封止
欠陥を介しての外気の通気）を防止するために、はんだ
高さを低くした場合、各部材の寸法公差のばらつきが顕
著に現れ、背面はんだ部のギャップが小さくなる。この
ため、背面はんだの量を多くして寸法ばらつきを吸収し
ようとすると、背面はんだの余剰分が大量に発生し易く
なる。この結果、第８図のように、余剰はんだは、はん
だバンプ２に接触する如くに半導体チップ１の側面に流
出し、はんだバンブ２間を短絡させ、製品不良を生じさ
せるという問題のあることが本発明者によって見出され
た。
いた封止構造にあっては、封止部のリーク（微小な封止
欠陥を介しての外気の通気）を防止するために、はんだ
高さを低くした場合、各部材の寸法公差のばらつきが顕
著に現れ、背面はんだ部のギャップが小さくなる。この
ため、背面はんだの量を多くして寸法ばらつきを吸収し
ようとすると、背面はんだの余剰分が大量に発生し易く
なる。この結果、第８図のように、余剰はんだは、はん
だバンプ２に接触する如くに半導体チップ１の側面に流
出し、はんだバンブ２間を短絡させ、製品不良を生じさ
せるという問題のあることが本発明者によって見出され
た。
そこで、本発明の目的は、背面はんだに余剰分が生じて
もはんだバンプに流入することのない半導体装置の封止
技術を提供することにある。
もはんだバンプに流入することのない半導体装置の封止
技術を提供することにある。
本発明の前記目的と新規な特徴は、本明細書の記述及び
添付図面から明らかになるであろう。
添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、以下の通りである。
要を簡単に説明すれば、以下の通りである。
すなわち、はんだバンプを接続面に備えた半導体チップ
をベースに接続すると共に、前記半導体チップを覆う如
くにしてキャップを配設し、その背面を前記半導体チッ
プの放熱面にはんだ結合すると共に封止部を前記ベース
にはんだ結合する半導体装置の封止構造であって、前記
半導体チップの放熱面に設けられた背面はんだの余剰分
を前記封止部へ流入させるはんだ流出規制手段を設ける
も−のである。
をベースに接続すると共に、前記半導体チップを覆う如
くにしてキャップを配設し、その背面を前記半導体チッ
プの放熱面にはんだ結合すると共に封止部を前記ベース
にはんだ結合する半導体装置の封止構造であって、前記
半導体チップの放熱面に設けられた背面はんだの余剰分
を前記封止部へ流入させるはんだ流出規制手段を設ける
も−のである。
上記した手段によれば、背面はんだの余剰分は、キャッ
プ内の垂直面及び封止部に流れ、はんだバンプ内に流れ
込むのを防止する。したがって、はんだバンブ間に短絡
を生じさせ、あるいはリークなどを生じさせることが無
い。
プ内の垂直面及び封止部に流れ、はんだバンプ内に流れ
込むのを防止する。したがって、はんだバンブ間に短絡
を生じさせ、あるいはリークなどを生じさせることが無
い。
〔実施例１〕
第１図は本発明による封止構造の一実施例を示す組立て
前の状態を示す断面図、第２図は組立ての終了した状態
を示す断面図である。
前の状態を示す断面図、第２図は組立ての終了した状態
を示す断面図である。
本発明は、背面はんだ５の余剰はんだの流出が、キャッ
プ４の内面のメタライズ部の施されていない部分を分離
帯としてはんだが分離、すなわち背面部と封止部とに分
離され、キャップ４の垂直面を伝わって流れないことに
起因することに着目して威されたものである。すなわち
、第１図に示すように、キャップ４の底面、封止部及び
垂直面を含む全面にメタライズ部９ （はんだ流出規制
手段）を施すようにしたものである。これにより、キャ
ップ４内面の全域のはんだ濡れ性が向上し、メタライズ
部９の全面に背面はんだ５の余剰はんだが展開するよう
になる。
プ４の内面のメタライズ部の施されていない部分を分離
帯としてはんだが分離、すなわち背面部と封止部とに分
離され、キャップ４の垂直面を伝わって流れないことに
起因することに着目して威されたものである。すなわち
、第１図に示すように、キャップ４の底面、封止部及び
垂直面を含む全面にメタライズ部９ （はんだ流出規制
手段）を施すようにしたものである。これにより、キャ
ップ４内面の全域のはんだ濡れ性が向上し、メタライズ
部９の全面に背面はんだ５の余剰はんだが展開するよう
になる。
なお、半導体チップ１の上面に対向する背面部には背面
はんだ５が設けられ、キャップ４の脚部とベース３との
間に形成される封止部には封止部はんだ６が設けられて
いる。
はんだ５が設けられ、キャップ４の脚部とベース３との
間に形成される封止部には封止部はんだ６が設けられて
いる。
この結果、第２図に示すように、はんだ溶融を行っても
、背面はんだ５の余剰はんだ１０は、はんだバンブ２側
に流出せず、キャップ４内の垂直面（側面〉を伝って流
れながら拡散し、一部分に集中的に滞留することが無く
なる。
、背面はんだ５の余剰はんだ１０は、はんだバンブ２側
に流出せず、キャップ４内の垂直面（側面〉を伝って流
れながら拡散し、一部分に集中的に滞留することが無く
なる。
また、従来、封止部においては、封止部はんだ６が逃げ
、封止部の両側にはんだ後退（表面に凹部が生じる状態
）を生じ、これがリークなどの原因になって密封効果を
低下させていた。しかし、本発明によれば、背面はんだ
５の余剰はんだが封止部に流れ込み、封止部はんだ６の
後退部を埋め、封止幅を拡大するので、リークなどが低
減することができる。
、封止部の両側にはんだ後退（表面に凹部が生じる状態
）を生じ、これがリークなどの原因になって密封効果を
低下させていた。しかし、本発明によれば、背面はんだ
５の余剰はんだが封止部に流れ込み、封止部はんだ６の
後退部を埋め、封止幅を拡大するので、リークなどが低
減することができる。
第３図は前記実施例の変形例を示す組立て前の状態の断
面図、第４図はその組立て後の状態を示す断面図である
。
面図、第４図はその組立て後の状態を示す断面図である
。
この構成は、前記実施例に対して、各部材の寸法ばらつ
きの吸収を更に完全にすることを主眼としたものである
。このような目的に対しては、大量の背面はんだ５を必
要とし、はんだ溶融による余剰はんだも多量になる。こ
のため、前記実施例のようにキャップ４の内面全体にメ
タライズ部９を施した場合でも、余剰はんだの全てをメ
タライズ部９に対する展開のみで吸収することは困難で
ある。
きの吸収を更に完全にすることを主眼としたものである
。このような目的に対しては、大量の背面はんだ５を必
要とし、はんだ溶融による余剰はんだも多量になる。こ
のため、前記実施例のようにキャップ４の内面全体にメ
タライズ部９を施した場合でも、余剰はんだの全てをメ
タライズ部９に対する展開のみで吸収することは困難で
ある。
そこで第３図に示すように、封止部はんだ６を設けず、
この分を厚めに形成した背面はんだ１１にもたせるよう
にしたものである。
この分を厚めに形成した背面はんだ１１にもたせるよう
にしたものである。
このように、背面はんだ１１をプリフォームしておき、
これを組付は時に溶融させることにより、溶は出したは
んだはメタライズ部９に滲みわたるようにして展開し、
封止部に流入して封止部はんだ１２を形成する。この封
止部に流入したはんだは、酸化物を含んでいない（表面
に形成される酸化膜を破って流出したはんだであり、酸
化物は背面部に止まっている）ので、ボイドなどが生ぜ
ず、製品不良の低減に寄与する。
これを組付は時に溶融させることにより、溶は出したは
んだはメタライズ部９に滲みわたるようにして展開し、
封止部に流入して封止部はんだ１２を形成する。この封
止部に流入したはんだは、酸化物を含んでいない（表面
に形成される酸化膜を破って流出したはんだであり、酸
化物は背面部に止まっている）ので、ボイドなどが生ぜ
ず、製品不良の低減に寄与する。
なお、前記実施例においては、キャップ４の内面の全面
に連続的にメタライズを形成するものとしたが、メタラ
イズ部９が半導体チップ１のアース、信号ライン、電源
ラインなどに接続されている場合、システムへの実装時
あるいはテスト時に半導体チップｌを破壊する恐れがあ
る。そこで、このような場合には、背面部と封止部との
間に電気的な絶縁部を形成（例えば、帯状にメタライズ
部９をカットする）し、封止部のはんだが半導体チップ
１内の回路に接続されないようにする。
に連続的にメタライズを形成するものとしたが、メタラ
イズ部９が半導体チップ１のアース、信号ライン、電源
ラインなどに接続されている場合、システムへの実装時
あるいはテスト時に半導体チップｌを破壊する恐れがあ
る。そこで、このような場合には、背面部と封止部との
間に電気的な絶縁部を形成（例えば、帯状にメタライズ
部９をカットする）し、封止部のはんだが半導体チップ
１内の回路に接続されないようにする。
〔実施例２〕
第５図は本発明の第２実施例を示す断面図である。
本実施例は、メタライズ部７及びメタライズ部８を従来
のままとし、はんだバンプ２の周囲に絶縁材によるはん
だ流入防止部材１３を設けるようにしたものである。こ
のはんだ流入防止部材１３は、例えば、ポリイミドなど
の耐熱性に優れる材料をテープ状にしたものを用いる。
のままとし、はんだバンプ２の周囲に絶縁材によるはん
だ流入防止部材１３を設けるようにしたものである。こ
のはんだ流入防止部材１３は、例えば、ポリイミドなど
の耐熱性に優れる材料をテープ状にしたものを用いる。
このはんだ流入防止部材１３をはんだバンブ２を囲撓す
るように配設することにより、はんだバンプ２の内と外
とを分離する隔壁を形成することができる。
るように配設することにより、はんだバンプ２の内と外
とを分離する隔壁を形成することができる。
これにより、多量の背面はんだ５を用いても、余剰はん
だは、はんだ流入防止部材１３によってはんだバンブ２
内への進入が阻止され、背面部と封止部の間に滞留し、
或いは一部が封止部へ流れて封止部はんだ６の内側を埋
める。
だは、はんだ流入防止部材１３によってはんだバンブ２
内への進入が阻止され、背面部と封止部の間に滞留し、
或いは一部が封止部へ流れて封止部はんだ６の内側を埋
める。
したがって、はんだバンプ２に短絡が生じるのを防止し
、封止部にボイド、リークなどが生じるのを防止するこ
とが可能になる。
、封止部にボイド、リークなどが生じるのを防止するこ
とが可能になる。
なお、第５図においては、テープ状にしたはんだ流入防
止部材１３を用いるものとしたが、これに限らず、はん
だバンプ２内へのはんだ流入を防止し、その外側にはん
だが滞留できるだけの空間が確保されれば、どのような
形状、大きさであってもよい。
止部材１３を用いるものとしたが、これに限らず、はん
だバンプ２内へのはんだ流入を防止し、その外側にはん
だが滞留できるだけの空間が確保されれば、どのような
形状、大きさであってもよい。
以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は前記実施例に限定される
ものでは無く、その要旨を逸脱しない範囲で種々変更可
能であることは言うまでもない。
具体的に説明したが、本発明は前記実施例に限定される
ものでは無く、その要旨を逸脱しない範囲で種々変更可
能であることは言うまでもない。
本願において開示される発明のうち、代表的なものによ
って得られる効果を簡単に説明すれば、下記の通りであ
る。
って得られる効果を簡単に説明すれば、下記の通りであ
る。
すなわち、はんだバンブを接続面に備えた半導体チップ
をベースに接続すると共に、前記半導体チップを覆う如
くにしてキャップを配設し、その背面を前記半導体チッ
プの放熱面にはんだ結合すると共に封止部を前記ベース
にはんだ結合する半導体装置の封止構造であって、前記
半導体チップの放熱面に設けられた背面はんだの余剰分
を前記封止部へ流入させるはんだ流出規制手段を設けた
ので、はんだバンブ内への余剰はんだの流入を防止し、
はんだバンブ間短絡及びリーク発生を防止し、かつ各部
材の寸法ばらつきを吸収することができる。
をベースに接続すると共に、前記半導体チップを覆う如
くにしてキャップを配設し、その背面を前記半導体チッ
プの放熱面にはんだ結合すると共に封止部を前記ベース
にはんだ結合する半導体装置の封止構造であって、前記
半導体チップの放熱面に設けられた背面はんだの余剰分
を前記封止部へ流入させるはんだ流出規制手段を設けた
ので、はんだバンブ内への余剰はんだの流入を防止し、
はんだバンブ間短絡及びリーク発生を防止し、かつ各部
材の寸法ばらつきを吸収することができる。
第１図は本発明による封止構造の一実施例を示す組立て
前の状態を示す断面図、 第２図は組立ての終了した状態を示す断面図、第３図は
前記実施例の変形例を示す組立て前の状態の断面図、 第４図はその組立て後の状態を示す断面図、第５図は本
発明の第２実施例を示す断面図、第６図は従来のＭＣＣ
の一例を示す断面図、第７図ははんだ封止後の好ましい
状態を示す断面図、 第８図は余剰はんだの流出による短絡発生を説明する断
面図である。 １・・・半導体チップ、２・・・はんだバンブ、３・・
・ベース、４・・・キャップ、５．１１・・・背面はん
だ、６，１２・・・封止部はんだ、７．８．９・・・メ
タライズ部、ｌＯ・・・余剰はんだ、１３・・・はんだ
流入防止部材。 あ 第 図 第 図 １：半導体チクプ ２：はんだバンプ ６：ベース ４：キャップ ５゛背面はんだ ６：封止部はんだ ９：メタライズ部 １０°余剰はんだ 第 ３ 図 第４ 図 １：半導体チップ ３：ベース ４：キャップ ９：メタライズ部 １１：余剰はんだ １２：封止部はんだ 第 第 １：半導体チップ ２：はんだバンプ ６：ベース ４：キャップ １３：はんだ流入防止部材
前の状態を示す断面図、 第２図は組立ての終了した状態を示す断面図、第３図は
前記実施例の変形例を示す組立て前の状態の断面図、 第４図はその組立て後の状態を示す断面図、第５図は本
発明の第２実施例を示す断面図、第６図は従来のＭＣＣ
の一例を示す断面図、第７図ははんだ封止後の好ましい
状態を示す断面図、 第８図は余剰はんだの流出による短絡発生を説明する断
面図である。 １・・・半導体チップ、２・・・はんだバンブ、３・・
・ベース、４・・・キャップ、５．１１・・・背面はん
だ、６，１２・・・封止部はんだ、７．８．９・・・メ
タライズ部、ｌＯ・・・余剰はんだ、１３・・・はんだ
流入防止部材。 あ 第 図 第 図 １：半導体チクプ ２：はんだバンプ ６：ベース ４：キャップ ５゛背面はんだ ６：封止部はんだ ９：メタライズ部 １０°余剰はんだ 第 ３ 図 第４ 図 １：半導体チップ ３：ベース ４：キャップ ９：メタライズ部 １１：余剰はんだ １２：封止部はんだ 第 第 １：半導体チップ ２：はんだバンプ ６：ベース ４：キャップ １３：はんだ流入防止部材
Claims (1)
- 【特許請求の範囲】 １、はんだバンプを接続面に備えた半導体チップをベー
スにはんだ接続すると共に、前記半導体チップを覆う如
くにしてキャップを配設し、その背面を前記半導体チッ
プの放熱面にはんだ結合すると共に封止部を前記ベース
にはんだ結合する半導体装置の封止構造であって、前記
半導体チップの放熱面に設けられた背面はんだの余剰分
を前記封止部へ流入させるはんだ流出規制手段を設けた
ことを特徴とする半導体装置の封止構造。 ２、前記はんだ流出規制手段は、前記キャップの内面全
域にメタライズを形成したものであることを特徴とする
請求項１記載の半導体装置の封止構造。 ３、前記はんだ流出規制手段は、前記はんだバンプ群の
周囲を囲撓する如くに配設されるはんだ流入防止部材で
あることを特徴とする請求項１記載の半導体装置の封止
構造。 ４、前記キャップの背面部と封止部との間のメタライズ
に、微小間隔の除去部分を設けることを特徴とする請求
項２記載の半導体装置の封止構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1217379A JPH0382144A (ja) | 1989-08-25 | 1989-08-25 | 半導体装置の封止構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1217379A JPH0382144A (ja) | 1989-08-25 | 1989-08-25 | 半導体装置の封止構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0382144A true JPH0382144A (ja) | 1991-04-08 |
Family
ID=16703253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1217379A Pending JPH0382144A (ja) | 1989-08-25 | 1989-08-25 | 半導体装置の封止構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0382144A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0522563A3 (en) * | 1991-07-12 | 1994-06-08 | Sumitomo Electric Industries | Semiconductor chip module and method of manufacturing the same |
| EP0523387A3 (en) * | 1991-06-18 | 1994-07-27 | Sumitomo Electric Industries | Semiconductor chip module and method for manufacturing the same |
| US5789809A (en) * | 1995-08-22 | 1998-08-04 | National Semiconductor Corporation | Thermally enhanced micro-ball grid array package |
| US5909057A (en) * | 1997-09-23 | 1999-06-01 | Lsi Logic Corporation | Integrated heat spreader/stiffener with apertures for semiconductor package |
| EP0997938A2 (en) * | 1998-07-08 | 2000-05-03 | Hitachi, Ltd. | Multi-chip module |
| US6111313A (en) * | 1998-01-12 | 2000-08-29 | Lsi Logic Corporation | Integrated circuit package having a stiffener dimensioned to receive heat transferred laterally from the integrated circuit |
| WO2007141851A1 (ja) * | 2006-06-07 | 2007-12-13 | Fujitsu Limited | 半導体パッケージ及び電子装置 |
| JP2010045201A (ja) * | 2008-08-13 | 2010-02-25 | Fujitsu Media Device Kk | 電子部品モジュール及びその製造方法 |
| CN102693963A (zh) * | 2011-03-25 | 2012-09-26 | 富士通半导体股份有限公司 | 半导体器件及其制造方法 |
| JP2019036784A (ja) * | 2017-08-10 | 2019-03-07 | 太陽誘電株式会社 | 電子部品およびその製造方法 |
-
1989
- 1989-08-25 JP JP1217379A patent/JPH0382144A/ja active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0523387A3 (en) * | 1991-06-18 | 1994-07-27 | Sumitomo Electric Industries | Semiconductor chip module and method for manufacturing the same |
| EP0522563A3 (en) * | 1991-07-12 | 1994-06-08 | Sumitomo Electric Industries | Semiconductor chip module and method of manufacturing the same |
| US5525548A (en) * | 1991-07-12 | 1996-06-11 | Sumitomo Electric Industries, Ltd. | Process of fixing a heat sink to a semiconductor chip and package cap |
| US5789809A (en) * | 1995-08-22 | 1998-08-04 | National Semiconductor Corporation | Thermally enhanced micro-ball grid array package |
| US5909057A (en) * | 1997-09-23 | 1999-06-01 | Lsi Logic Corporation | Integrated heat spreader/stiffener with apertures for semiconductor package |
| US6111313A (en) * | 1998-01-12 | 2000-08-29 | Lsi Logic Corporation | Integrated circuit package having a stiffener dimensioned to receive heat transferred laterally from the integrated circuit |
| EP0997938A2 (en) * | 1998-07-08 | 2000-05-03 | Hitachi, Ltd. | Multi-chip module |
| EP0997938A3 (en) * | 1998-07-08 | 2002-08-14 | Hitachi, Ltd. | Multi-chip module |
| WO2007141851A1 (ja) * | 2006-06-07 | 2007-12-13 | Fujitsu Limited | 半導体パッケージ及び電子装置 |
| JP4860695B2 (ja) * | 2006-06-07 | 2012-01-25 | 富士通株式会社 | 半導体パッケージ |
| JP2010045201A (ja) * | 2008-08-13 | 2010-02-25 | Fujitsu Media Device Kk | 電子部品モジュール及びその製造方法 |
| JP4555369B2 (ja) * | 2008-08-13 | 2010-09-29 | 富士通メディアデバイス株式会社 | 電子部品モジュール及びその製造方法 |
| US8363422B2 (en) | 2008-08-13 | 2013-01-29 | Taiyo Yuden Co., Ltd. | Electronic component module and method for manufacturing the same |
| CN102693963A (zh) * | 2011-03-25 | 2012-09-26 | 富士通半导体股份有限公司 | 半导体器件及其制造方法 |
| JP2012204632A (ja) * | 2011-03-25 | 2012-10-22 | Fujitsu Semiconductor Ltd | 半導体装置及びその製造方法 |
| US8962394B2 (en) | 2011-03-25 | 2015-02-24 | Fujitsu Semiconductor Limited | Semiconductor device and method of manufacturing the same |
| JP2019036784A (ja) * | 2017-08-10 | 2019-03-07 | 太陽誘電株式会社 | 電子部品およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8669665B2 (en) | Flip-chip mounting substrate and flip-chip mounting method | |
| EP0143607A2 (en) | Semiconductor package | |
| US6204553B1 (en) | Lead frame structure | |
| JPH04274347A (ja) | 半導体パッケージ | |
| JPH0382144A (ja) | 半導体装置の封止構造 | |
| JPH047848A (ja) | 樹脂封止型半導体装置の製造方法とそれに用いるリードフレーム | |
| JP2857648B2 (ja) | 電子部品の製造方法 | |
| US5606204A (en) | Resin-sealed semiconductor device | |
| JPH0316159A (ja) | 電子装置 | |
| JPH03266456A (ja) | 半導体チップ用放熱部材及び半導体パッケージ | |
| JPH10256432A (ja) | 樹脂封止型半導体パッケージ | |
| JP2841790B2 (ja) | フラットパッケージ | |
| JPH03178154A (ja) | 半導体集積回路装置 | |
| JPH03181153A (ja) | 半導体集積回路装置 | |
| JP2003188204A (ja) | 半導体装置 | |
| JP2924957B2 (ja) | 樹脂封止型半導体装置 | |
| JPH11145363A (ja) | 半導体装置 | |
| JP2882101B2 (ja) | 半導体装置 | |
| JPH03142860A (ja) | 半導体集積回路装置の製造方法 | |
| JPH08130267A (ja) | 樹脂封止型半導体パッケージ、それを用いた樹脂封止型半導体装置およびその製造方法 | |
| KR0129005Y1 (ko) | 반도체패키지의 히트싱크에 접착된 리드프레임의 구조 | |
| JPH03203255A (ja) | 半導体装置 | |
| JP2753363B2 (ja) | 半導体装置 | |
| JP2796401B2 (ja) | 半導体集積回路装置 | |
| JPS63211657A (ja) | 半導体装置 |