JPH047848A - 樹脂封止型半導体装置の製造方法とそれに用いるリードフレーム - Google Patents

樹脂封止型半導体装置の製造方法とそれに用いるリードフレーム

Info

Publication number
JPH047848A
JPH047848A JP2109934A JP10993490A JPH047848A JP H047848 A JPH047848 A JP H047848A JP 2109934 A JP2109934 A JP 2109934A JP 10993490 A JP10993490 A JP 10993490A JP H047848 A JPH047848 A JP H047848A
Authority
JP
Japan
Prior art keywords
semiconductor chip
resin
lead frame
resin sealing
sealed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2109934A
Other languages
English (en)
Other versions
JP2890662B2 (ja
Inventor
Yukio Asami
幸雄 浅見
Hiroyuki Fukazawa
深沢　博之
Akira Kojima
明 小島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2109934A priority Critical patent/JP2890662B2/ja
Priority to EP91303688A priority patent/EP0454440B1/en
Priority to US07/690,358 priority patent/US5289033A/en
Priority to DE69112693T priority patent/DE69112693T2/de
Priority to KR1019910006637A priority patent/KR100222349B1/ko
Publication of JPH047848A publication Critical patent/JPH047848A/ja
Application granted granted Critical
Publication of JP2890662B2 publication Critical patent/JP2890662B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14639—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
    • B29C45/14655—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 以下の順序に従って本発明を説明する。
Ａ、産業上の利用分野 Ｂ１発明の概要 Ｃ０従来技術［第４図乃至第７図］ Ｄ８発明が解決しようとする問題点 Ｅ０問題点を解決するための手段 １１作用 Ｇ、実施例［第１図乃至第３図］ Ｈ０発明の効果 （Ａ、産業上の利用分野） 本発明は樹脂封止型半導体装置の製造方法、特に半導体
チップ収納可能な窓の周辺部にリードフィンガを配置し
たものを複数の半導体チップ分一体に連結したリードフ
レームを用意し、該リードフレームの各窓に半導体チッ
プを配置し、該各半導体チーツブの各電極とそれに対応
する各リードフィンガとをワイヤにより接続して該各ワ
イヤにより各半導体チップをリードフレームによって支
持した状態で半導体チップとリードフィンガとワイヤと
を樹脂封止用金型を用いて樹脂封止する樹脂封止型半導
体装置の製造方法と、それに用いる樹脂封止用金型及び
リードフレームに関する。
（Ｂ、発明の概要） 本発明は、ダイパッドのないリードフレームを用いても
樹脂封止の際、半導体チップに位置ずれ、位置ずれによ
るショート、断線等の不良が発生しないようにするため
、 半導体チップを凸部により位置を規定した状態で樹脂封
止するものであり、 また、樹脂封止用金型として半導体チップの上下動を防
止する凸部である上下動防止ピンを有するものを用いる
ようにするものであり、また、リードフレームとして半
導体チップの横ぶれを防止する凸部である横ぶれ防止ピ
ンを有するものを用いるようにするものである。
（Ｃ，従来技術）［第４図乃至第７因］樹脂封止型半導
体装置は、一般に、半導体チップがグイボンディングさ
れるダイパッドの周辺に複数のリードフィンガを配置し
たものを半導体チップ複数個分一体に連結したリードフ
レームを用い、各ダイパッドに半導体チップをボンディ
ングし、該各半導体チップの各電極とそれに対応するリ
ードフィンガとをワイヤを介して接続（ワイヤポンデイ
グ）し、その後、樹脂封止用金型を用いてダイパッド部
、半導体チップ、ワイヤ及びリードフィンガを樹脂封止
するという方法で製造される。第４図はそのようにして
製造される樹脂封止型半導体装置の樹脂封止前のリード
フレームの状態を示すものであり、同図において、ａは
リードフレームのダイパッド部、ｂ、ｂはリードフィン
ガ、Ｃはダイパッドａに銀ペーストあるいは金・シリコ
ン共晶合金ｄを介してボンディングされた半導体チップ
、ｅ、ｅは該半導体チップＣの電極とリードフィンガｂ
、ｂとの間を接続するワイヤである。
また、第５図に示すようにリードフィンガｂ、ｂ、・・
・の先端部上に例えばポリイミドシート等からなる絶縁
体ｆを配置し、該絶縁体ｆ上に半導体チップＣを配置し
、ワイヤボンディングしたもの（チンブオンリードＣＯ
Ｂタイプ）、あるいは第６図に示すように半導体チップ
Ｃの表面の電極を除（領域上に絶縁体ｆを位置させ、該
絶縁体ｆ上にリードフィンガｂ、ｂ、・・・を位置させ
、該り一ドフィンガｂ、ｂ、・・・と電極とをワイヤｅ
、ｅ、・・・により接続したもの（リードオンチップＬ
ＯＣタイプ）、あるいは第７図に示すようにワイヤを用
いないで半導体チップＣの電極パッドｇをリードフィン
ガｂに接続したものである。
ところで、このような樹脂封止型半導体装置は、グイパ
ッドａ・半導体チップＣ間の熱膨張係数の違いにより熱
応力が発生するという問題あるいはリードフレームの板
厚が樹脂封止部分の厚さを薄（するのを妨げる要因とな
るという問題を有している。
そこで、本願出願人会社は、特願平１−２９７１７４に
より半導体チップ収納可能な窓の周辺部にリードフィン
ガを配置したものを複数の半導体チップ分一体に連結し
たリードフレームを用意し、該リードフレームの各窓に
半導体チップを配置し、該各半導体チップの各電極とそ
れに対応する各リードフィンガとをワイヤにより接続し
て該各ワイヤにより各半導体チップをリードフレームに
よって支持した状態で半導体チップとリードフィンガと
ワイヤを樹脂封止用金型を用いて樹脂封止する樹脂封止
型半導体装置の製造方法を提案した。
このような樹脂封止型半導体装置によれば、ダイパッド
がないのでダイパッドによる熱応力や蒸気圧力を受ける
ことがな（、またダイパッドとＡｇペースト等接着剤の
厚さの和だけ樹脂封止部分、即ち、パッケージの厚さを
薄くすることができる。従って、その点で優れていると
いえる。
（Ｄ、発明が解決しようとする問題点）ところで、特願
平１−２９７１７４の樹脂封止型半導体装置には樹脂封
止の際に樹脂の注入圧力によって半導体チップに位置ず
れが生じ、更にはワイヤの断線やワイヤ間のショート等
の発生する虞れがあった。また、樹脂注入時に半導体チ
ップが横方向あるいは上下方向に大きく揺れることによ
り樹脂の強度が低下する虞れがあった。
本発明はこのような問題点を解決すべく為されたもので
あり、ダイパッドのないリードフレームを用いても樹脂
封止の際半導体チップに位置ずれ、位置ずれによるショ
ート、断線等の不良が発生しないようにすることを目的
とする。
（Ｅ、問題点を解決するための手段） 本発明樹脂封止型半導体装置の製造方法は、半導体チッ
プを樹脂封止用金型あるいはリードフレームに設けた凸
部により位置を規定した状態で樹脂封止することを特徴
とする。
本発明樹脂封止用金型は、半導体チップの上下動を防止
する凸部として上下動防止ピンを有することを特徴とす
る。
本発明リードフレームは、半導体チップの横ぶれを防止
する凸部として横ぶれ防止ピンを有することを特徴とす
る。
（Ｆ、作用） 本発明樹脂封止型半導体装置の製造方法によれば、半導
体チップを位置を規定した状態で樹脂封止するので、半
導体チップが樹脂封止中に動くことを防止することがで
きる。
本発明樹脂封止用金型によれば、樹脂封止中に半導体チ
ップが上下方向に動くのを上下動防止ピンによって防止
することができる。
本発明リードフレームによれば、樹脂封止中に半導体チ
ップが横方向に動くのを横ぶれ防止ピンによって防止す
ることができる。
（Ｇ、実施例）［第１図乃至第３図］ 以下、本発明樹脂封止型半導体装置の製造方法とそれに
用いる樹脂封止用金型及びリードフレームを図示実施例
に従って詳細に説明する。
第１図乃至第３図は本発明の一実施例を説明するもので
、第１図は樹脂封止前の状態を示すリードフレーム及び
半導体チップの斜視図、第２図は樹脂注入時の樹脂封止
用金型と、リード及び半導体チップを示す断面図、第３
図は樹脂封止直後の半導体装置及び樹脂封止用金型を示
す断面図である。
図面において、１はリードフレーム、２．２、・・・は
該リードフレーム１にこれの長手方向に沿って一定間隔
で離間して配置された半導体チップ収納窓であり、従来
のリードフレームにおいてはダイパッドが存在したとこ
ろに位置している。換言すれば、本リードフレームｌに
おいては従来存在していたダイパッドとそれを支持する
支持リードが取り除かれており、ダイパッドの取り除か
れた部分が半導体チップ収納窓２．２、・・・どなって
いるのである。
３．３、・・・はリードフィンガ、４．４、・・・はタ
イバー、５．５はフレーム、６．６、・・・はフレーム
５．５の内側面に突出形成された横ぶれ防止ピンであり
、該横ぶれ防止ピン６．６、・・・を有することが半導
体チップ収納窓２．２、・・・を有することと並んで本
リードフレーム１の大きな特徴となっている。
横ぶれ防止ピン６．６、・・・は半導体チップ収納窓２
．２、・・・に置かれる半導体チップ７．７、の横ぶれ
を防止するためのものであり、半導体チップ収納窓２に
半導体チップ７が収納されたとき横ぶれ防止ピン６．６
．６．６の先端が半導体チップ７の側面からご（僅か離
れたところに位置するようにされている。
８．８、・・・は半導体チップ７．７、・・・の電極バ
ッド９．９、・・・とリードフィンガ３．３、・・・ど
の間を接続するワイヤである。
リードフレームｌの半導体チップ収納窓２゜２、・・・
への半導体チップ７．７、・・・の取り付けは、図示し
ないリードフレーム置き台の上記半導体チップ収納窓２
．２、・・・に対応したところに設けられた各半導体チ
ップ載置部分に半導体チップ７．７、・・・を置き、更
にリードフレーム置き台上にリードフレーム１を置いた
状態でワイヤボンディングすることにより行う。即ち、
リードフレームによる各半導体チップ７．７、・・・の
支持はワイヤ８．８、・・・により行うのである。９．
９、・・・は電極である。
そして、このリードフレーム１を第２図に示すように金
型内にセットする。１０は金型の下型、１１は金型の上
型であり、下型１０及び上型１１は共に上下動防止ピン
１２．１２、・・・を有している。該上下動防止ピン１
２．１２、・・・はり−ドフレーム１が樹脂封止用金型
の下型１０・上型１１間にセットされたとき先端が半導
体チップ７．７、・・・の上面、下面からごく僅か離れ
たところに位置するようにされている。
従って、リードフレームｌが樹脂封止用金型にセットさ
れたとき半導体チップ７．７、・・・はり−ドフレーム
１の横ぶれ防止ピン６．６、・・・によって横ぶれが抑
止され、樹脂封止用金型の上下動防止ピン１２．１２、
・・・によって上下動が抑止される。
そして、第２図に示す状態で樹脂封止を行う。
すると、第３図に示すように半導体チップ７．７、・・
・が横ぶれや上下動することな（樹脂封止される。１２
は樹脂パッケージである。
このように樹脂封止した後、横ぶれ防止ピン６．６、・
・・の樹脂パッケージ１２から外部へ突出した部分はリ
ードフレームの不要部分カット時にカットする。
本方法によれば、半導体チップ７．７、・・・と、横ぶ
れ防止ピン６．６、・・・及び上下動防止ピン１２．１
２、・・・との間に僅かではあるが隙間があるにも拘ら
ず半導体チップ７．７、・・・の位置ずれがほとんどな
くバランス良く位置決めされ、またワイヤ８．８、・・
・の断線、ワイヤ８・８間のショートも起きなかった。
これは次の理由による。
樹脂注入開始時においては、樹脂の粘性は充分に低いの
で流動性に富むものの半導体チップ７の上面上と下面上
とで樹脂の流れに対する抵抗が若干具なるので半導体チ
ップ７の上下のバランスが大きく狂おうとするが、しか
し、上下動防止ピン１２．１２、・・・によりそのバラ
ンスが大きく狂うことが阻止される。そして、樹脂注入
が進むにつれて樹脂の粘性が大きくなり流動性が低くな
ると樹脂が各部分に均等に流れるようになり上下のバラ
ンスがきわめて良（なるのである。従って、上下動防止
ピン１２．１２、・・・と半導体チップ７の上面、下面
との間の隙間に樹脂が完全に入り込み半導体チップ７が
部分的に露出することはほとんどない。
尚、横ぶれ防止ピン６．６、・・・の先端が半導体チッ
プ７．７、・・・の側面に接することもあるが、そうで
あっても横ぶれ防止ピン６．６、・・・の外部は切断す
るので何等問題はない。
（Ｈ，発明の効果） 以上に述べたように、本発明樹脂封止型半導体装置の製
造方法は、半導体チップをその位置を凸部により規定し
た状態で樹脂封止することを特徴とするものである。
従って、本発明樹脂封止型半導体装置の製造方法によれ
ば、半導体チップを位置を規定した状態で樹脂封止する
ので、半導体チップが樹脂封止中に動（ことを防止する
ことができる。
本発明樹脂封止用金型は、半導体チップの上面、下面に
接して上下方向における位置を規定する凸部として上下
動防止ピンを有することを特徴とするものである・ 従って、本発明樹脂封止用金型によれば、樹脂封止中に
半導体チップが上下方向に動（のを上下動防止ピンによ
って防止することができる。
本発明リードフレームは、半導体チップの側面に接して
横方向における位置を規定する凸部として横ぶれ防止ピ
ンを有することを特徴とするものである。
従って、本発明リードフレームによれば、樹脂封止中に
半導体チップが横方向に動くのを横ぶれ防止ピンによっ
て防止することができる。
第７図は更に他の従来例を示す断面図である。
符号の説明 ｌ・・・リードフレーム、２・・・窓、３・・・リード
フィンガ、 ６・・・横ぶれ防止ピン、 ７・・・半導体チップ、８・・・ワイヤ、１０．１１・
・・樹脂封止用金型、 １２・・・上下動防止ピン、 １３・・・樹脂パッケージ。
【図面の簡単な説明】
第１図乃至第３図は本発明の一つの実施例を説明するた
めのもので、第１図はリードフレーム及び半導体チップ
の斜視図、第２図は半導体チップを支持するリードフレ
ームが樹脂封止用金型にセットされた状態を示す断面図
、第３図は樹脂封止終了直後の状態を示す断面図、第４
図は一つの従来例を示す断面図、第５図は他の従来例を
示す斜視図、第６図は更に他の従来例を示す斜視図、半
導イ本チップ 断面図 第２図 −１へｒＯｕ３ｈの■ 断面図 第３図

Claims (2)

    【特許請求の範囲】
  1. （１）半導体チップ収納可能な窓の周辺部にリードフィ
    ンガを配置したものを複数の半導体チップ分一体に連結
    したリードフレームを用意し、該リードフレームの各窓
    に半導体チップを配置し、該各半導体チップの各電極と
    それに対応する各リードフィンガとをワイヤにより接続
    して該各ワイヤにより各半導体チップをリードフレーム
    によって支持した状態で半導体チップとリードフィンガ
    とワイヤとを樹脂封止用金型を用いて樹脂封止する樹脂
    封止型半導体装置の製造方法において、 半導体チップをその位置を凸部により規定した状態で樹
    脂封止する ことを特徴とする樹脂封止型半導体装置の製造方法
  2. （２）半導体チップの上面、下面に接して上下方向にお
    ける位置を規定する凸部として上下動防止ピンを有する ことを特徴とする請求項（１）記載の樹脂封止型半導体
    装置の製造方法に用いる樹脂封止用金型（３）半導体チ
    ップの側面に接して横方向における位置を規定する凸部
    として横ぶれ防止ピンを有する ことを特徴とする請求項（１）記載の樹脂封止型半導体
    装置の製造方法に用いるリードフレーム
JP2109934A 1990-04-25 1990-04-25 樹脂封止型半導体装置の製造方法とそれに用いるリードフレーム Expired - Fee Related JP2890662B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2109934A JP2890662B2 (ja) 1990-04-25 1990-04-25 樹脂封止型半導体装置の製造方法とそれに用いるリードフレーム
EP91303688A EP0454440B1 (en) 1990-04-25 1991-04-24 Method of encapsulating a semiconductor device
US07/690,358 US5289033A (en) 1990-04-25 1991-04-24 Packaging of semiconductor chips with resin
DE69112693T DE69112693T2 (de) 1990-04-25 1991-04-24 Verfahren zur Einkapselung einer Halbleitervorrichtung.
KR1019910006637A KR100222349B1 (ko) 1990-04-25 1991-04-25 반도체 칩 패키징

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2109934A JP2890662B2 (ja) 1990-04-25 1990-04-25 樹脂封止型半導体装置の製造方法とそれに用いるリードフレーム

Publications (2)

Publication Number Publication Date
JPH047848A true JPH047848A (ja) 1992-01-13
JP2890662B2 JP2890662B2 (ja) 1999-05-17

Family

ID=14522816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2109934A Expired - Fee Related JP2890662B2 (ja) 1990-04-25 1990-04-25 樹脂封止型半導体装置の製造方法とそれに用いるリードフレーム

Country Status (5)

Country Link
US (1) US5289033A (ja)
EP (1) EP0454440B1 (ja)
JP (1) JP2890662B2 (ja)
KR (1) KR100222349B1 (ja)
DE (1) DE69112693T2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4956423A (en) * 1985-10-29 1990-09-11 Occidental Chemical Corporation Hot-melt adhesives
JPH07273669A (ja) * 1992-12-21 1995-10-20 Sony Corp エラー訂正方法
US6145112A (en) * 1997-05-01 2000-11-07 Mitsubishi Denki Kabushiki Kaisha Error correcting method and apparatus
JP2014063778A (ja) * 2012-09-19 2014-04-10 Sharp Corp 半導体装置の製造方法、半導体装置および成形部材

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI90850C (fi) * 1992-05-29 1994-04-11 Idesco Oy Menetelmä muovista ruiskuvalettavan kuljetus- tai säilytysrakenteen varustamiseksi etäluettavalla saattomuistilla ja etäluettavalla saattomuistilla varustettu muovista ruiskuvalettu kuljetus- tai säilytysrakenne
DE4231705C2 (de) * 1992-09-22 1998-04-30 Siemens Ag Halbleitervorrichtung mit einem Systemträger und einem damit verbundenen Halbleiterchip sowie Verfahren zu deren Herstellung
US5474958A (en) * 1993-05-04 1995-12-12 Motorola, Inc. Method for making semiconductor device having no die supporting surface
US6148673A (en) * 1994-10-07 2000-11-21 Motorola, Inc. Differential pressure sensor and method thereof
US5660461A (en) * 1994-12-08 1997-08-26 Quantum Devices, Inc. Arrays of optoelectronic devices and method of making same
JP3290869B2 (ja) * 1995-11-16 2002-06-10 株式会社東芝 半導体装置
JPH11274196A (ja) * 1998-03-26 1999-10-08 Seiko Epson Corp 半導体装置の製造方法およびモールドシステム並びに半導体装置
DE10227936C1 (de) * 2002-06-21 2003-05-15 Heraeus Gmbh W C Verfahren zur Herstellung von Systemträgern aus metallischem Trägerband sowie Metallstreifen mit Trägerbereich für elektrische Bauelemente
DE10243515A1 (de) * 2002-09-19 2004-04-01 Robert Bosch Gmbh Sensor
US20040113240A1 (en) 2002-10-11 2004-06-17 Wolfgang Hauser An electronic component with a leadframe
DE10247610A1 (de) * 2002-10-11 2004-04-29 Micronas Gmbh Elektronisches Bauelement mit einem Systemträger
US8080444B2 (en) * 2010-01-14 2011-12-20 Freescale Semiconductor, Inc. Method for forming a packaged semiconductor device having a ground plane
JP2019121722A (ja) * 2018-01-10 2019-07-22 株式会社ディスコ パッケージ基板の製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3802069A (en) * 1972-05-04 1974-04-09 Gte Sylvania Inc Fabricating packages for use in integrated circuits
US4012766A (en) * 1973-08-28 1977-03-15 Western Digital Corporation Semiconductor package and method of manufacture thereof
US4069924A (en) * 1976-11-18 1978-01-24 Western Electric Co., Inc. Methods and apparatus for positioning an article laterally on a support
US4255851A (en) * 1978-12-06 1981-03-17 Western Electric Company, Inc. Method and apparatus for indelibly marking articles during a manufacturing process
US4330790A (en) * 1980-03-24 1982-05-18 National Semiconductor Corporation Tape operated semiconductor device packaging
US4331740A (en) * 1980-04-14 1982-05-25 National Semiconductor Corporation Gang bonding interconnect tape process and structure for semiconductor device automatic assembly
JPS6037754A (ja) * 1983-08-10 1985-02-27 Seiko Epson Corp フラツトパツケ−ジ
US4812421A (en) * 1987-10-26 1989-03-14 Motorola, Inc. Tab-type semiconductor process
GB2178894B (en) * 1985-08-06 1988-07-27 Gen Electric Co Plc Preparation of fragile devices
US4756080A (en) * 1986-01-27 1988-07-12 American Microsystems, Inc. Metal foil semiconductor interconnection method
JPS6331149A (ja) * 1986-07-25 1988-02-09 Fujitsu Ltd 半導体装置
US4884124A (en) * 1986-08-19 1989-11-28 Mitsubishi Denki Kabushiki Kaisha Resin-encapsulated semiconductor device
US4855807A (en) * 1986-12-26 1989-08-08 Kabushiki Kaisha Toshiba Semiconductor device
US4806409A (en) * 1987-05-20 1989-02-21 Olin Corporation Process for providing an improved electroplated tape automated bonding tape and the product produced thereby
JPH01262115A (ja) * 1988-04-14 1989-10-19 Seiko Epson Corp Ｉｃ封止用射出成形金型
US4994895A (en) * 1988-07-11 1991-02-19 Fujitsu Limited Hybrid integrated circuit package structure
US5018003A (en) * 1988-10-20 1991-05-21 Mitsubishi Denki Kabushiki Kaisha Lead frame and semiconductor device
US4924291A (en) * 1988-10-24 1990-05-08 Motorola Inc. Flagless semiconductor package
JPH02134852A (ja) * 1988-11-15 1990-05-23 Nec Corp 樹脂封止型半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4956423A (en) * 1985-10-29 1990-09-11 Occidental Chemical Corporation Hot-melt adhesives
JPH07273669A (ja) * 1992-12-21 1995-10-20 Sony Corp エラー訂正方法
US6145112A (en) * 1997-05-01 2000-11-07 Mitsubishi Denki Kabushiki Kaisha Error correcting method and apparatus
JP2014063778A (ja) * 2012-09-19 2014-04-10 Sharp Corp 半導体装置の製造方法、半導体装置および成形部材

Also Published As

Publication number Publication date
DE69112693T2 (de) 1996-02-01
KR910019187A (ko) 1991-11-30
EP0454440A1 (en) 1991-10-30
KR100222349B1 (ko) 1999-10-01
JP2890662B2 (ja) 1999-05-17
DE69112693D1 (de) 1995-10-12
US5289033A (en) 1994-02-22
EP0454440B1 (en) 1995-09-06

Similar Documents

Publication Publication Date Title
JPH047848A (ja) 樹脂封止型半導体装置の製造方法とそれに用いるリードフレーム
US5834831A (en) Semiconductor device with improved heat dissipation efficiency
JP2972096B2 (ja) 樹脂封止型半導体装置
US5479050A (en) Leadframe with pedestal
US4951120A (en) Lead frame and semiconductor device using the same
US5885852A (en) Packaged semiconductor device having a flange at its side surface and its manufacturing method
JP2555428B2 (ja) リードフレームおよびそれを用いた半導体装置の製造方法
KR910000018B1 (ko) 리이드프레임을 갖춘 반도체장치 및 그 제조방법
JP2924957B2 (ja) 樹脂封止型半導体装置
KR930005494B1 (ko) 수지밀봉형 반도체장치
KR0172020B1 (ko) Tab 시스템의 플라스틱 봉지 반도체 장치
JPS63174347A (ja) リ−ドフレ−ム
US6091135A (en) Lead frame with pre-mold paddle for a semiconductor chip package
JP2001185567A (ja) 半導体装置およびその製造方法
KR940008340B1 (ko) 반도체 장치용 리이드 프레임
JPH04317363A (ja) ダイパッドレス樹脂封止型半導体装置とその製造方法
KR960003855B1 (ko) 수지봉합형 반도체장치 및 그 리드 플레임
JP2755719B2 (ja) 樹脂封止型半導体装置の製造方法
KR200183768Y1 (ko) 리드 프레임
JPH04286134A (ja) 半導体装置の封止方法
KR200155051Y1 (ko) 리드 프레임(Lead Frame)
KR970010675B1 (ko) 반도체 제조용 리드프레임 구조
JPH05291458A (ja) リードフレーム及びそれを用いた半導体チップの樹脂封止方法
JPH1168015A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JPH05335460A (ja) Ｉｃリードフレーム

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees