KR910019187A - 반도체 칩 패키징 - Google Patents

반도체 칩 패키징 Download PDF

Info

Publication number
KR910019187A
KR910019187A KR1019910006637A KR910006637A KR910019187A KR 910019187 A KR910019187 A KR 910019187A KR 1019910006637 A KR1019910006637 A KR 1019910006637A KR 910006637 A KR910006637 A KR 910006637A KR 910019187 A KR910019187 A KR 910019187A
Authority
KR
South Korea
Prior art keywords
chip
lead
mold
finger
region
Prior art date
Application number
KR1019910006637A
Other languages
English (en)
Other versions
KR100222349B1 (ko
Inventor
유끼오 아사미
히로유끼 후까자와
아끼라 고지마
Original Assignee
오오가 노리오
소니 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오오가 노리오, 소니 가부시끼가이샤 filed Critical 오오가 노리오
Publication of KR910019187A publication Critical patent/KR910019187A/ko
Application granted granted Critical
Publication of KR100222349B1 publication Critical patent/KR100222349B1/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14639—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
    • B29C45/14655—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

내용 없음

Description

반도체 칩 패키징
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 한쌍의 반도체 칩에 연결된 리드 프레임의 부분 개략도, 제 2 도는 리드프레임과 반도체 칩을 장착한 몰딩 다이의 단면도, 제 3 도는 제 2 도의 몰딩 다이에 의하여 형성된 수지 패키지의 단면도.

Claims (9)

  1. 수지 패키지와, 상기 패키지내에 시일되며, 각각 상, 하부 평면에 위치하는 상부 표면과 하부 표면을 가지며 다수의 전극을 가지는 반도체칩과, 그 각각이 상기 패키지 외부에 배치되는 외측단부와 상기 패키지내에 배치되고 상부 평면 및 하부 평면 사이에 위치하는 내측 단부를 가지는 다수의 리드 핑거와, 상기 전극의 각각의 하나를 상기 리드 핑거의 내측 단부의 각각의 하나에 연결시키는 다수의 결합 와이어를 구비하는 반도체 디바이스에 있어서, 상기 수지 패키지는 상기 칩의 상부 표면 및 하부 표면과 직접 접촉하는 것을 특징으로 하는 반도체 디바이스.
  2. 상기 칩으로부터 반도체 디바이스를 제조하는데 사용하기 위한 반도체칩과 리드 프레임의 조합에 있어서, 상기 리드 프레임은, 상기 칩 수용 영역을 둘러싸는 주변부와, 상기 영역을 향하여 상기 주변부로부터 돌출하여 칩이 상기 핑거부와의 접촉없이 상기 지역에 배치될 수 있고, 리드 프레임이 상기 칩 수용 영역내에 관통구멍을 제공하도록 상기 지역 외부에서 종결되는 다수의 핑거부를 구비하는 것을 특징으로 하는 반도체 칩과 리드 프레임의 조합.
  3. 제 2 항에 있어서, 상기 칩은 다수의 전극을 가지고, 상기 다수의 핑거부는 다수의 결합 와이어에 의해 상기 전극에 연결될 수 있는 다수의 리드 핑거부와, 상기 디바이스 제조시에 칩의 이동을 제한 하기 위한 다수의 이동제한 핑거부를 구비사는 것을 특징으로 하는 조합.
  4. 상부 표면과 하부 표면과 다수의 전극을 갖는 반도체 칩을 제공하는 단계와 상기 칩을 수용하기 위한 영역을 둘러싸는 주변부와 상기 주변부로부터 상기 영역으로 돌출되고 상기 영역 밖에서 종료되는 다수의 리드 핑거부를 포함하는 리드 프레임을 제공하는 단계와, 상기 칩을 상기 영역내에 위치시키는 단계와, 상기 각각의 전극글 각각의 결합 와이어로 상기 각각의 리드 핑거부에 연결시키는 단계와, 상기 리드 핑거부가 상기 패키지로부터 돌출되고, 수지 패키지가 상기 칩의 상기 상부 포면 및 하부 표면과 직접 접촉하도록, 상기 칩과 결합 와이어를 수지 패키지내에 시일링시키는 단계와, 상기 프레임의 상기 주변부로부터 상기 각각의 리드 핑거부를 절단하는 단계를 포함하는 것을 특징으로 하는 반도체 디바이스 제조방법.
  5. 다수의 전극을 갖는 반도체 칩을 제공하는 단계와, 상기 칩을 수용하기 위한 영역을 둘러싸는 주변부와, 상기 주변부로부터 상기 영역으로 돌출되고 상기 영역밖으로 종료되는 다수의 리드 핑거부를 포함하는 리드 프레임을 제공하는 단계와, 상기 칩을 상기 영역내에 위치시키는 단계와, 상기 칩이 결합 와이어와 상기 리드 핑거부에 의해서만 상기 주변부에 기계식으로 연결되도록 상기 각각의 전극을 각각의 결합 와이어를 경유하여 상기 각각의 리드 핑거부에 연결시키는 단계와, 상기 리드 핑거부가 상기 패키지로부터 돌출되도록 상기 칩과 상기 결합와이어를 수지 패키지내에 시일링시키는 단계와, 상기 프레임의 상기 주변부로부터 상기 각각의 리드 핑거부를 절단하는 단계를 포함하는 것을 특징으로 하는 반도체 디바이스 제조방법.
  6. 제 5 항에 있어서, 상기 반도체 칩은 상부 표면과 하부 표면을 가지며, 상기 시일링 단계에서 상기 수지 패키지는 상기 칩의 상기 상부 표면 및 하부 표면과 접촉되는 것을 특징으로하는 반도체 디바이스 제조방법.
  7. 제 4 항 또는 제 5 항에 있어서, 상기 시일링 단계는 몰드 캐비티를 한정하는 벽과, 상기 벽으로부터 돌출되는 적어도 하나의 돌출부를 갖는 몰드를 제공하는 단계와, 상기 돌출부가 칩과 접촉되지 않도록 상기 칩과 결합와이어를 몰드 캐비티내에 위치시키는 단계와, 수지를 몰드 캐비티내에 주입하는 단계를 포함하며, 상기 돌출부는 주입 단계동안에 상기 몰드 캐비티내의 상기 칩의 이동을 제한하는 것을 특징으로 하는 반도체 디바이스 제조방법.
  8. 제 4 항 또는 제 5 항에 있어서, 상기 리드 프레임은 상기 주변부로부터 상기 영역으로 돌출하는 다수의 이동제한 핑거부를 가지며, 상기 연결 단계에서 상기 리드 핑거부는 상기 이동 제한 핑거부가 상기 칩과 접촉되지 않도록 상기 전극에 연결되고, 시일링단계 동안에 상기 이동제한 핑거부는 상기 영역내의 상기 칩의 이동을 제한하는 것을 특징으로 하는 반도체 디바이스 제조방법.
  9. 다수의 전극을 갖는 반도체 칩과, 상기칩으로부터 떨어져 돌출하는 다수의 리드핑거와, 상기 각각의 전극을 상기 각각의 핑거에 연결시키는 다수의 결합 와이어를 포함하는 조립체 주위에 수지 패키지를 몰딩하기 위한 몰드에 있어서, 상기 칩과 결합 와이어를 수용하기 위한 몰드부 사이에 몰드 캐비티가 한정되고, 상기 리드 핑거를 수용하기 위한 몰드부 사이에 다수의 채널이 한정되는 작동위치로 상대적으로 이동가능한 제 1 및 제 2 몰드부와 상기 칩의 이동을 상기 몰드 캐비티내에 제한하기 위해 상기 몰드 캐비티 내에서 상기 적어도 하나의 몰드부로부터 돌출되는 적어도 하나의 돌출부를 포함하는 것을 특징으로 하는 몰드.
    ※ 참고사항 : 최초출원내용에 의하여 공개하는 것임.
KR1019910006637A 1990-04-25 1991-04-25 반도체 칩 패키징 KR100222349B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2109934A JP2890662B2 (ja) 1990-04-25 1990-04-25 樹脂封止型半導体装置の製造方法とそれに用いるリードフレーム
JP109934 1990-04-25

Publications (2)

Publication Number Publication Date
KR910019187A true KR910019187A (ko) 1991-11-30
KR100222349B1 KR100222349B1 (ko) 1999-10-01

Family

ID=14522816

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910006637A KR100222349B1 (ko) 1990-04-25 1991-04-25 반도체 칩 패키징

Country Status (5)

Country Link
US (1) US5289033A (ko)
EP (1) EP0454440B1 (ko)
JP (1) JP2890662B2 (ko)
KR (1) KR100222349B1 (ko)
DE (1) DE69112693T2 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4956423A (en) * 1985-10-29 1990-09-11 Occidental Chemical Corporation Hot-melt adhesives
FI90850C (fi) * 1992-05-29 1994-04-11 Idesco Oy Menetelmä muovista ruiskuvalettavan kuljetus- tai säilytysrakenteen varustamiseksi etäluettavalla saattomuistilla ja etäluettavalla saattomuistilla varustettu muovista ruiskuvalettu kuljetus- tai säilytysrakenne
DE4231705C2 (de) * 1992-09-22 1998-04-30 Siemens Ag Halbleitervorrichtung mit einem Systemträger und einem damit verbundenen Halbleiterchip sowie Verfahren zu deren Herstellung
JPH07273669A (ja) * 1992-12-21 1995-10-20 Sony Corp エラー訂正方法
US5474958A (en) * 1993-05-04 1995-12-12 Motorola, Inc. Method for making semiconductor device having no die supporting surface
US6148673A (en) * 1994-10-07 2000-11-21 Motorola, Inc. Differential pressure sensor and method thereof
US5660461A (en) * 1994-12-08 1997-08-26 Quantum Devices, Inc. Arrays of optoelectronic devices and method of making same
JP3290869B2 (ja) * 1995-11-16 2002-06-10 株式会社東芝 半導体装置
JPH1117557A (ja) * 1997-05-01 1999-01-22 Mitsubishi Electric Corp 誤り訂正方法及び誤り訂正装置
JPH11274196A (ja) * 1998-03-26 1999-10-08 Seiko Epson Corp 半導体装置の製造方法およびモールドシステム並びに半導体装置
DE10227936C1 (de) * 2002-06-21 2003-05-15 Heraeus Gmbh W C Verfahren zur Herstellung von Systemträgern aus metallischem Trägerband sowie Metallstreifen mit Trägerbereich für elektrische Bauelemente
DE10243515A1 (de) * 2002-09-19 2004-04-01 Robert Bosch Gmbh Sensor
DE10247610A1 (de) * 2002-10-11 2004-04-29 Micronas Gmbh Elektronisches Bauelement mit einem Systemträger
US20040113240A1 (en) 2002-10-11 2004-06-17 Wolfgang Hauser An electronic component with a leadframe
US8080444B2 (en) * 2010-01-14 2011-12-20 Freescale Semiconductor, Inc. Method for forming a packaged semiconductor device having a ground plane
JP6104545B2 (ja) * 2012-09-19 2017-03-29 シャープ株式会社 半導体装置の製造方法、および成形部材
JP2019121722A (ja) * 2018-01-10 2019-07-22 株式会社ディスコ パッケージ基板の製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3802069A (en) * 1972-05-04 1974-04-09 Gte Sylvania Inc Fabricating packages for use in integrated circuits
US4012766A (en) * 1973-08-28 1977-03-15 Western Digital Corporation Semiconductor package and method of manufacture thereof
US4069924A (en) * 1976-11-18 1978-01-24 Western Electric Co., Inc. Methods and apparatus for positioning an article laterally on a support
US4255851A (en) * 1978-12-06 1981-03-17 Western Electric Company, Inc. Method and apparatus for indelibly marking articles during a manufacturing process
US4330790A (en) * 1980-03-24 1982-05-18 National Semiconductor Corporation Tape operated semiconductor device packaging
US4331740A (en) * 1980-04-14 1982-05-25 National Semiconductor Corporation Gang bonding interconnect tape process and structure for semiconductor device automatic assembly
JPS6037754A (ja) * 1983-08-10 1985-02-27 Seiko Epson Corp フラツトパツケ−ジ
US4812421A (en) * 1987-10-26 1989-03-14 Motorola, Inc. Tab-type semiconductor process
GB2178894B (en) * 1985-08-06 1988-07-27 Gen Electric Co Plc Preparation of fragile devices
US4756080A (en) * 1986-01-27 1988-07-12 American Microsystems, Inc. Metal foil semiconductor interconnection method
JPS6331149A (ja) * 1986-07-25 1988-02-09 Fujitsu Ltd 半導体装置
US4884124A (en) * 1986-08-19 1989-11-28 Mitsubishi Denki Kabushiki Kaisha Resin-encapsulated semiconductor device
US4855807A (en) * 1986-12-26 1989-08-08 Kabushiki Kaisha Toshiba Semiconductor device
US4806409A (en) * 1987-05-20 1989-02-21 Olin Corporation Process for providing an improved electroplated tape automated bonding tape and the product produced thereby
JPH01262115A (ja) * 1988-04-14 1989-10-19 Seiko Epson Corp Ｉｃ封止用射出成形金型
US4994895A (en) * 1988-07-11 1991-02-19 Fujitsu Limited Hybrid integrated circuit package structure
US5018003A (en) * 1988-10-20 1991-05-21 Mitsubishi Denki Kabushiki Kaisha Lead frame and semiconductor device
US4924291A (en) * 1988-10-24 1990-05-08 Motorola Inc. Flagless semiconductor package
JPH02134852A (ja) * 1988-11-15 1990-05-23 Nec Corp 樹脂封止型半導体装置

Also Published As

Publication number Publication date
US5289033A (en) 1994-02-22
KR100222349B1 (ko) 1999-10-01
JPH047848A (ja) 1992-01-13
EP0454440B1 (en) 1995-09-06
DE69112693T2 (de) 1996-02-01
EP0454440A1 (en) 1991-10-30
JP2890662B2 (ja) 1999-05-17
DE69112693D1 (de) 1995-10-12

Similar Documents

Publication Publication Date Title
KR910019187A (ko) 반도체 칩 패키징
KR940022820A (ko) 패키지 성형용 금형 및 그 금형을 이용한 플라스틱 고체촬상소자 패키지 제조방법 및 패키지
KR950004495A (ko) 반도체장치, 리드프레임 및 반도체장치의 제조방법
KR940022767A (ko) 플래그가 없는 반도체 장치 및 그 제조방법
KR880011939A (ko) 반도체 레이저의 조립방법
JPH088280A (ja) 電子部品及びその製造方法
KR970024071A (ko) 수지봉합형 반도체 장치 및 그 제조방법(Improved plastic encapsulated semiconductor device having wing leads and method for manufacturing the same)
KR950021459A (ko) 측면에 플랜지를 가진 패케지 반도체장치 및 그 제조방법
KR850005152A (ko) 반 도 체 장 치
US6885088B2 (en) Flat leadframe for a semiconductor package
KR910001949A (ko) 무플래그 리드프레임, 피키지 및 방법
JP3054311B2 (ja) ホトインタラプタの構造
KR950010113B1 (ko) 반도체 장치용 리드 프레임
KR870009453A (ko) 수지봉합형 반도체장치
KR940016718A (ko) 성형 반도체장치 및 성형 반도체장치의 제조방법
JPS59119774A (ja) 光結合半導体装置
JP2936679B2 (ja) 樹脂封止型半導体装置の製造方法及び封止用金型
KR200177346Y1 (ko) 반도체 패키지(semiconductor package)
JPH05218508A (ja) 光半導体装置の製造方法
KR0127237B1 (ko) 플라스틱 반도체 패키지 및 그 제조 방법
KR0167276B1 (ko) 비엘피 패키지 및 그 제조방법
KR880010492A (ko) 리이드프레임을 갖춘 반도체장치 및 그 제조방법
JPH085473A (ja) 中空型樹脂封止半導体圧力センサ
KR0157873B1 (ko) 반도체 패키지
JPH039538A (ja) 半導体装置用樹脂封止金型

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030620

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee