JP6104545B2 - 半導体装置の製造方法、および成形部材 - Google Patents

半導体装置の製造方法、および成形部材 Download PDF

Info

Publication number
JP6104545B2
JP6104545B2 JP2012206348A JP2012206348A JP6104545B2 JP 6104545 B2 JP6104545 B2 JP 6104545B2 JP 2012206348 A JP2012206348 A JP 2012206348A JP 2012206348 A JP2012206348 A JP 2012206348A JP 6104545 B2 JP6104545 B2 JP 6104545B2
Authority
JP
Japan
Prior art keywords
mold
lead frame
fixing pin
body portion
main body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012206348A
Other languages
English (en)
Other versions
JP2014063778A (ja
Inventor
悦子 石塚
悦子 石塚
中西　宏之
宏之 中西
順 植田
順 植田
誠治 石原
誠治 石原
知稔 佐藤
知稔 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2012206348A priority Critical patent/JP6104545B2/ja
Publication of JP2014063778A publication Critical patent/JP2014063778A/ja
Application granted granted Critical
Publication of JP6104545B2 publication Critical patent/JP6104545B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Description

本発明は、半導体装置に関し、特に、リードフレームを使用する半導体装置に関する。
近年、世界的に環境問題への取り組みが進む中で、風力・太陽光発電等の環境対応型エネルギー市場が拡大し、更に中国向けを中心としたアジア諸国の市場の拡大に伴い、パワーモジュールの需要が更に高まっている。このような半導体装置は、高い放熱性を要求されるため、通常ヒートシンクと呼ばれる金属フレームが剥き出しになった箇所が存在する。
一方、高耐圧用途等で使用される半導体装置は、高い絶縁性を要求されるため、一般的には、リードフレームのリード端子を除く両主面（本体部分）が封止体で完全に被覆される。リードフレームの本体部分に金属が露出した箇所があると、絶縁破壊する可能性があるためである。リードフレームの本体部分が封止体で完全に被覆された半導体装置をフルモールドパッケージと呼ぶ。
上記フルモールドパッケージの従来の製造方法の例として、固定ピン方式での半導体装置の製造方法が挙げられる。図８は、従来の固定ピン方式での半導体装置１００の製造方法を説明するための断面図の一例を示す。
図８に示すように、半導体装置１００は、半導体チップ１０１と、半導体チップ１０１が搭載されたリードフレーム１０２とを備えている。成形部材１６０は、上金型１０６と下金型１０７とを有しており、上金型１０６の成形面と下金型１０７の成形面との間に、封止材注入領域１０５が形成される。また、上金型１０６と下金型１０７はそれぞれ固定ピン１０９を備えている。
封止材注入領域１０５内にリードフレーム１０２のリード端子を除く本体部分を配置し、上金型１０６および下金型１０７でリードフレーム１０２のリード端子を挟持する。このとき、封止樹脂を注入する際の圧力によってリードフレーム１０２の位置がずれないよう、固定ピン１０９によりリードフレーム１０２の本体部分の上下面を挟んでリードフレーム１０２を固定する。この状態で、封止材注入領域１０５に封止樹脂を注入して、リードフレーム１０２の本体部分および半導体チップ１０１を覆う封止部を成形する。
また、従来の固定ピン方式の別の一例として、特許文献１の発明が挙げられる。特許文献１の発明は、従来の固定ピン方式のうち、リードフレームに貫通孔を設け、上記貫通孔に固定ピンを挿入してリードフレームを固定するものである。
実開昭６２―６３９４４号公報（１９８７年４月２１日公開）
しかしながら、上述のように固定ピンでリードフレームを固定した場合には、固定ピンとリードフレームとが接触した状態で封止部が成形されるため、封止部成形後、成形部材を取り除くと、固定ピンと接触した箇所の金属部分が露出する。よって、露出部から絶縁破壊する可能性があるという問題がある。
そのため、チップ搭載面および裏面を完全に被覆するためには、稼働ピン方式が採用されてきた。図９は、稼働ピン方式での半導体装置２００の製造方法を説明するための断面図である。
図９に示すように、半導体装置２００は、半導体チップ２０１と、半導体チップ２０１が搭載されたリードフレーム２０２とを備えている。成形部材２６０は、上金型２０６と下金型２０７とを有しており、上金型２０６の成形面と下金型２０７の成形面との間に、封止材注入領域２０５が形成される。
また、上金型２０６と下金型２０７はそれぞれ稼働ピン２０９を備えている。稼働ピン２０９は、図中上下方向に移動させることができる。
封止材注入領域２０５内に、リードフレーム２０２のリード端子を除く本体部分を配置し、上金型２０６および下金型２０７でリードフレーム２０２のリード端子を挟持する。このとき、封止樹脂を注入する際の圧力によってリードフレーム２０２の位置がずれないよう、稼働ピン２０９によりリードフレーム２０２の本体部分の上下面を挟んでリードフレーム２０２を固定する。この状態で、封止材注入領域２０５に封止樹脂を注入して、リードフレーム２０２の本体部分および半導体チップ２０１を覆う封止部を成形する。その後、封止樹脂が封止材注入領域２０５内に完全に充填され、粘度が上昇し始めたところで稼働ピン２０９を引き抜く。
封止樹脂が完全に固まる前に稼働ピン２０９を引き抜くことで、リードフレーム２０２はある程度固定された状態を保つことができる。さらに、封止樹脂注入時に稼働ピン２０９とリードフレーム２０２とが接触していた箇所にも封止樹脂が入りこむ。そのため、封止部は、リードフレーム２０２の本体部分を完全に被覆するので、絶縁破壊を防ぐことができる。
しかしながら、稼働ピン方式においては、稼働ピンを動かすための特別な機構が必要となるため、製造装置が高価となるという問題がある。
本発明は、上記の問題を解決するためになされたもので、その目的は、簡易な構成で絶縁性の高い半導体装置を製造可能な半導体装置の製造方法を実現することにある。
上記の課題を解決するために、本発明の一態様に係る半導体装置の製造方法は、少なくとも１つのリードフレームと、前記リードフレーム上に搭載され、前記リードフレームと電気的に接続された半導体チップと、前記リードフレームのリード端子を除く本体部分と前記半導体チップとを被覆する封止部とを備えた半導体装置の製造方法であって、第１金型の成形面と第２金型の成形面との間の封止材注入領域に、前記本体部分と前記半導体チップとを配置する配置工程と、前記封止材注入領域に封止材を充填して、前記封止部を成形する封止工程とを具備し、前記第１金型および前記第２金型の少なくとも一方の金型は、前記封止材注入領域に前記本体部分と前記半導体チップとが配置された状態において、当該金型の成形面から前記本体部分に伸びる固定ピンを備え、前記固定ピンの先端は、前記本体部分と接しておらず、前記リードフレームは、前記第１金型および前記第２金型により前記リード端子のみが挟持されることを特徴とする。また、本発明の一態様に係る半導体装置の製造方法は、少なくとも１つのリードフレームと、前記リードフレーム上に搭載され、前記リードフレームと電気的に接続された半導体チップと、前記リードフレームのリード端子を除く本体部分と前記半導体チップとを被覆する封止部とを備えた半導体装置の製造方法であって、第１金型の成形面と第２金型の成形面との間の封止材注入領域に、前記本体部分と前記半導体チップとを配置する配置工程と、前記封止材注入領域に封止材を充填して、前記封止部を成形する封止工程とを具備し、前記第１金型および前記第２金型の一方の金型は、前記封止材注入領域に前記本体部分と前記半導体チップとが配置された状態において、当該金型の成形面から前記本体部分に伸び、その先端が当該本体部分に接触している接触固定ピンを備え、前記第１金型および前記第２金型の他方の金型は、前記封止材注入領域に前記本体部分と前記半導体チップとが配置された状態において、当該金型の成形面から前記本体部分に伸び、その先端が本体部分と接していない固定ピンを備えていることを特徴とする。また、本発明の一態様に係る成形部材は、少なくとも１つのリードフレームと、前記リードフレーム上に搭載され、前記リードフレームと電気的に接続された半導体チップとを備える半導体装置の、前記リードフレームのリード端子を除く本体部分と前記半導体チップとを被覆する封止部を成形するための成形部材であって、第１金型と第２金型とを備え、前記第１金型の成形面と前記第２金型の成形面との間の封止材注入領域に、前記本体部分と前記半導体チップとが配置された状態で、封止材が注入されることにより、前記封止部が成形され、前記第１金型と前記第２金型の少なくとも一方の金型は、前記封止材注入領域に前記本体部分と前記半導体チップとが配置された状態において、当該金型の成形面から前記本体部分に伸びる固定ピンを備え、前記固定ピンの先端は、前記封止材注入領域に前記本体部分と前記半導体チップとが配置された状態において、前記本体部分と接しておらず、前記第１金型および前記第２金型は、前記リード端子のみを挟持することを特徴とする。また、本発明の一態様に係る成形部材は、少なくとも１つのリードフレームと、前記リードフレーム上に搭載され、前記リードフレームと電気的に接続された半導体チップとを備える半導体装置の、前記リードフレームのリード端子を除く本体部分と前記半導体チップとを被覆する封止部を成形するための成形部材であって、第１金型と第２金型とを備え、前記第１金型の成形面と前記第２金型の成形面との間の封止材注入領域に、前記本体部分と前記半導体チップとが配置された状態で、封止材が注入されることにより、前記封止部が成形され、前記第１金型と前記第２金型の少なくとも一方の金型は、前記封止材注入領域に前記本体部分と前記半導体チップとが配置された状態において、当該金型の成形面から前記本体部分に伸び、その先端が当該本体部分に接触している接触固定ピンを備え、前記第１金型および前記第２金型の他方の金型は、前記封止材注入領域に前記本体部分と前記半導体チップとが配置された状態において、当該金型の成形面から前記本体部分に伸び、その先端が本体部分と接していない固定ピンを備えていることを特徴とする。
本発明の一態様によれば、簡易な構成で絶縁性の高い半導体装置を製造可能な半導体装置の製造方法を実現することができるという効果を奏する。
本発明の実施形態１に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施形態２に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施形態３に係る半導体装置の製造方法を説明するための断面図である。 （ａ）、（ｂ）、（ｃ）は本発明の実施形態４に係る半導体装置の製造方法を説明するための断面図である。 （ａ）、（ｂ）、（ｃ）は本発明の実施形態５に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施形態６に係る半導体装置の製造方法を説明するための断面図である。 図６に示す製造方法で製造された半導体装置の断面図である。 従来の固定ピン方式の半導体装置の製造方法を説明するための断面図である。 稼働ピン方式の半導体装置の製造方法を説明するための断面図である。
〔実施形態１〕
まず、本発明の実施の一形態について図１に基づいて説明すれば、以下のとおりである。図１は本実施形態に係る半導体装置の製造方法を説明するための断面図である。
＜半導体装置５０の構成＞
図１を用いて、本発明の一実施形態に係る製造方法で製造される半導体装置５０の構成を説明する。まず、図１に示すように、半導体装置５０は、半導体チップ１とリードフレーム２とを備えている。リードフレーム２上に、半導体チップ１が搭載されており、半導体チップ１とリードフレーム２とは、ボンディングワイヤ４により、互いに電気的に接続されている。半導体チップ１の材質は特に限定されるものではなく、どのような種類であってもよい。半導体チップ１は、例えば、シリコンから構成される。
また、半導体チップは複数配置されていてもよく、その配置方法は特に限定されない。例えば、複数の半導体チップがリードフレーム上に個々に配置されていてもよく、あるいは、半導体チップ同士がスタックされて（積み重ねられて）いてもよい。また、各々の半導体チップとリードフレームとの間の接続方法、または各々の半導体チップ間の接続方法も特に限定されない。
また、リードフレーム２は、本体部分とリード端子とから構成され、半導体チップ１は、リードフレーム２の本体部分の一方の面（表面）に搭載される。リードフレーム２を構成する材料は、特に限定されるものではなく、例えば、銀、銅、アルミ等の金属から構成することができる。
接着層３は、リードフレーム２に半導体チップ１を搭載するためのものであり、接着層３を構成する材料は、リードフレーム２と半導体チップ１との接着が可能であればよく、特に限定されるものではない。上記材料として、例えば半田やＡｇペーストがあげられるが、その材質、および形状等は、固体、液体、ペースト状またはシート状等、どのような形態でもよい。なお、半導体チップ１とリードフレーム２とを互いに電気的に接続する場合には、接着層３は、導電性を有する必要があるが、半導体チップ１とリードフレーム２とを互いに電気的に接続しない場合には、接着層３は導電性を有する必要はない。
ボンディングワイヤ４は、半導体チップ１とリードフレーム２とを、互いに電気的に接続する。また、半導体チップ１が複数搭載される場合には、ボンディングワイヤ４は、半導体チップ１同士を電気的に接続する。ボンディングワイヤ４は、例えば金やアルミ等から構成される。
なお、本実施形態では、ワイヤボンディング法により、半導体チップ１とリードフレーム２とを接続しているが、その接続方法は特に限定されるものではない。例えば、フリップチップボンド法等、ワイヤボンディング法以外の方法で半導体チップ１とリードフレーム２とを接続してもよい。
半導体チップ１は、例えばトランスファーモールド法を用いて、封止部によって被覆される。すなわち、図１に示す状態において、成形部材６０を用いて半導体チップ１とリードフレーム２の本体部分とを封止部によって被覆することにより、フルモールドタイプの封止体構造が形成される。封止部は、半導体チップ１、接着層３、ボンディングワイヤ４、リードフレーム２の本体部分の両面を被覆する。封止部は、半導体チップ１とボンディングワイヤ４とを保護するとともに、半導体チップ１とリードフレーム２との接続部を保護する機能も果たしている。
＜成形部材６０を用いた半導体装置５０の製造方法＞
図１を用いて、半導体チップ１とリードフレーム２の本体部分とを封止部によって被覆するための成形部材６０について説明する。図１に示すように、成形部材６０は、上金型６（第１金型）と下金型７（第２金型）とを備えている。上金型６の成形面と下金型７の成形面との間には、封止材注入領域（封止材注入空間）５が形成される。
本実施形態に係る製造方法では、配置工程において、上金型６と下金型７とでリードフレーム２のリード端子を挟持し、封止材注入領域５に、リードフレーム２の本体部分と半導体チップ１とを配置する。続いて、封止工程において、封止材注入口１１から封止樹脂（封止材）を注入することにより、半導体チップ１とリードフレーム２の本体部分とを被覆する封止部が成形される。
なお、封止樹脂としては、例えば、シリコン系樹脂、アクリル系樹脂或いはエポキシ系樹脂等を用いることができるが、特にこれらの種類の樹脂に限定されない。
また、上金型６と下金型７は、封止材注入領域５にリードフレーム２の本体部分と半導体チップ１が配置された状態において、それぞれの金型の成形面からリードフレーム２の本体部分に伸びる固定ピン９を備える。固定ピン９は、リードフレーム２の位置ズレを抑制するために使用される。つまり、封止材注入領域５に封止樹脂を注入する封止工程において、封止材注入領域５に封止樹脂を充填する際にリードフレーム２が移動することを、固定ピン９によって防止する。
また、固定ピン９は、図８に示す従来構成の固定ピン１０９とは異なり、リードフレーム２と接していない。よって、封止工程において、固定ピン９の先端とリードフレーム２との間に封止樹脂が入り込むので、封止部成形後に成形部材６０を取り除いてもリードフレーム２の本体部分が露出しない。
上記構成により、稼働ピンを使用することなく、リードフレーム２のリード端子以外に金属が露出した箇所がない、所謂フルモールドパッケージの半導体装置５０を製造することができる。よって、稼働ピンを動かすための特別な機構が不要となり、低コストでのフルモールドパッケージの製造が可能となる。
ここで、固定ピン９の作用についてより詳しく説明する。図１に記載の封止材注入口１１より封止樹脂が注入されると、リードフレーム２は、封止樹脂の流動の影響を受け、図１の上下方向に動く（ばたつく）可能性がある。そのため、従来の固定ピン方式においては、固定ピンをリードフレームに直接接触させることにより、リードフレームの移動を防止していた。
それに対し、本発明の実施形態に係る製造方法における固定ピン９は、リードフレーム２と接触しない状態で、その先端がリードフレーム２の本体部分に伸びている。これにより、固定ピン９は、リードフレーム２の上下の大きな動きを抑える役割を果たす。さらに、封止工程において、固定ピン９の先端とリードフレーム２との間に封止樹脂が入り込むので、リードフレーム２の本体部分は封止部に完全に被覆される。よって、簡易な構成で絶縁性の高いフルモールドパッケージを製造することができる。
なお、封止工程では、リードフレーム２の半導体チップ１の搭載面と、当該搭載面の裏面とにかかる流体圧力が等しくなるように、適切な注入位置に適切な注入速度で封止樹脂を注入することが望ましい。これにより、封止樹脂注入時におけるリードフレーム２の移動を防止することができる。
また、固定ピン９について、その材質や形状は、封止樹脂の流動に耐え、かつリードフレーム２の上下の大きな動きを抑制することが可能であれば、特に限定されるものではない。
〔実施形態２〕
本発明の他の実施形態について、図２に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記実施形態にて説明した図面と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
＜成形部材６０ａを用いた半導体装置５０の製造方法＞
図２は本実施形態に係る半導体装置の製造方法を説明するための断面図である。本実施形態では、成形部材６０ａを用いて半導体装置５０の半導体チップ１およびリードフレーム２の本体部分とを被覆する封止部を成形する。成形部材６０ａの上金型６および下金型７は、尖端形状を有する固定ピン９ａを備えている。すなわち、本実施形態は、固定ピン９ａが尖端形状を有する点で実施形態１と異なる。
実施形態１では、図１に示すリードフレーム２と固定ピン９が封止工程において接触した場合、固定ピン９の先端が平坦であるため、リードフレーム２と固定ピン９との接触面積が広くなる。そのため、リードフレーム２の本体部分が露出する可能性が高くなる。一方、本実施形態では、固定ピン９ａの先端を極力細くし、更に当該先端に曲率を付けることで、封止樹脂の流動性により、封止工程において固定ピン９ａとリードフレーム２との間に封止樹脂が回り込みやすくなる。したがって、リードフレーム２と固定ピン９ａが接触した場合であっても、実施形態１に比べて、リードフレーム２が露出する可能性を低減することができる。
なお、固定ピン９ａの先端形状は、曲面に限定されず、例えば鋭角形状であってもよい。また固定ピン９ａ自体の形状も、半月型などであってもよい。
〔実施形態３〕
本発明の他の実施形態について、図３に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記実施形態１および２にて説明した図面と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
＜成形部材６０ｂを用いた半導体装置５０の製造方法＞
図３は本実施形態に係る半導体装置の製造方法を説明するための断面図である。本実施形態では、成形部材６０ｂを用いて半導体装置５０の半導体チップ１およびリードフレーム２の本体部分とを被覆する封止部を成形する。成形部材６０ｂの上金型６は、先端が平坦な固定ピン９を備えているのに対し、成形部材６０ｂの下金型７は、尖端形状を有する固定ピン９ｂを備えている。すなわち、本実施形態は、上金型６および下金型７が、異なる形状の固定ピンを備える点で、実施形態１と相違している。
上記構成は、封止材注入領域５のリードフレーム２を挟んだ上金型６側の領域および下金型７側の領域の大きさが異なる場合において、上金型６側の領域と下金型７側の領域の封止樹脂の未充填を防ぐのに有効である。より具体的に説明すると、例えば、リードフレーム２を挟んで、上金型６側の領域が大きく、下金型７側の領域が小さい場合、通常、上記上金型６側の領域へ封止樹脂が回り込みやすくなる。
そこで、本実施形態では、上金型６は、先端が平坦な固定ピン９を備え、下金型７は、尖端形状を有する固定ピン９ｂを備えている。すなわち、固定ピン９が固定ピン９ｂよりも太いため、上金型６側の領域への封止樹脂の注入が阻害され、下金型７側の領域へ封止樹脂が回り込みやすくなる。よって、下金型７側の領域の封止材注入領域５の封止樹脂の未充填を防ぐ効果を奏する。
〔実施形態４〕
本発明の他の実施形態について、図４に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記いずれかの実施形態にて説明した図面と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
＜成形部材６０ｃ〜６０ｅを用いた半導体装置５０の製造方法＞
図４の（ａ）〜（ｃ）は、本実施形態に係る半導体装置５０の製造方法を説明するための断面図である。図４の（ａ）に示す形態では、成形部材６０ｃを用いて半導体装置５０の半導体チップ１およびリードフレーム２の本体部分とを被覆する封止部を成形する。成形部材６０ｃの上金型６は、先端がリードフレーム２と接触しない固定ピン９を備えているのに対し、成形部材６０ｃの下金型７は、先端がリードフレーム２と接触する固定ピン９ｃを備えている。
また、図４の（ｂ）に示す形態では、成形部材６０ｄを用いて半導体装置５０の半導体チップ１およびリードフレーム２の本体部分とを被覆する封止部を成形する。成形部材６０ｄの上金型６ａは、先端がリードフレーム２と接触しない固定ピン９を備えているのに対し、成形部材６０ｄの下金型７ａは、先端がリードフレーム２と接触する固定ピン９ｃを備えている。
また、図４の（ｃ）に示す形態では、成形部材６０ｅを用いて半導体装置５０の半導体チップ１およびリードフレーム２の本体部分とを被覆する封止部を成形する。成形部材６０ｅの上金型６は、先端がリードフレーム２と接触する固定ピン９ｃを備えているのに対し、成形部材６０ｅの下金型７は、先端がリードフレーム２と接触しない固定ピン９を備えている。
すなわち、図４の（ａ）〜（ｃ）に示す形態は、上金型および下金型の一方の金型のみが、先端がリードフレーム２に接触しない固定ピン９を備え、上金型および下金型の他方の金型は、先端がリードフレーム２に接触している接触固定ピン９ｃを備える点で、実施形態１と異なる。
上記構成は、封止材注入領域５のリードフレーム２を挟んだ上金型６側の領域および下金型７側の領域の大きさが異なる場合に、上金型６側の領域と下金型７側の領域の封止樹脂の未充填を防ぐのに有効である。例えば、図４の（ａ）に示すように、下金型７側の領域が上金型６側の領域よりも小さい場合において、下金型７側の接触固定ピン９ｃがリードフレーム２と接触している構成とすることにより、下金型７側の領域の封止樹脂の未充填を防ぐことができる。
また、図４の（ｂ）では、封止材注入口１１がリードフレーム２の下側に位置している。そのため、封止工程において、リードフレーム２は封止樹脂に押し上げられ、上金型６側に反る。その際に、下金型７側の接触固定ピン９ｃとリードフレーム２の間に隙間ができ、接触固定ピン９ｃとリードフレーム２の間に封止樹脂が充填される。また、上金型６側の固定ピン９により、上記封止樹脂の注入によるリードフレーム２の移動を、制限することができる。
その後、封止材注入領域５全体に封止樹脂が充填された時点で封止樹脂が硬化していない状態にすれば、封止樹脂の注入時に上金型６側に反っていたリードフレーム２は、自重およびリードフレーム２の弾性により元の位置（下金型７側）へ戻る。その際に固定ピン９とリードフレーム２の間に再び充分なすき間ができ、封止樹脂が充填される。また、リードフレーム２が接触固定ピン９ｃと接しているために、リードフレーム２が固定ピン９と接していない場合に比べ、確実にリードフレーム２を固定することができる。よって上記構成により、稼働ピンを使用することなく、リードフレーム２をより確実に固定させながら、フルモールドパッケージを製造することが可能となる。
同様に、図４の（ｃ）では、封止材注入口１１がリードフレーム２の上側に位置している。そのため、封止工程において、リードフレーム２は封止樹脂に押し下げられ、下金型７側に反る。その際に、上金型６側の接触固定ピン９ｃとリードフレーム２の間に隙間ができ、接触固定ピン９ｃとリードフレーム２の間に封止樹脂が充填される。
また、封止材注入領域５全体に封止樹脂が充填された時点で封止樹脂が硬化していない状態にすれば、封止樹脂の注入時に下金型７側に反っていたリードフレーム２は、元の位置（上金型６側）へ戻ってくる。その際に固定ピン９とリードフレーム２の間に再び充分なすき間ができ、封止樹脂が充填される。よって上記構成により、稼働ピンを使用することなく、リードフレーム２をより確実に固定させながら、フルモールドパッケージを製造作成することが可能となる。
〔実施形態５〕
本発明の他の実施形態について、図５に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記いずれかの実施形態にて説明した図面と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
＜成形部材６０ｆ〜６０ｈを用いた半導体装置５０の製造方法＞
図５の（ａ）〜（ｃ）は、本実施形態に係る半導体装置５０の製造方法を説明するための断面図である。より詳細には、図５の（ａ）に示す形態では、成形部材６０ｆを用いて半導体装置５０の半導体チップ１およびリードフレーム２の本体部分とを被覆する封止部を成形する。成形部材６０ｆの上金型６は、固定ピン９を備えているのに対し、成形部材６０ｆの下金型７は固定ピン等を備えていない。
また、図５の（ｂ）に示す形態では、成形部材６０ｇを用いて半導体装置５０の半導体チップ１およびリードフレーム２の本体部分とを被覆する封止部を成形する。成形部材６０ｇの上金型６ａは、固定ピン９を備えているのに対し、成形部材６０ｇの下金型７ａは固定ピン等は備えていない。
また、図５の（ｃ）に示す形態では、成形部材６０ｈを用いて半導体装置５０の半導体チップ１およびリードフレーム２の本体部分とを被覆する封止部を成形する。成形部材６０ｇの下金型７は、固定ピン９を備えているのに対し、成形部材６０ｇの上金型６は固定ピン等を備えていない。
以上のように、図５の（ａ）〜（ｃ）に示す成形部材６０ｆ〜６０ｈはそれぞれ、先端がリードフレーム２に接触する接触固定ピン９ｃを備えていない点で、実施形態４に係る成形部材６０ｃ〜６０ｅと異なっている。すなわち、本実施形態では、上金型および下金型の一方の金型のみが、先端がリードフレーム２に接触しない固定ピン９を備える。
本実施形態においても、実施形態４と同様、封止材注入領域５のリードフレーム２を挟んだ上金型６側の領域や下金型７側の領域での封止樹脂の未充填を防ぐことに有効である。例えば、図５の（ａ）に示すように、下金型７側の領域が上金型６側の領域よりも小さい場合において、上金型６側のみに固定ピン９ｄを設置する構成とすることにより、下金型７側の領域の封止樹脂の未充填を防ぐことができる。
また、図５の（ｂ）では、封止材注入口１１がリードフレーム２の下側に位置している。そのため、封止工程において、リードフレーム２は注入した封止樹脂に押し上げられ、上金型６側に反る。ここで、上金型６側の固定ピン９により、上記封止樹脂の注入によるリードフレーム２の移動を、制限することができる。
その後、封止材注入領域５全体に封止樹脂が充填された時点で封止樹脂が硬化していない状態にすれば、封止樹脂注入時に上金型６側に反っていたリードフレーム２は自重およびリードフレーム２の弾性により元の位置（下金型７側）へ戻ってくる。その際に固定ピン９とリードフレーム２の間に再び充分なすき間ができ、封止樹脂が充填される。
また、図５の（ｂ）では、封止材注入口１１がリードフレーム２の下側に位置しているため、封止工程においてリードフレーム２は下金型７側よりも上金型６側に反りやすい。そのため、下金型７側に固定ピン等が設けられていないことによる不都合はない。よって上記構成により、リードフレーム２の位置ズレを防ぎ、かつ、フルモールドパッケージを製造することができる。
同様に、図５の（ｃ）では、封止材注入口１１がリードフレーム２の上側に位置している。そのため、封止工程において、リードフレーム２は注入した封止樹脂に押し下げられ、下金型７側に反る。ここで、下金型７側の固定ピン９により、上記封止樹脂の注入によるリードフレーム２の移動を、制限することができる。
その後、封止材注入領域５全体に封止樹脂が充填された時点で封止樹脂が硬化していない状態にすれば、封止樹脂注入時に下金型７側に反っていたリードフレーム２は、元の位置（上金型６側）へ戻る。その際に固定ピン９とリードフレーム２の間に再び充分なすき間ができ、封止樹脂が充填される。
また、図５の（ｃ）では、封止材注入口１１がリードフレーム２の上側に位置しているため、封止工程においてリードフレーム２は上金型６側よりも下金型７側に反りやすい。そのため、上金型６側に固定ピン等が設けられていないことによる不都合はない。
また、上記構成は、厚みの薄い放熱性の観点から、半導体チップ１の搭載面の裏面側の封止部の厚さを薄くする場合、すなわち、封止材注入領域５のリードフレーム２を挟んだ上金型６側の領域のほうが下金型７側の領域よりも小さい場合においても、上金型６側の領域への封止樹脂の未充填を防ぐことができる。
また、図５の（ａ）〜（ｃ）では固定ピン９とリードフレーム２とが接触していないが、固定ピン９とリードフレーム２とが接触していてもよい。すなわち、上金型６および下金型７の一方の金型のみ、リードフレーム２に接触している接触固定ピン９ｃを備える構成としてもよい。
上記構成によれば、樹脂流動を考慮した場合、フルモールドパッケージを製造することが可能である。例えば、リードフレーム２を挟んだ上金型６側の領域が大きく、かつ、上金型６側にリードフレーム２と接触する接触固定ピン９ｃが設置されている場合について説明する。封止樹脂を注入した場合、封止樹脂は上金型６側の領域へ先に回り込み、上金型６側の樹脂圧が高くなる。そのため、リードフレーム２は下金型７側に抑え込まれ、接触固定ピン９ｃとリードフレーム２との間にすき間が生じる。その後さらに封止樹脂を注入すると、接触固定ピン９ｃとリードフレーム２との間にも封止樹脂が充填される。
この状態で、封止樹脂がある程度硬化することにより、接触固定ピン９ｃとリードフレーム２とが接触していない状態で、封止部が成形される。よって、リードフレーム２の露出を防ぐことができ、フルモールドパッケージの製造が可能となる。
〔実施形態６〕
本発明の他の実施形態について、図６および図７に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記いずれかの実施形態にて説明した図面と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
＜成形部材６０および非導電物質１０を用いた半導体装置５０の製造方法＞
図６は本実施形態に係る半導体装置５０の製造方法を説明するための断面図である。本実施形態は、固定ピン９とリードフレーム２との間に予め非導電物質１０を接着させておき、固定ピン９は上記非導電物質１０を介してリードフレーム２と接触している点で、実施形態１と異なる。
より具体的には、非導電物質１０を、予めリードフレーム２の固定ピン９の先端と対向する領域に設置しておくか、あるいは固定ピン９の先端に設置しておく。固定ピン９は非導電物質１０の上面に接触しており、固定ピン９と非導電物質１０とでリードフレーム２を固定する。また、リードフレーム２に設置された非導電物質１０は、封止部の成形後、成形部材６０を取り除いた際にリードフレーム２の本体部分の露出を防ぐ役割を果たす。
上記非導電物質１０は、例えば、カプトンユーピレックスス等のテープや、ポッティング樹脂等の液状、あるいはソルダレジストによる印刷によって設置することが可能であるが、これらに限定されない。また、図６に示す非導電物質１０の形状は、シート状であるが、特にこれに限定されない。非導電物質１０の材質は、固体状および液状のいずれであってもよいが、成形時にある程度固化していることが望ましい。それにより、リードフレーム２をより確実に固定することができ、寸法精度を向上することが可能となる。
上記構成により、固定ピン９を使用してリードフレーム２を確実に固定させつつ、リードフレーム２の本体部分には露出した箇所がない、フルモールドパッケージと同様の絶縁性を有した半導体装置５０を製造することができる。よって、稼働ピンを用いず、低コストで、絶縁性の高い半導体装置の製造が可能となる。
また、図７は図６で示す製造方法で製造した半導体装置５０の断面図である。半導体装置５０のリードフレーム２上には封止部１５が成形されている。封止部１５には、固定ピン９による貫通孔１９が形成されているが、リードフレーム２上に非導電物質１０が設置されていることにより、リードフレーム２の本体部分の露出しないので、絶縁破壊を防ぐことができる。
また、図７に示す半導体装置５０は、封止部１５に非導電物質１０まで達する貫通孔１９が形成されているため、他の製造方法によって製造された半導体装置と判別が可能である。
〔まとめ〕
本発明の一態様に係る半導体装置の製造方法は、少なくとも１つのリードフレームと、前記リードフレーム上に搭載され、前記リードフレームと電気的に接続された半導体チップと、前記リードフレームのリード端子を除く本体部分と前記半導体チップとを被覆する封止部とを備えた半導体装置の製造方法であって、第１金型の成形面と第２金型の成形面との間の封止材注入領域に、前記本体部分と前記半導体チップとを配置する配置工程と、前記封止材注入領域に封止材を充填して、前記封止部を成形する封止工程とを具備し、前記第１金型および前記第２金型の少なくとも一方の金型は、前記封止材注入領域に前記本体部分と前記半導体チップとが配置された状態において、当該金型の成形面から前記本体部分に伸びる固定ピンを備え、前記固定ピンの先端は、前記本体部分と接していないことを特徴とする。
また、本発明の一態様に係る半導体装置の成形部材は、少なくとも１つのリードフレームと、前記リードフレーム上に搭載され、前記リードフレームと電気的に接続された半導体チップとを備える半導体装置の、前記リードフレームのリード端子を除く本体部分と前記半導体チップとを被覆する封止部を成形するための成形部材であって、第１金型と第２金型とを備え、第１金型の成形面と第２金型の成形面との間の封止材注入領域に、前記本体部分と前記半導体チップとが配置された状態で、封止材が注入されることにより、前記封止部が成形され、第１金型と第２金型の少なくとも一方の金型は、前記封止材注入領域に前記本体部分と前記半導体チップとが配置された状態において、当該金型の成形面から前記本体部分に伸びる固定ピンを備え、前記固定ピンの先端は、前記封止材注入領域に前記本体部分と前記半導体チップとが配置された状態において、前記本体部分と接しないことを特徴とする。
上記構成によれば、第１金型および上記第２金型の少なくともいずれかは、リードフレームの本体部分に伸びる固定ピンを備えているので、封止材を封止材注入領域に注入する封止工程において、固定ピンによってリードフレームの過度な位置ズレが防止される。さらに、固定ピンの先端は、本体部分と接していないので、封止工程において、固定ピンの先端と本体部分との間に封止材が入り込む。よって、封止部成形後において、本体部分が露出しない。よって、稼働ピンを使用することなく、リード端子以外に金属が露出した箇所がない半導体装置、すなわちフルモールドパッケージを製造することができる。以上により、簡易な構成で絶縁性の高い半導体装置を製造可能な半導体装置の製造方法を実現することができる。
また、本発明の一態様に係る半導体装置の製造方法および成形部材では、前記固定ピンは、尖端形状を有することが好ましい。
上記構成によれば、封止材の流動性により、上記本体部分と固定ピンが接触した際の接触面積が、固定ピンが平坦形状を有する場合に比べて狭くなる。よって、上記本体部分と固定ピンが接触したとしても、上記金型を取り除いた際に、上記本体部分の金属部分が露出する可能性を低くすることができる。
また、本発明の一態様に係る半導体装置の製造方法および成形部材では、前記第１金型および前記第２金型は、いずれも上記固定ピンを備え、前記第１金型の固定ピンの形状は、前記第２金型の固定ピンの形状と異なることが好ましい。
上記構成によれば、封止材注入領域のリードフレームを挟んで第１金型側の領域および第２金型側の領域の大きさが異なる場合に、第１金型側の領域と第２金型側の領域への封止材の未充填を防ぐことができる。例えば、第１金型側の領域が第２金型側の領域よりも大きい場合に、第１金型の固定ピンを第２金型の固定ピンよりも太くする。これにより、封止材注入の際、第１金型側の領域への封止材の注入が阻害され、第２金型側の領域へ封止材が回り込みやすくなる。よって、封止材の未充填を防ぐことができる。
また、本発明の一態様に係る半導体装置の製造方法および成形部材では、前記第１金型および前記第２金型の一方の金型のみが、上記固定ピンを備えることが好ましい。
上記構成によれば、封止材注入領域のリードフレームを挟んで第１金型側の領域および第２金型側の領域の大きさが異なる場合に、第１金型側の領域と第２金型側の領域への封止材の未充填を防ぐことができる。さらに、封止材注入時にリードフレームにかかる圧力が第１金型側および第２金型側の一方の方向に偏る場合には、圧力が偏る方向にある金型のみに固定ピンを設けることにより、リードフレームの移動を抑えることができる。
また、本発明の一態様に係る半導体装置の製造方法および成形部材では、前記第１金型および前記第２金型のうち、上記固定ピンを備えていない金型は、前記封止材注入領域に前記本体部分と前記半導体チップとが配置された状態において、当該金型の成形面から前記本体部分に伸び、その先端が当該本体部分に接触している接触固定ピンを備えることが好ましい。
上記構成によれば、接触固定ピンがリードフレームと直接接触しているので、リードフレームと接触していない固定ピンで封止材注入時のリードフレームの位置ズレを抑える場合に比べ、確実にリードフレームを固定することができる。
また、本発明の一態様に係る半導体装置の製造方法は、前記封止工程の前に、前記本体部分の前記固定ピンの先端と対向する領域に、非導電物質を設ける非導電物質設置工程をさらに具備することが好ましい。
また、本発明の一態様に係る半導体装置は、少なくとも１つのリードフレームと、前記リードフレーム上に搭載され、前記リードフレームと電気的に接続された半導体チップと、前記リードフレームのリード端子を除く本体部分と前記半導体チップとを被覆する封止部とを備えた半導体装置であって、前記本体部分の一部の上に設けられた非導電物質をさらに備え、前記封止部には、前記非導電物質まで達する貫通孔が形成されていることを特徴とする。
上記構成により、固定ピンが非導電物質を介してリードフレームと接触し固定するので、より確実にリードフレームを固定することができる。また、固定ピンとリードフレームの本体部分とは、非導電物質を介して接触しているので、封止工程後、上記金型を取り除いても、リードフレーム端子以外に金属が露出した箇所がない。すなわち、フル―モールドパッケージと同様の絶縁性を有した半導体装置を製造することができる。
また、本発明の一態様に係る半導体装置の製造方法は、少なくとも１つのリードフレームと、前記リードフレーム上に搭載され、前記リードフレームと電気的に接続された半導体チップと、前記リードフレームのリード端子を除く本体部分と前記半導体チップとを被覆する封止部とを備えた半導体装置の製造方法であって、第１金型の成形面と第２金型の成形面との間の封止材注入領域に、前記本体部分と前記半導体チップとを配置する配置工程と、前記封止材注入領域に封止材を充填して、前記封止部を成形する封止工程とを具備し、前記第１金型および前記第２金型の一方の金型は、前記封止材注入領域に前記本体部分と前記半導体チップとが配置された状態において、当該金型の成形面から前記本体部分に伸び、その先端が当該本体部分に接触している接触固定ピンを備えることを特徴とする。
上記構成によれば、封止材注入領域のリードフレームを挟んで第１金型側の領域および第２金型側の領域の大きさが異なる場合に、第１金型側の領域と第２金型側の領域との一方への封止材の未充填を防ぐことができる。また、接触固定ピンがリードフレームと直接接触しているので、リードフレームと接触していない固定ピンで封止材注入時のリードフレームの位置ズレを抑える場合に比べ、確実にリードフレームを固定することができる。
本発明は、フルモールドパッケージの製造に広く利用することができる。
１ 半導体チップ
２ リードフレーム
３ 接着層
４ ボンディングワイヤ
５ 封止材注入領域
６ 上金型
６ａ 上金型
７ 下金型
７ａ 下金型
９ 固定ピン
９ａ 固定ピン
９ｂ 固定ピン
９ｃ 固定ピン
９ｃ 接触固定ピン
９ｄ 固定ピン
１０ 非導電物質
１１ 封止材注入口
１５ 封止部
１９ 貫通孔
５０ 半導体装置
６０ 成形部材
６０ａ 成形部材
６０ｂ 成形部材
６０ｃ 成形部材
６０ｄ 成形部材
６０ｅ 成形部材
６０ｆ 成形部材
６０ｇ 成形部材
６０ｈ 成形部材

Claims (13)

  1. 少なくとも１つのリードフレームと、
    前記リードフレーム上に搭載され、前記リードフレームと電気的に接続された半導体チップと、
    前記リードフレームのリード端子を除く本体部分と前記半導体チップとを被覆する封止部とを備えた半導体装置の製造方法であって、
    第１金型の成形面と第２金型の成形面との間の封止材注入領域に、前記本体部分と前記半導体チップとを配置する配置工程と、
    前記封止材注入領域に封止材を充填して、前記封止部を成形する封止工程とを具備し、
    前記第１金型および前記第２金型の少なくとも一方の金型は、前記封止材注入領域に前記本体部分と前記半導体チップとが配置された状態において、当該金型の成形面から前記本体部分に伸びる固定ピンを備え、
    前記固定ピンの先端は、前記本体部分と接しておらず、
    前記リードフレームは、前記第１金型および前記第２金型により前記リード端子のみが挟持されることを特徴とする半導体装置の製造方法。
  2. 前記固定ピンは、尖端形状を有することを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記第１金型および前記第２金型は、いずれも上記固定ピンを備え、
    前記第１金型の固定ピンの形状は、前記第２金型の固定ピンの形状と異なることを特徴とする請求項１または２に記載の半導体装置の製造方法。
  4. 前記第１金型および前記第２金型の一方の金型のみが、上記固定ピンを備えることを特徴とする請求項１または２に記載の半導体装置の製造方法。
  5. 前記第１金型および前記第２金型のうち、上記固定ピンを備えていない金型は、前記封止材注入領域に前記本体部分と前記半導体チップとが配置された状態において、当該金型の成形面から前記本体部分に伸び、その先端が当該本体部分に接触している接触固定ピンを備えることを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 前記封止工程の前に、前記本体部分の前記固定ピンの先端と対向する領域に、非導電物質を設ける非導電物質設置工程をさらに具備することを特徴とする請求項１から５までのいずれか１項に記載の半導体装置の製造方法。
  7. 少なくとも１つのリードフレームと、
    前記リードフレーム上に搭載され、前記リードフレームと電気的に接続された半導体チップと、
    前記リードフレームのリード端子を除く本体部分と前記半導体チップとを被覆する封止部とを備えた半導体装置の製造方法であって、
    第１金型の成形面と第２金型の成形面との間の封止材注入領域に、前記本体部分と前記半導体チップとを配置する配置工程と、
    前記封止材注入領域に封止材を充填して、前記封止部を成形する封止工程とを具備し、
    前記第１金型および前記第２金型の一方の金型は、前記封止材注入領域に前記本体部分と前記半導体チップとが配置された状態において、当該金型の成形面から前記本体部分に伸び、その先端が当該本体部分に接触している接触固定ピンを備え、
    前記第１金型および前記第２金型の他方の金型は、前記封止材注入領域に前記本体部分と前記半導体チップとが配置された状態において、当該金型の成形面から前記本体部分に伸び、その先端が本体部分と接していない固定ピンを備えていることを特徴とする半導体装置の製造方法。
  8. 少なくとも１つのリードフレームと、前記リードフレーム上に搭載され、前記リードフレームと電気的に接続された半導体チップとを備える半導体装置の、前記リードフレームのリード端子を除く本体部分と前記半導体チップとを被覆する封止部を成形するための成形部材であって、
    第１金型と第２金型とを備え、
    前記第１金型の成形面と前記第２金型の成形面との間の封止材注入領域に、前記本体部分と前記半導体チップとが配置された状態で、封止材が注入されることにより、前記封止部が成形され、
    前記第１金型と前記第２金型の少なくとも一方の金型は、前記封止材注入領域に前記本体部分と前記半導体チップとが配置された状態において、当該金型の成形面から前記本体部分に伸びる固定ピンを備え、
    前記固定ピンの先端は、前記封止材注入領域に前記本体部分と前記半導体チップとが配置された状態において、前記本体部分と接しておらず、
    前記第１金型および前記第２金型は、前記リード端子のみを挟持することを特徴とする成形部材。
  9. 前記固定ピンは、尖端形状を有することを特徴とする請求項８に記載の成形部材。
  10. 前記第１金型および前記第２金型は、いずれも上記固定ピンを備え、
    前記第１金型の固定ピンの形状は、前記第２金型の固定ピンの形状と異なることを特徴とする請求項８または９に記載の成形部材。
  11. 前記第１金型および前記第２金型の一方の金型のみが、上記固定ピンを備えることを特徴とする請求項８または９に記載の成形部材。
  12. 前記第１金型および前記第２金型のうち、上記固定ピンを備えていない金型は、前記封止材注入領域に前記本体部分と前記半導体チップとが配置された状態において、当該金型の成形面から前記本体部分に伸び、その先端が当該本体部分に接触している接触固定ピンを備えることを特徴とする請求項１１に記載の成形部材。
  13. 少なくとも１つのリードフレームと、前記リードフレーム上に搭載され、前記リードフレームと電気的に接続された半導体チップとを備える半導体装置の、前記リードフレームのリード端子を除く本体部分と前記半導体チップとを被覆する封止部を成形するための成形部材であって、
    第１金型と第２金型とを備え、
    前記第１金型の成形面と前記第２金型の成形面との間の封止材注入領域に、前記本体部分と前記半導体チップとが配置された状態で、封止材が注入されることにより、前記封止部が成形され、
    前記第１金型と前記第２金型の少なくとも一方の金型は、前記封止材注入領域に前記本体部分と前記半導体チップとが配置された状態において、当該金型の成形面から前記本体部分に伸び、その先端が当該本体部分に接触している接触固定ピンを備え、
    前記第１金型および前記第２金型の他方の金型は、前記封止材注入領域に前記本体部分と前記半導体チップとが配置された状態において、当該金型の成形面から前記本体部分に伸び、その先端が本体部分と接していない固定ピンを備えていることを特徴とする成形部材。
JP2012206348A 2012-09-19 2012-09-19 半導体装置の製造方法、および成形部材 Expired - Fee Related JP6104545B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012206348A JP6104545B2 (ja) 2012-09-19 2012-09-19 半導体装置の製造方法、および成形部材

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012206348A JP6104545B2 (ja) 2012-09-19 2012-09-19 半導体装置の製造方法、および成形部材

Publications (2)

Publication Number Publication Date
JP2014063778A JP2014063778A (ja) 2014-04-10
JP6104545B2 true JP6104545B2 (ja) 2017-03-29

Family

ID=50618784

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012206348A Expired - Fee Related JP6104545B2 (ja) 2012-09-19 2012-09-19 半導体装置の製造方法、および成形部材

Country Status (1)

Country Link
JP (1) JP6104545B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6228904B2 (ja) * 2014-10-16 2017-11-08 新電元工業株式会社 半導体装置の製造方法、半導体装置、金型およびリードフレーム

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59189660A (ja) * 1983-04-13 1984-10-27 Nec Corp 絶縁型半導体装置
US5044912A (en) * 1989-12-11 1991-09-03 Motorola, Inc. Mold assembly having positioning means
JP2890662B2 (ja) * 1990-04-25 1999-05-17 ソニー株式会社 樹脂封止型半導体装置の製造方法とそれに用いるリードフレーム
JP3166330B2 (ja) * 1992-07-31 2001-05-14 ソニー株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2014063778A (ja) 2014-04-10

Similar Documents

Publication Publication Date Title
US9087924B2 (en) Semiconductor device with resin mold
CN100397627C (zh) 电路装置及其制造方法
US8987877B2 (en) Semiconductor device
US7714455B2 (en) Semiconductor packages and methods of fabricating the same
JP2010118554A (ja) 半導体装置およびその製造方法
JPWO2012111254A1 (ja) 半導体装置及びその製造方法
US9257376B2 (en) Semiconductor package and method of manufacturing the same
JP2008141140A (ja) 半導体装置
US8633511B2 (en) Method of producing semiconductor device packaging having chips attached to islands separately and covered by encapsulation material
KR101833651B1 (ko) 반도체 장치 및 그 제조 방법
JP6104545B2 (ja) 半導体装置の製造方法、および成形部材
JP2009164240A (ja) 半導体装置
JP6092833B2 (ja) 半導体装置
US20120133039A1 (en) Semiconductor package with thermal via and method of fabrication
US7816773B2 (en) Package structure and manufacturing method thereof
US9099451B2 (en) Power module package and method of manufacturing the same
JP5273265B2 (ja) 電力用半導体装置
CN210182363U (zh) 半导体模块
JP4732138B2 (ja) 半導体装置及びその製造方法
EP2854162B1 (en) Semiconductor device leadframe
CN108735614B (zh) 半导体装置及半导体装置的制造方法
US8957509B2 (en) Integrated circuit packaging system with thermal emission and method of manufacture thereof
JP2015076488A (ja) 半導体装置及びその製造方法
KR102167858B1 (ko) 파워 모듈 및 그 제조 방법
CN217334014U (zh) 半导体器件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150701

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160812

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170301

R150 Certificate of patent or registration of utility model

Ref document number: 6104545

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees