JP2015076488A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2015076488A
JP2015076488A JP2013211338A JP2013211338A JP2015076488A JP 2015076488 A JP2015076488 A JP 2015076488A JP 2013211338 A JP2013211338 A JP 2013211338A JP 2013211338 A JP2013211338 A JP 2013211338A JP 2015076488 A JP2015076488 A JP 2015076488A
Authority
JP
Japan
Prior art keywords
circuit board
semiconductor chip
facing
mounting
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013211338A
Other languages
English (en)
Inventor
伸生 瀬川
Nobuo Segawa
伸生 瀬川
真二 平光
Shinji Hiramitsu
真二 平光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2013211338A priority Critical patent/JP2015076488A/ja
Priority to PCT/JP2014/004843 priority patent/WO2015052880A1/ja
Publication of JP2015076488A publication Critical patent/JP2015076488A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】放熱性を向上しつつ、半導体チップと回路基板との電気的な接続信頼性を向上することのできる半導体装置及びその製造方法を提供する。
【解決手段】半導体装置１０は、回路基板１２と、回路基板１２に対し、離間して配置された搭載部１４と、搭載部１４における回路基板１２との対向面１４ａに固定された半導体チップ１８と、半導体チップ１８の固定された搭載部１４を、回路基板１２上に浮いた状態で支持するとともに、半導体チップ１８と回路基板１２とを電気的に中継する支持部１６と、搭載部１４における対向面１４ａと反対の裏面１４ｂが外部に露出されるように、搭載部１４及び半導体チップ１８を回路基板１２の表面ごと一体的に封止する封止樹脂部２０と、を備える。
【選択図】図２

Description

本発明は、半導体チップが回路基板に対して浮いた状態に支持され、この支持状態で半導体チップが封止樹脂部により封止された半導体装置及びその製造方法に関する。
従来、特許文献１に記載のように、半導体チップが回路基板に対して浮いた状態に支持され、この支持状態で半導体チップが封止樹脂部により封止された半導体装置が知られている。
この半導体装置では、リードが、半導体チップの固定される第１の部分と、回路基板に実装される第２の部分と、を有する。そして、第１の部分と第２の部分との間に屈曲部を有する。半導体チップは、第１の部分における回路基板との対向面に実装されており、封止部（樹脂封止部）は、第１の部分の対向面側に設けられる。
特開２００３−２７３３１１号公報
特許文献１によれば、リードにおける回路基板との対向面に半導体チップを搭載し、対向面と反対の裏面側が露出されるように、半導体チップを封止する。したがって、半導体チップの生じた熱を、リードにおける露出面から、回路基板とは反対側に放熱させることができる。
しかしながら、特許文献１では、樹脂封止された半導体チップが回路基板上に浮いた状態で支持される。このため、外力の印加や温度変化にともなって、リードと回路基板との接続部分に応力が集中し、該接続部分の接続信頼性、すなわち半導体チップと回路基板との接続信頼性が低下する虞がある。
そこで、本発明は上記問題点に鑑み、放熱性を向上しつつ、半導体チップと回路基板との電気的な接続信頼性を向上することのできる半導体装置及びその製造方法を提供することを目的とする。
ここに開示される発明は、上記目的を達成するために以下の技術的手段を採用する。なお、特許請求の範囲及びこの項に記載した括弧内の符号は、ひとつの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、発明の技術的範囲を限定するものではない。
開示された発明のひとつは、回路基板（１２）と、回路基板に対し、離間して配置された搭載部（１４）と、搭載部における回路基板との対向面（１４ａ）に固定された半導体チップ（１８）と、半導体チップの固定された搭載部を、回路基板上に浮いた状態で支持するとともに、半導体チップと回路基板とを電気的に中継する支持部（１６）と、搭載部における対向面と反対の裏面（１４ｂ）が外部に露出されるように、搭載部及び半導体チップを回路基板の表面ごと一体的に封止する封止樹脂部（２０）と、を備えることを特徴とする。
これによれば、搭載部（１４）の裏面（１４ｂ）が封止樹脂部（２０）から露出されるため、半導体チップ（１８）の生じた熱を、搭載部（１４）の裏面（１４ｂ）から、回路基板（１２）とは反対側に放熱させることができる。すなわち、放熱に有利な方向に放熱させることができる。したがって、放熱性を向上することができる。
また、封止樹脂部（２０）は、搭載部（１４）及び半導体チップ（１８）を回路基板（１２）の表面ごと一体的に封止する。したがって、半導体チップ（１８）は、搭載部（１４）とともに回路基板（１２）上に浮いた状態で支持されるものの、支持部（１６）だけでなく、封止樹脂部（２０）によっても回路基板（１２）上に支持される。このように、封止樹脂部（２０）と回路基板（１２）との間に機械的な接続構造が形成されるため、支持部（１６）と回路基板（１２）との接続部分に応力が集中するのを抑制することができる。ひいては、半導体チップ（１８）と回路基板（１２）との電気的な接続信頼性が低下するのを抑制することができる。
第１実施形態に係る半導体装置の概略構成を示す平面図である。 図１のII-II線に沿う断面図である。 図１に示す半導体装置のうち、半導体チップとリードとの接続構造を示す平面図である。 図１に示す半導体装置の製造工程のうち、チップ実装工程を示す断面図である。 支持部実装工程を示す断面図である。 封止工程を示す断面図である。 第２実施形態に係る半導体装置の概略構成を示す断面図である。 チップ実装工程終了後、支持部実装工程の前の状態を示す断面図である。 半導体装置の第１変形例を示す断面図である。 第３実施形態に係る半導体装置の概略構成を示す断面図である。 半導体装置の第２変形例を示す断面図である。 半導体装置の第３変形例を示す断面図である。 半導体装置の第４変形例を示す断面図である。 半導体装置の第５変形例を示す断面図である。 半導体装置の第６変形例を示す断面図である。
以下、本発明の実施の形態を、図面を参照して説明する。なお、以下に示す各実施形態において、共通乃至関連する要素には同一の符号を付与するものとする。また、図４〜図１５は、図１のII-II線に沿う断面図となっている。
（第１実施形態）
先ず、本実施形態に係る半導体装置の概略構成について説明する。この半導体装置は、３相モータの駆動を制御するモータ制御回路となっている。
図１及び図２に示す半導体装置１０は、回路基板１２と、搭載部１４と、支持部１６と、半導体チップ１８と、封止樹脂部２０と、を備えている。
回路基板１２は、半導体チップ１８と電気的に接続される配線を有し、半導体チップ１８とともに制御回路を形成する基板である。この回路基板１２は、一面１２ａ及び該一面１２ａと反対の裏面１２ｂを有しており、一面１２ａには、上記した配線の一部としてランド２２が形成されている。一方、裏面１２ｂ側には、コンデンサ、コイル、抵抗、マイコンなどの電子部品２４が実装されている。本実施形態では、回路基板１２として、エポキシ系材料を絶縁基材として用いた基板を採用している。
搭載部１４は、半導体チップ１８が実装される部分であり、回路基板１２に対し、離間して配置されている。本実施形態では、回路基板１２と半導体チップ１８とを電気的に中継するリード２６が、一面１２ａに対して、離間しつつ対向配置された対向部２８を有している。そして、この対向部２８が、搭載部１４をなしている。
支持部１６は、半導体チップ１８の固定された搭載部１４、すなわち搭載部１４及び半導体チップ１８を、回路基板１２上に浮いた状態で支持するとともに、半導体チップ１８と回路基板１２とを電気的に中継する機能を果たす。上記したように、本実施形態では、搭載部１４がリード２６によって構成されており、この支持部１６もリード２６の一部として構成されている。
リード２６は、屈曲部３０を有しており、この屈曲部３０にてリード２６は屈曲している。本実施形態において、半導体装置１０は複数本のリード２６を有しており、各リード２６は、図２に示すように、自身の長手方向において２箇所の屈曲部３０を有している。この２つの屈曲部３０により、リード２６は所謂クランク状をなしている。
２つの屈曲部３０のうち、一方の屈曲部３０から一端までの部分が対向部２８（搭載部１４）とされ、該屈曲部３０から他方の端部までの部分が支持部１６となっている。また、支持部１６の途中にある屈曲部３０より上記他端側の部分は、ランド２２と電気的に接続される接続部１６ａとなっている。この接続部１６ａは、回路基板１２の一面１２ａ及び対向部２８に略平行とされ、図示しないはんだにより、ランド２２と電気的且つ機械的に接続されている。すなわち、リード２６は回路基板１２に表面実装されている。そして、支持部１６は、回路基板１２の一面１２ａ上に、搭載部１４及び半導体チップ１８を浮いた状態に支持している。
また、図１及び図３に示すように、リード２６は、モータ制御回路を構成する３相インバータに対応して、Ｐリード３２、Ｎリード３４、及び出力リード３６ｕ，３６ｖ，３６ｗを有している。Ｐリード３２及びＮリード３４は電源に接続される端子であり、Ｐリード３２は電源のうち高電位側、Ｎリード３４は低電位側（一般的にはグランド）に接続される。一方、出力リード３６ｕ，３６ｖ，３６ｗは、インバータからの出力端子であり、出力リード３６ｕはＵ相出力端子、出力リード３６ｖはＶ相出力端子、出力リード３６ｗはＷ相出力端子となっている。これら各リード３２，３４，３６ｕ，３６ｖ，３６ｗも、対向部２８及び支持部１６を有している。
また、リード２６は、上記したＰリード３２、Ｎリード３４、及び出力リード３６ｕ，３６ｖ，３６ｗ以外にも、後述する駆動ＩＣ１８ｃ用のＩＣ用リード３８を複数本有している。このＩＣ用リード３８も、対向部２８及び支持部１６を有している。
半導体チップ１８は、搭載部１４における回路基板１２との対向面１４ａに固定され、対応する支持部１６と電気的に接続されている。本実施形態では、モータ制御回路を構成するために、半導体チップ１８として、６つのＩＧＢＴチップ１８ａ、６つのＦＷＤチップ１８ｂ、及び２つの駆動ＩＣチップ１８ｃを有している。これにより、３相インバータと、各インバータの上アーム側の駆動を制御するゲートドライブ回路と、各インバータの下アーム側の駆動を制御するゲートドライブ回路が構成されている。
１つのＩＧＢＴチップ１８ａに対して１つのＦＷＤチップ１８ｂが逆並列に接続されている。具体的には、図３に示すように、ＩＧＢＴチップ１８ａのエミッタとＦＷＤチップ１８ｂのアノードが、ボンディングワイヤ４０により電気的に接続されている。
Ｐリード３２の対向部２８には、インバータの上アームを構成する３組のＩＧＢＴチップ１８ａ及びＦＷＤチップ１８ｂが実装されている。具体的には、ＩＧＢＴチップ１８ａのコレクタとＦＷＤチップ１８ｂのカソードが、Ｐリード３２に接続されている。そして、Ｐリード３２に接続されたＩＧＢＴチップ１８ａのゲートは、ボンディングワイヤ４０を介して、上アーム側の駆動ＩＣチップ１８ｃに接続されている。また、ＦＷＤチップ１８ｂのアノード、すなわちＩＧＢＴチップ１８ａのエミッタは、ボンディングワイヤ４０を介して、対応する出力リード３６ｕ，３６ｖ，３６ｗに接続されている。
出力リード３６ｕの対向部２８には、Ｕ相下アームを構成するＩＧＢＴチップ１８ａ及びＦＷＤチップ１８ｂが実装されている。具体的には、ＩＧＢＴチップ１８ａのコレクタとＦＷＤチップ１８ｂのカソードが、出力リード３６ｕに接続されている。そして、出力リード３６ｕに接続されたＩＧＢＴチップ１８ａのゲートは、ボンディングワイヤ４０を介して、下アーム側の駆動ＩＣチップ１８ｃに接続されている。また、ＦＷＤチップ１８ｂのアノード、すなわちＩＧＢＴチップ１８ａのエミッタは、ボンディングワイヤ４０を介して、Ｎリード３４に接続されている。
出力リード３６ｖの対向部２８には、Ｖ相下アームを構成するＩＧＢＴチップ１８ａ及びＦＷＤチップ１８ｂが実装されている。また、出力リード３６ｗの対向部２８には、Ｗ相下アームを構成するＩＧＢＴチップ１８ａ及びＦＷＤチップ１８ｂが実装されている。その実装構造は、Ｕ相下アームを構成するＩＧＢＴチップ１８ａ及びＦＷＤチップ１８ｂ同様であるため、その記載を省略する。
複数のＩＣ用リード３８の対向部２８のうち、２つの対向部２８に駆動ＩＣチップ１８ｃが実装されている。そして、各駆動ＩＣチップ１８ｃは、ボンディングワイヤ４０を介して、複数本のＩＣ用リード３８と電気的に接続されている。
このように、本実施形態では、リード２６が、搭載部１４を構成する対向部２８と、支持部１６を有しており、半導体チップ１８は、対向部２８を介して、支持部１６と電気的に接続されている。
封止樹脂部２０は、図１及び図２に示すように、搭載部１４における対向面１４ａと反対の裏面１４ｂが外部に露出されるように、搭載部１４及び半導体チップ１８を回路基板１２の表面ごと一体的に封止する。このような封止樹脂部２０は、例えばエポキシ樹脂を用いたトランスファーモールド法によって形成される。それ以外にも、コンプレッションモールドやポッティングなどを採用することもできる。
本実施形態では、図１及び図２に示すように、リード２６の対向部２８における回路基板１２と反対側の面、すなわち裏面１４ｂが、封止樹脂部２０の上面２０ａから露出されるように、回路基板１２の一面１２ａごと一体的に封止している。また、封止樹脂部２０により、回路基板１２のランド２２、各半導体チップ１８、ボンディングワイヤ４０、リード２６のうち対向部２８の裏面１４ｂを除く部分が、一体的に封止されている。
次に、図４〜図６に基づき、上記した半導体装置１０の製造方法について説明する。
先ず、図４に示すように、チップ実装工程を実施する。このチップ実装工程では、搭載部１４の対向面１４ａに、半導体チップ１８を固定するとともに、固定した半導体チップ１８を支持部１６と電気的に接続する。
本実施形態では、上記した各リード２６を有するリードフレーム４２を準備し、リード２６が屈曲部３０を有するように、リードフレーム４２に対してプレス加工を施す。次いで、半導体チップ１８を、対応するリード２６の対向部２８の対向面１４ａに固定し、半導体チップ１８同士、及び、半導体チップ１８とリード２６の対向部２８とを、ボンディングワイヤ４０により、電気的に接続する。そして、図示しない接着シートを対向部２８の裏面１４ｂ側に貼り付けて、複数のリード２６を一体的に保持した状態で、リードフレーム４２のタイバーを切除する。
次に、図５に示すように、支持部実装工程を実施する。この支持部実装工程では、半導体チップ１８が回路基板１２に対向するように、支持部１６を回路基板１２に実装する。
本実施形態では、支持部１６の接続部１６ａを、リフローはんだ付けによって、対応するランド２２に接続する。これにより、対向部２８（搭載部１４）及び半導体チップ１８を、回路基板１２の一面１２ａに対して、浮いた状態とする。
次に、図６に示すように、封止工程を実施する。この封止工程では、搭載部１４の裏面１４ｂを外部に露出させつつ、搭載部１４及び半導体チップ１８を回路基板１２の表面ごと一体的に封止するように、封止樹脂部２０を形成する。
本実施形態では、上記した接着シートを剥がして、対向部２８の裏面１４ｂ側に離型フィルム４８を貼り付ける。この離型フィルム４８は、成形後において、成形品の型離れのために設けられるとともに、成形時において、複数のリード２６を一体的に保持する機能も果たす。そして、リード２６が実装された回路基板１２を、金型４４，４６のキャビティ内にセットし、エポキシ樹脂を用いたトランスファーモールド法により、封止樹脂部２０を成形する。封止樹脂部２０は、リード２６の対向部２８の裏面１４ｂを上面２０ａから露出させつつ、回路基板１２のランド２２、各半導体チップ１８、ボンディングワイヤ４０、リード２６のうち対向部２８の裏面１４ｂを除く部分を、回路基板１２の一面１２ａごと一体的に封止する。なお、上記した接着シートを離型フィルム４８として使うようにしても良い。
そして、封止工程後、回路基板１２に裏面１２ｂに電子部品２４を実装することで、図１及び図２に示した半導体装置１０を得ることができる。
次に、上記した半導体装置１０及びその製造方法の効果について説明する。
本実施形態では、リード２６における対向部２８（搭載部１４）の裏面１４ｂが、封止樹脂部２０から露出される。したがって、半導体チップ１８、特にパワー系のＩＧＢＴチップ１８ａ及びＦＷＤチップ１８ｂの生じた熱を、対向部２８の裏面１４ｂから、回路基板１２とは反対側に放熱させることができる。すなわち、放熱に有利な方向に放熱させることができる。したがって、放熱性を向上することができる。なお、本実施形態の比較として、回路基板側に放熱させる構造では、回路基板に熱が伝達され、実装された電子部品に対して不利である。また、回路基板の一面との間の空間が狭いため、放熱に不利である。
また、封止樹脂部２０は、対向部２８及び半導体チップ１８を回路基板１２の一面１２ａごと一体的に封止する。したがって、半導体チップ１８は、対向部２８とともに回路基板１２上に浮いた状態で支持されるものの、支持部１６だけでなく、封止樹脂部２０によっても回路基板１２上に支持される。このように、封止樹脂部２０と回路基板１２との間に機械的な接続構造が形成されるため、支持部１６と回路基板１２との接続部分に応力が集中するのを抑制することができる。ひいては、半導体チップ１８と回路基板１２との電気的な接続信頼性が低下するのを抑制することができる。
以上により、本実施形態によれば、放熱性を向上しつつ、半導体チップ１８と回路基板１２との電気的な接続信頼性を向上することができる。
また、本実施形態では、リード２６の対向部２８に半導体チップ１８が実装され、対向部２８の裏面１４ｂを封止樹脂部２０から外部に露出させている。したがって、半導体チップ１８の熱を、金属材料を用いて形成されたリード２６（対向部２８）を介して、外部に効率よく放熱させることができる。
また、本実施形態では、封止樹脂部２０によって、対向部２８及び半導体チップ１８だけでなく、支持部１６全体及びランド２２も、回路基板１２の一面１２ａごと一体的に覆われている。このように、リード２６において、接続部１６ａを含む支持部１６の部分が外部に露出されないため、封止樹脂部２０から支持部１６が露出される場合に較べて、異なる支持部１６間の距離を近くすることができる。すなわち、封止樹脂部２０によって、支持部１６間の絶縁距離を稼ぐことができる。このように、支持部１６間の電気絶縁性を向上することができるため、支持部１６間の距離を短くし、ひいては半導体装置１０の体格を小型化することも可能である。
（第２実施形態）
本実施形態において、上記実施形態に示した半導体装置１０及びその製造方法と共通する部分についての説明は割愛する。
第１実施形態では、リード２６の対向部２８のみにより、搭載部１４が構成される例を示した。これに対し、本実施形態では、図７に示すように、リード２６の対向部２８と、リード２６に貼り付けられたシート部材５０とにより、搭載部１４が構成される点を特徴とする。すなわち、半導体装置１０が、第１実施形態に示した構成要素に加えて、シート部材５０も備えている。
各対向部２８の裏面１４ｂに対して、共通のシート部材５０が貼り付けられ、これにより、複数のリード２６が一体的に保持されている。このシート部材５０は、すべての対向部２８を覆うように配置されている。また、シート部材５０は、封止樹脂部２０よりも熱伝導性の高い電気絶縁性の樹脂材料を用いて形成されており、シート部材５０のうち、回路基板１２と反対側の面は、封止樹脂部２０の上面２０ａから外部に露出されている。このようなシート部材５０の構成材料としては、例えばセラミックフィラーを高充填したシリコーン材を採用することができる。
次に、図８に基づき、上記した半導体装置１０の製造方法について説明する。
本実施形態においても、第１実施形態同様、先ずチップ実装工程を実施する。そして、リード２６の対向部２８の対向面１４ａに半導体チップ１８が実装され、半導体チップ１８が支持部１６と電気的に接続された状態で、本実施形態では、図８に示すように、対向部２８の裏面１４ｂにシート部材５０を貼り付ける。
シート部材５０の貼り付け後、リードフレーム４２のタイバーを除去し、次いで、回路基板１２のリード２６を実装する。すなわち、支持部実装工程を実施する。そして、シート部材５０を剥がすことなく封止工程を実施することで半導体装置１０を得ることができる。
本実施形態によれば、第１実施形態に記載の効果に加え、以下の効果を奏することができる。本実施形態では、リード２６の対向部２８にシート部材５０を貼り付け、対向部２８とシート部材５０により、搭載部１４を構成している。したがって、リードフレーム４２のタイバーを除去した後でも、シート部材５０によって、各リード２６の位置ずれを抑制することができる。また、離型フィルム４８を用いなくとも、シート部材５０により、封止樹脂部２０の成形時におけるリード２６の位置ずれを抑制することができる。
また、シート部材５０を採用しながらも、シート部材５０の構成材料として、封止樹脂部２０を構成する樹脂（例えばエポキシ樹脂）よりも熱伝導性の高い材料を採用するため、対向部２８及びシート部材５０を介して、半導体チップ１８の熱を外部に放熱させることができる。
また、シート部材５０によって、対向部２８における回路基板１２と反対の面も被覆される。すなわち、封止樹脂部２０とシート部材５０によって、リード２６が完全に封止される。したがって、支持部１６のみならず、リード２６の全長において、リード２６間の絶縁距離を稼ぐことができる。これにより、半導体装置１０のさらに体格を小型化することも可能である。
（第１変形例）
シート部材５０としては、上記例に限定されない。封止樹脂部２０よりも熱伝導性の高い材料を用いて形成されていれば良い。例えば、図９に示すように、シート部材５０が、樹脂層５０ａと金属層５０ｂを有する２層構造とされ、樹脂層５０ａ側で対向部２８に貼り付けられる構成を採用することもできる。
この場合、半導体チップ１８の生じた熱を、リード２６の対向部２８、樹脂層５０ａ、及び金属層５０ｂを介して、金属層５０ｂにおける樹脂層５０ａと反対の面から外部に放熱させることができる。したがって、シート部材５０が、樹脂のみからなる構成に較べて、放熱性を向上することができる。
（第３実施形態）
本実施形態において、第１実施形態に示した半導体装置１０及びその製造方法と共通する部分についての説明は割愛する。
第１実施形態では、電子部品として、半導体チップ１８のみが、封止樹脂部２０によって封止される例を示した。これに対し、本実施形態では、図１０に示すように、電子部品２４も、封止樹脂部２０によって封止される点を特徴とする。
回路基板１２は複数の電子部品２４を有する。図１０に示す例では、複数の電子部品２４の一部が、回路基板１２の一面１２ａに実装されている。詳しくは、複数の対向部２８（搭載部１４）の直下ではなく、対向部２８の外側において実装されている。そして、封止樹脂部２０は、回路基板１２のランド２２、各半導体チップ１８、ボンディングワイヤ４０、リード２６のうち対向部２８の裏面１４ｂを除く部分、及び電子部品２４を、回路基板１２の一面１２ａごと一体的に封止している。
なお、一面１２ａの電子部品２４は、封止工程の前に実装されれば良い。
このように、本実施形態によれば、第１実施形態に記載の効果に加え、封止樹脂部２０によって電子部品２４も保護することができる。
（第２変形例）
封止樹脂部２０によって封止される電子部品２４の配置は、上記例に限定されるものではない。例えば、図１１に示すように、電子部品２４が、回路基板１２の一面１２ａにおける対向部２８の直下部分に実装されても良い。対向部２８及び半導体チップ１８は、支持部１６によって、一面１２ａに対し浮いた状態に支持されるため、本来デッドスペースとなる対向部２８の直下に電子部品２４を実装することができる。これによれば、電子部品２４を封止樹脂部２０によって覆って保護しつつ、回路基板１２の体格、ひいては半導体装置１０の体格を小型化することも可能である。この場合、支持部実装工程の前に、一面１２ａに電子部品２４を実装すれば良い。
なお、本実施形態に示す電子部品２４の封止構造については、第２実施形態に示す構成にも適用することができる。
以上、本発明の好ましい実施形態について説明したが、本発明は上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
上記実施形態では、リード２６が、支持部１６と搭載部１４の少なくとも一部を有する例を示した。しかしながら、搭載部１４と支持部１６を別部材として分けた構成を採用することもできる。図１２に示す第３変形例では、半導体チップ１８のうち、特に発熱量の大きいＩＧＢＴチップ１８ａとＦＷＤチップ１８ｂの熱を放熱させるために、これらチップ１８ａ，１８ｂが配線基板５２に実装されている。
配線基板５２は、樹脂などの電気絶縁性の材料からなる絶縁基材５２ａと、絶縁基材５２ａの一面に配置された配線層５２ｂと、配線層５２ｂと反対の面に設けられた放熱用の金属層５２ｃと、を有している。ＩＧＢＴチップ１８ａ及びＦＷＤチップ１８ｂは、配線層５２ｂに実装されて、配線層５２ｂに電気的に接続されている。また、リード２６の一端は、配線層５２ｂにはんだ付けされている。そして、金属層５２ｃのうち、絶縁基材５２ａと反対の面が、搭載部１４の裏面１４ｂとして封止樹脂部２０から外部に露出されている。
一方、駆動ＩＣチップ１８ｃは、上記実施形態同様、リード２６の対向部２８に実装されており、対向部２８全体が封止樹脂部２０によって被覆されている。このように、図１２では、配線基板５２が搭載部１４を構成し、リード２６が支持部１６を構成している。したがって、ＩＧＢＴチップ１８ａとＦＷＤチップ１８ｂの熱を、配線基板５２を介して、金属層５２ｃの露出面から外部に放熱させることができる。なお、配線基板５２に実装される半導体チップ１８は上記例に限定されず、例えばＩＧＢＴチップ１８ａとＦＷＤチップ１８ｂに加えて、駆動ＩＣチップ１８ｃが配線基板５２に実装されても良い。
上記実施形態では、封止樹脂部２０が支持部１６も封止する例を示した。しかしながら、封止樹脂部２０は、半導体チップ１８を保護するものであり、搭載部１４の裏面１４ｂが露出されるように、少なくとも搭載部１４及び半導体チップ１８を回路基板１２の表面ごと一体的に封止すれば良い。したがって、図１３に示す第４変形例のように、支持部１６及びランド２２が、封止樹脂部２０外に配置された構成を採用することもできる。しかしながら、上記したように、半導体装置１０の小型化の観点において、支持部１６も封止樹脂部２０により封止されるほうが好ましい。
上記実施形態では、支持部１６が回路基板１２に対して表面実装される例を示した。しかしながら、支持部１６は、回路基板１２に挿入実装されても良い。図１４に示す第５変形例では、リード２６の支持部１６が、回路基板１２の図示しない貫通孔を挿通し、貫通孔壁面に形成されたランドにはんだ付けされている。
なお、図１４では、回路基板１２の裏面１２ｂに突出する支持部１６の先端部分が、外部に露出されている。これに対し、図１５に示す第６変形例のように、裏面１２ｂに突出する支持部１６の先端部分も封止樹脂部２０によって封止されても良い。図１５では、封止樹脂部２０が、一面１２ａ上に配置された第１樹脂部２０ｂと、裏面１２ｂ上に配置された第２樹脂部２０ｃと、を有している。第１樹脂部２０ｂは、上記実施形態に示した封止樹脂部２０に相当する。第２樹脂部２０ｃは、支持部１６を裏面１２ｂごと一体的に封止している。この第２樹脂部２０ｃは、封止工程において、第１樹脂部２０ｂとともに成形することができる。これによれば、挿入実装構造を採用しながらも、支持部１６間の絶縁距離を確保することができる。
上記実施形態では、半導体チップ１８として、６つのＩＧＢＴチップ１８ａ、６つのＦＷＤチップ１８ｂ、及び２つの駆動ＩＣチップ１８ｃを有する例を示した。しかしながら、半導体チップ１８の種類、個数については上記例に限定されない。例えば半導体チップ１８を１つのみ有する構成にも適用することができる。
１０・・・半導体装置、１２・・・回路基板、１２ａ・・・一面、１２ｂ・・・裏面、１４・・・搭載部、１４ａ・・・対向面、１４ｂ・・・裏面、１６・・・支持部、１６ａ・・・接続部、１８・・・半導体チップ、１８ａ・・・ＩＧＢＴチップ、１８ｂ・・・ＦＷＤチップ、１８ｃ・・・駆動ＩＣチップ、２０・・・封止樹脂部、２０ａ・・・上面、２０ｂ・・・第１樹脂部、２０ｃ・・・第２樹脂部、２２・・・ランド、２４・・・電子部品、２６・・・リード、２８・・・対向部、３０・・・屈曲部、３２・・・Ｐリード、３４・・・Ｎリード、３６ｕ，３６ｖ，３６ｗ・・・出力リード、３８・・・ＩＣ用リード、４０・・・ボンディングワイヤ、４２・・・リードフレーム、４４，４６・・・金型、４８・・・離型フィルム、５０・・・シート部材、５０ａ・・・樹脂層、５０ｂ・・・金属層、５２・・・配線基板、５２ａ・・・絶縁基板、５２ｂ・・・配線層、５２ｃ・・・金属層

Claims (8)

  1. 回路基板（１２）と、
    前記回路基板に対し、離間して配置された搭載部（１４）と、
    前記搭載部における前記回路基板との対向面（１４ａ）に固定された半導体チップ（１８）と、
    前記半導体チップの固定された前記搭載部を、前記回路基板上に浮いた状態で支持するとともに、前記半導体チップと前記回路基板とを電気的に中継する支持部（１６）と、
    前記搭載部における対向面と反対の裏面（１４ｂ）が外部に露出されるように、前記搭載部及び前記半導体チップを前記回路基板の表面ごと一体的に封止する封止樹脂部（２０）と、
    を備えることを特徴とする半導体装置。
  2. 前記支持部（１６）と、前記回路基板（１２）に対して離間して対向され、前記搭載部（１４）の少なくとも一部を構成する対向部（２８）と、を有するリード（２６）を備えることを特徴とする請求項１に記載の半導体装置。
  3. 前記対向部（２８）における前記回路基板（１２）との対向面と反対の裏面が、前記封止樹脂部（２０）から露出されることを特徴とする請求項２に記載の半導体装置。
  4. 前記リード（２６）を複数有し、
    前記封止樹脂部（２０）よりも熱伝導性の高い材料を用いて形成され、前記対向部（２８）における前記回路基板（１２）との対向面と反対の裏面に貼り付けられて、複数の前記リードを一体的に保持するシート部材（５０）を備え、
    前記搭載部（１４）は、前記シート部材と前記対向部とにより構成され、
    前記シート部材のうち、前記回路基板と反対側の面が前記封止樹脂部から露出されることを特徴とする請求項２に記載の半導体装置。
  5. 前記封止樹脂部（２０）は、前記支持部（１６）の全体を封止することを特徴とする請求項１〜４いずれか１項に記載の半導体装置。
  6. 前記回路基板（１２）は、前記搭載部（１４）と対向する一面（１２ａ）に実装された電子部品（２４）を有し、
    前記電子部品は、前記封止樹脂部（２０）によって封止されることを特徴とする請求項１〜５いずれか１項に記載の半導体装置。
  7. 前記電子部品（２４）は、前記回路基板（１２）の一面（１２ａ）における前記搭載部（１４）の直下部分に実装されることを特徴とする請求項６に記載の半導体装置。
  8. 請求項１に記載の半導体装置の製造方法であって、
    前記搭載部（１４）における前記回路基板（１２）との対向面（１４ａ）に、前記半導体チップ（１８）を固定するとともに、固定した前記半導体チップを前記支持部（１６）と電気的に接続するチップ実装工程と、
    前記チップ実装工程後、前記半導体チップが前記回路基板に対向するように、前記支持部を前記回路基板に実装する支持部実装工程と、
    前記支持部実装工程後、前記搭載部における対向面と反対の裏面を外部に露出させつつ前記搭載部及び前記半導体チップを前記回路基板の表面ごと一体的に封止するように、前記封止樹脂部（２０）を形成する封止工程と、
    を備えることを特徴とする半導体装置の製造方法。
JP2013211338A 2013-10-08 2013-10-08 半導体装置及びその製造方法 Pending JP2015076488A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013211338A JP2015076488A (ja) 2013-10-08 2013-10-08 半導体装置及びその製造方法
PCT/JP2014/004843 WO2015052880A1 (ja) 2013-10-08 2014-09-22 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013211338A JP2015076488A (ja) 2013-10-08 2013-10-08 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2015076488A true JP2015076488A (ja) 2015-04-20

Family

ID=52812716

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013211338A Pending JP2015076488A (ja) 2013-10-08 2013-10-08 半導体装置及びその製造方法

Country Status (2)

Country Link
JP (1) JP2015076488A (ja)
WO (1) WO2015052880A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016174697A1 (ja) * 2015-04-28 2016-11-03 新電元工業株式会社 半導体モジュール及び半導体モジュールの製造方法
US11322430B2 (en) 2017-07-28 2022-05-03 Mitsubishi Electric Corporation Semiconductor device and semiconductor module with a highest portion of a terminal lower than a highest portion of the mold sealing resin

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3521785B2 (ja) * 1999-02-05 2004-04-19 株式会社日立製作所 樹脂封止した半導体装置
JP4565879B2 (ja) * 2004-04-19 2010-10-20 ルネサスエレクトロニクス株式会社 半導体装置
KR101321277B1 (ko) * 2011-07-04 2013-10-28 삼성전기주식회사 전력 모듈 패키지 및 그 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016174697A1 (ja) * 2015-04-28 2016-11-03 新電元工業株式会社 半導体モジュール及び半導体モジュールの製造方法
JPWO2016174697A1 (ja) * 2015-04-28 2017-05-18 新電元工業株式会社 半導体モジュール及び半導体モジュールの製造方法
US9892993B2 (en) 2015-04-28 2018-02-13 Shindengen Electric Manufacturing Co., Ltd. Semiconductor module having stacked insulated substrate structures
US11322430B2 (en) 2017-07-28 2022-05-03 Mitsubishi Electric Corporation Semiconductor device and semiconductor module with a highest portion of a terminal lower than a highest portion of the mold sealing resin

Also Published As

Publication number Publication date
WO2015052880A1 (ja) 2015-04-16

Similar Documents

Publication Publication Date Title
JP4438489B2 (ja) 半導体装置
JP6119313B2 (ja) 半導体装置
JP2009278134A (ja) パワーモジュールおよびインバータ
JP2016162777A (ja) 半導体装置及びその製造方法
JP2012199436A (ja) 半導体装置及びその製造方法
KR101388857B1 (ko) 반도체 패키지 및 반도체 패키지 제조 방법
JP5169964B2 (ja) モールドパッケージの実装構造および実装方法
US9613941B2 (en) Exposed die power semiconductor device
US9099451B2 (en) Power module package and method of manufacturing the same
WO2015052880A1 (ja) 半導体装置及びその製造方法
JP2015023226A (ja) ワイドギャップ半導体装置
CN110959191A (zh) 半导体装置
JP5195282B2 (ja) 半導体装置およびその製造方法
JP6092833B2 (ja) 半導体装置
JP6928129B2 (ja) 電力変換装置
JP6769556B2 (ja) 半導体装置及び半導体モジュール
JP2013157398A (ja) 半導体装置およびその製造方法
CN108735614B (zh) 半导体装置及半导体装置的制造方法
JP2010050349A (ja) 混成集積回路装置およびその製造方法
JP4965393B2 (ja) 樹脂封止型半導体装置
JP2008288493A (ja) 半導体装置
JP2016054330A (ja) 半導体装置およびその製造方法
JP2016197636A (ja) モールドパッケージ
JP5003451B2 (ja) 樹脂モールドパッケージタイプの電子装置およびその製造方法
JP5660990B2 (ja) 半導体装置