JP2010050349A - 混成集積回路装置およびその製造方法 - Google Patents

混成集積回路装置およびその製造方法 Download PDF

Info

Publication number
JP2010050349A
JP2010050349A JP2008214483A JP2008214483A JP2010050349A JP 2010050349 A JP2010050349 A JP 2010050349A JP 2008214483 A JP2008214483 A JP 2008214483A JP 2008214483 A JP2008214483 A JP 2008214483A JP 2010050349 A JP2010050349 A JP 2010050349A
Authority
JP
Japan
Prior art keywords
metal substrate
integrated circuit
circuit device
hybrid integrated
conductive pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008214483A
Other languages
English (en)
Inventor
Noriaki Sakamoto
則明 坂本
Masurao Yoshii
益良男 吉井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
System Solutions Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Semiconductor Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2008214483A priority Critical patent/JP2010050349A/ja
Publication of JP2010050349A publication Critical patent/JP2010050349A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

【課題】 金属基板からできた混成集積回路装置を小型な形状とする。
【解決手段】 金属基板20の4側面には、スリットSLが設けられ、金属基板20からは、外部端子としてプラグ25が設けられ、封止樹脂26からは、プラグの頭部が露出する。この構成にすれば、面実装型となり、リードがパッケージから出ることがなく小型の混成集積回路装置が実現できる。
【選択図】図1

Description

本発明は、面実装型の混成集積回路装置およびその製造方法に関する。
一般に金属基板を採用した混成集積回路装置は、一般に放熱性の優れたHICと呼ばれ、大電力用のTRとその制御回路が実装されている。例えば、インバータ回路等がその一例である。このインバータ回路は、昨今の環境問題の一解決手段となる、電力の削減に適しており、多くのユーザが採用し始めている。
図6、図7は、その金属基板をトランスファーモールドする時の図面である。この金型UD、LDに配置されている金属基板10としては、AlまたはCu、または合金等が採用されている。そしてこの基板10の上には、絶縁膜を介して導電パターン11が形成されている。この導電パターン11は、アイランド、パッドおよび配線等から成り、実装される素子、具体的にはパワー系のトランジスタ、制御IC、TR、DIODE等の能動素子12、チップ抵抗やチップコンデンサ等の受動素子が半田、Agペースト、金属細線等で接続されている。
そして金属基板の側辺に設けられたパッドには、リード13が固着され、図7に示すように、リードの固着部を封止するように、絶縁樹脂14が設けられている。ここでは、トランスファーモールド法で説明しているが、樹脂ケース、金属ケースで封止しても良い。
このトランスファーモールド後、金型UD、LDから取り出した混成集積回路装置が図7の斜視図である。
図7に示すように、金属基板10は、絶縁樹脂で封止され、信頼性が向上され、しかも金属基板は、放熱性に優れている点、またヒートシンクとしての機能がある点で、パワー系の素子が採用でき優れた装置である。
しかしながら、混成集積回路装置と成ると大型のイメージが強い。例えば縦、横、厚みが5×10×1cm程度のサイズ、またはそれ以上のサイズが多いが、最近になって、トランスファーモールドの実現もあって比較的小型のサイズ2×4×0.5cm程度のサイズも出てきた。
一方、エアコン、冷蔵庫、掃除機等で採用されるインバータの場合、セット自体が大きいため、前述したサイズでも良いが、最近は、セットでも高機能で小型のものが要求されている。よって混成集積回路装置でも小型のものが必要となってきた。
図7に戻れば、サイズ拡大の原因として、モールド部から延在するリード13がその一つである。つまりパッケージから外部に外部リード13として出ており、全体のサイズを大きくし、プリント基板の実装面積効率を悪化させている。
本発明は、前述した課題に鑑みて成され、
第1に、封止樹脂から、導電パターンと電気的に接続された外部接続手段が露出する事で解決するものである。
金属基板から端子を上方に延在させれば、面実装型として構成できる。
第2に、金属基板の側面からその近傍に位置する領域には、表面から裏面に渡る除去領域があり、封止樹脂は、金属基板表面を被覆する封止樹脂と一体で前記除去領域にも設けられる事で解決するものである。
この除去領域にてアンカー効果を発生させられる。
第3に、前記除去領域周囲に相当する前記金属基板の裏面には、前記裏面から前記表面に向かって段差があり、前記段差を覆う前記封止樹脂は、前記除去領域に設けられた前記封止樹脂と一体でなる事で解決するものである。
第4に、導電パターンには、前記封止樹脂の表面から露出するポストが電気的に接続されて設けられ、前記封止樹脂から露出した前記ポストを端子とすることで解決するものである。
第5に、少なくとも表面が絶縁性材料で被覆され、その上に混成集積回路装置の導電パターンがマトリックス状に配置された大板の金属基板を用意し、
前記導電パターンの第1の導電パターンに金属性のポストを設け、前記導電パターンの第2の導電パターンには、半導体素子を設け、
前記導電パターン、前記ポストおよび前記半導体素子を被覆し、前記ポストの頭部が露出するように絶縁樹脂を被覆し、
前記導電パターンの周囲を前記絶縁樹脂から前記金属基板までダイシングして6面体を成すことで解決するものである。
大板の基板から面実装型の混成集積回路装置を製造することが可能となる。
本発明によれば、面実装型の混成集積回路装置を可能とし、小型化が可能となる。また金属基板は、スリットが側面に位置し、カットする金属エリアを少なくすることで金属バリの発生も抑止できる効果を有する。
製造方法としては、大板に多数の導電パターンが形成され、一括してモールドしてから個別に分離できるため、小型の混成集積回路装置を一度に生産できる。また予めスリットが設けられたり、更にはハーフプレスがあるため、絶縁樹脂に金属基板が食い付き、絶縁樹脂からの剥がれを抑止できる。
まず混成集積回路装置の製造方法を図3〜図5を参照して説明する。
図3A−1、A−2は、金属基板を用意する工程を示すもので、B−1、B−2は、その上に導電パターンが形成された金属基板を用意する工程を示す。また図A−1、A−3、B−1は、夫々スリットの配置が若干異なり、スリットの形成配置が色々と展開できることを説明しているが、実際はどれか一つを選択している。
この金属基板20と、金属基板20の上面を被覆する絶縁樹脂21と、絶縁樹脂21の上面に形成された所定形状の導電パターン22とを備え、この導電パターン22は、混成集積回路装置の回路を実現するもので、点線で示す矩形領域23は、混成集積回路装置の配置領域23であり、この導電パターン22が夫々マトリックス状に形成されている。ここでは、2×2の4装置分が配置されているが、大板基板のサイズと配置領域のサイズによっては、更に多数の装置が実現できる。
この配置領域23と隣接する配置領域23との間は、所定の間隔Lが設けられ、格子状にスペースが設けられている。更にこのスペースには、スリットSL1、SL2、SL3が設けられている。このスリットの幅は、後の工程でのダイシングラインDLと成るため、ダイシングラインのブレード幅よりも大きい。図3A−1のスリットは、形成領域23の4側辺にSL1、SL2が配置され、各コーナーに小さなスリットSL3が配置されている。図3A−3は、SL3を省略したパターンを示し、B−1は、SL2の長さが同じで、SL1がSL3の部分まで延長しているパターンを示している。
また図3A−1では、金属基板の裏面側よりスリットの周囲をハーフプレスHPしている平面図を示し、図3A−2にその断面図を示している。
実際の金属基板20は、AlまたはCu等を主材料とする金属基板であり、厚みは、例えば1.5mm程度である。またそれ以下でも良い。
絶縁樹脂21は、金属基板20の上面の全域を覆うように形成されており、アルミナ等のフィラーが充填された樹脂材料から成る。絶縁層21の厚みは例えば50μm程度である。
導電パターン22は、絶縁層21の上面に貼着された銅等の導電箔を所定形状にエッチングすることにより形成される。
続いて図4A−1、A−2に示すように、素子24、プラグ25を実装する工程がある。素子として半導体素子24のみ実装されているが、回路規模に応じて、TR、Diode、IC等が実装され、更には受動素子が実装される。例えばインバータ回路であれば、パワーMOSまたはIGBT等のパワー系のディスクリート素子、そしてこの素子を制御するIC、ノイズ制御等に採用されるコンデンサ、これらを接続する導電パターンで構成される。また配置領域23の周囲には、前記回路と接続されたパッド24が形成され、ここには外部接続手段25としてここでは導電性のポストが形成される。このポストは、Cuを主材料としている。高さは、半導体素子、そして金属細線が採用される場合は、それよりも高く成っている。また封止樹脂から頭部が出る程度である。
続いて図4B−1、B−2に示す様に、金属基板20を封止樹脂26で被覆する工程がある。金属基板20の裏面を下金型LDに当接し、プラグ25の頭が上金型UDに当接している。このプラグ25が良好に露出するには、上金型に樹脂フィルムRFを配置し、プラグ25の頭がフィルムRFに若干食い込んで当接させると良い。そしてこの状態で、トランスファーモールド法でゲートから樹脂を注入すれば、スリット、そしてハーフプレスHPの部分にも樹脂が注入される。また樹脂フィルムRFを採用するため、封止樹脂よりプラグ頭部が若干突出する。この構造であれば、仮に半田をプラグに設けた時等は、プラグの頭部だけでなく、その下方も半田にぬれるために、半田の固着強度が向上する。またプラグ頭部へのモールド樹脂のフラッシュバリ付着を防止する効果もある。
最後に図5に示すように、金型から取り出し、絶縁樹脂で封止した金属基板20を取り出す。そして図A−2に示すように、スリットの中央部にダイシングブレードを位置させ、金属基板の表面を被覆する樹脂と、スリット、ハーフプレス部に入った樹脂が一体で残るようにフルダイシングして分離する。
すれば、被覆された樹脂は、スリット部、ハーフプレス部に設けられることから、アンカー効果が働き、密着性が向上することに成る。
図1、図2は、今までに述べた製造方法で実現される混成集積回路装置の図である。図5で示すダイシングからも明らかなように、本混成集積回路装置40は、金属基板20がパッケージ裏面から露出するが、スリットSlの部分およびハーフプレスHPの部分は覆われる。図1Aからも判るように、左右のスリットSLよりも内側に入るように形成され、ハーフプレスHP、スリットSLそして基板表面の部分に設けられる樹脂が一体で形成されるため、アンカー効果が働き、信頼性も向上する。図1Bは、図3A−3の金属基板20を採用した際の平面図が表現され、パッケージ裏面の平面図で考えると、大きく矩形で金属基板の裏面が露出し、夫々4つのコーナーは、小さな矩形が一体で露出している構造をとる。
図2は、図3A−1の金属基板をダイシングしたときの図面を示す。ちょうどリードフレームのアイランドの吊リードの如く、金属基板の各コーナーから2本の細いリードが出ている。どちらにしても金属基板のダイシング領域が大幅に減らせるため、金属基板から発生するバリの発生量を大幅に抑制させることができる。また図2で示した黒く塗りつぶした大きな四角は、放熱用の金属ポストで、このポストは、導電パターンと固着されるか、絶縁樹脂21または金属に直接固着されて、熱がパッケージから外部へ放出されるようになっている。当然封止樹脂から頭部は露出される。この金属ポストは樹脂流動性を考慮すると円形に近い方が良いが、必要な放熱量を考慮して形状が決定される。
また図1では、外部端子としてCuから成るポストが実装されたが、図2は、ファストン端子の如くリード板を折り曲げたもので良い。パッドの所が基板に対して平行な面の一端と、パッケージ表面から平行に延在した他端が有れば良い。更にこのリード形状にスプリングバック機能を持たせるデザインとすることで、寸法精度のバラツキ吸収効果も期待できる。
ここで全実施例にいえるが、ハーフプレスは入れなくても良い。
本発明の混成集積回路装置を示す図である。 本発明の混成集積回路装置を示す図である。 本発明の混成集積回路装置の製造方法を示す図である。 本発明の混成集積回路装置の製造方法を示す図である。 本発明の混成集積回路装置の製造方法を示す図である。 金型を使ったモールド方法を説明する図である。 従来の混成集積回路装置を示す図である。
符号の説明
40 混成集積回路装置
20 金属基板
21 絶縁樹脂
22 導電パターン
23 配置領域
24 パッド
25 プラグ
26 封止樹脂
SL1〜SL3 スリット
HP ハーフプレス
DL ダイシングライン

Claims (10)

  1. 少なくとも表面が絶縁層で絶縁処理され、実質的に表面、裏面および4つの側面から成る金属から成る金属基板と、前記絶縁層の表面に形成された導電パターンと、前記導電パターンに電気的に接続された半導体素子または/および受動素子と、前記半導体素子または/および受動素子と前記導電パターンを接続する接続手段と、前記金属基板の表面、前記半導体素子または/および受動素子および前記接続手段を被覆する封止樹脂とを備えた混成集積回路装置に於いて、
    前記封止樹脂から、前記導電パターンと電気的に接続された外部接続手段が露出する事を特徴とした混成集積回路装置。
  2. 前記側面からその近傍に位置する前記金属基板は、前記表面から裏面に渡る除去領域があり、前記封止樹脂は、前記金属基板表面を被覆する封止樹脂と一体で前記除去領域にも設けられる請求項1に記載の混成集積回路装置。
  3. 前記除去領域周囲に相当する前記金属基板の裏面には、前記裏面から前記表面に向かって段差があり、前記段差を覆う前記封止樹脂は、前記除去領域に設けられた前記封止樹脂と一体でなる請求項2に記載の混成集積回路装置。
  4. 前記導電パターンには、前記封止樹脂の表面から露出するポストが電気的に接続されて設けられ、前記封止樹脂から露出した前記ポストが端子となる請求項3に記載の混成集積回路装置。
  5. 前記金属基板の裏面を裏面、前記封止樹脂の表面を表面、そして除去領域に位置する封止樹脂を側面とする6面体から成る請求項4に記載の混成集積回路装置。
  6. 前記金属基板の4つの側面は、前記6面体の側面よりも内側に入り、金属基板のコーナーは、前記6面体の側面と一致する請求項5に記載の混成集積回路装置。
  7. 前記金属基板のコーナーは、二股に分かれて前記6面体の側面に延在している請求項6に記載の混成集積回路装置。
  8. 少なくとも表面が絶縁性材料で被覆され、その上に混成集積回路装置の導電パターンがマトリックス状に配置された大板の金属基板を用意し、
    前記導電パターンの第1の導電パターンに金属性のポストを設け、前記導電パターンの第2の導電パターンには、半導体素子を設け、
    前記導電パターン、前記ポストおよび前記半導体素子を被覆し、前記ポストの頭部が露出するように絶縁樹脂を被覆し、
    前記導電パターンの周囲を前記絶縁樹脂から前記金属基板までダイシングして6面体を成す混成集積回路装置の製造方法。
  9. 前記混成集積回路装置の前記導電パターンの配置領域を囲み、ダイシングラインに相当する位置にスリットが設けられる請求項8に記載の混成集積回路装置の製造方法。
  10. 前記スリットの周囲は、前記実装基板の裏面からハーフプレスされている請求項9に記載の混成集積回路装置の製造方法。
JP2008214483A 2008-08-22 2008-08-22 混成集積回路装置およびその製造方法 Pending JP2010050349A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008214483A JP2010050349A (ja) 2008-08-22 2008-08-22 混成集積回路装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008214483A JP2010050349A (ja) 2008-08-22 2008-08-22 混成集積回路装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2010050349A true JP2010050349A (ja) 2010-03-04

Family

ID=42067188

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008214483A Pending JP2010050349A (ja) 2008-08-22 2008-08-22 混成集積回路装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2010050349A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015012161A (ja) * 2013-06-28 2015-01-19 株式会社デンソー 電子装置
CN109309070A (zh) * 2017-07-28 2019-02-05 日月光半导体(韩国)有限公司 半导体封装装置和其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015012161A (ja) * 2013-06-28 2015-01-19 株式会社デンソー 電子装置
CN109309070A (zh) * 2017-07-28 2019-02-05 日月光半导体(韩国)有限公司 半导体封装装置和其制造方法

Similar Documents

Publication Publication Date Title
JP5400094B2 (ja) 半導体パッケージ及びその実装方法
US11842948B2 (en) SMDs integration on QFN by 3D stacked solution
JP5369798B2 (ja) 半導体装置およびその製造方法
US20120319275A1 (en) Semiconductor device with heat spreader
US8994161B2 (en) Semiconductor device package and methods for producing same
JPWO2007026944A1 (ja) 回路装置およびその製造方法
JP2008205100A (ja) 電力半導体装置
JP5169964B2 (ja) モールドパッケージの実装構造および実装方法
KR101388857B1 (ko) 반도체 패키지 및 반도체 패키지 제조 방법
JPH08306855A (ja) 半導体パッケージ、リードフレーム、回路基板、半導体パッケージモールディング用金型及び電子回路盤並にリードフレームの製造方法
US10964627B2 (en) Integrated electronic device having a dissipative package, in particular dual side cooling package
JP2010050349A (ja) 混成集積回路装置およびその製造方法
JP2010109255A (ja) 半導体装置
JP4784945B2 (ja) 半導体装置の製造方法
KR20150061441A (ko) 패키지 기판 및 그 제조방법 및 그를 이용한 전력 모듈 패키지
WO2015052880A1 (ja) 半導体装置及びその製造方法
JP2004048084A (ja) 半導体パワーモジュール
KR101008534B1 (ko) 전력용 반도체모듈패키지 및 그 제조방법
JP4887346B2 (ja) 半導体装置
JP2001127228A (ja) ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法
CN214848624U (zh) 半导体电路
CN214848625U (zh) 半导体电路
JPH09213871A (ja) 半導体装置
JPH0241866Y2 (ja)
JPH07326690A (ja) 半導体装置用パッケージおよび半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110609