JP3166330B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP3166330B2 JP3166330B2 JP22503092A JP22503092A JP3166330B2 JP 3166330 B2 JP3166330 B2 JP 3166330B2 JP 22503092 A JP22503092 A JP 22503092A JP 22503092 A JP22503092 A JP 22503092A JP 3166330 B2 JP3166330 B2 JP 3166330B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- resin
- inner lead
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Moulds For Moulding Plastics Or The Like (AREA)
- Injection Moulding Of Plastics Or The Like (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、樹脂封止タイプの半導
体装置とその製造方法に関するものである。
体装置とその製造方法に関するものである。
【０００２】
【従来の技術】従来、この種の半導体装置の製造方法と
しては、本出願人により特開平４−７８４８号公報にて
開示されたものがある。図８は従来の製造方法とこれに
より製造される半導体装置を説明する側断面図である。
図において、５１は上金型、５２は下金型であり、これ
ら上下金型５１、５２の各主型面５３、５４にはそれぞ
れ突起部５５、５６が設けられている。一方、図中５７
は半導体チップであり、この半導体チップ５７の上面に
は図示せぬ複数の電極部が設けられている。そして半導
体チップ５７の各電極部はワイヤ５８を介してインナリ
ード５９に接続されている。
しては、本出願人により特開平４−７８４８号公報にて
開示されたものがある。図８は従来の製造方法とこれに
より製造される半導体装置を説明する側断面図である。
図において、５１は上金型、５２は下金型であり、これ
ら上下金型５１、５２の各主型面５３、５４にはそれぞ
れ突起部５５、５６が設けられている。一方、図中５７
は半導体チップであり、この半導体チップ５７の上面に
は図示せぬ複数の電極部が設けられている。そして半導
体チップ５７の各電極部はワイヤ５８を介してインナリ
ード５９に接続されている。
【０００３】上述した上下金型５１、５２を用いて半導
体チップ５７やインナリード５９を樹脂封止する場合
は、金型のキャビティ内に配置した半導体チップ５７の
上面と下面とに上下金型５１、５２の各突起部５５、５
６をそれぞれ近接して配置し、この状態からキャビティ
内に樹脂６０を充填することで、樹脂充填時における半
導体チップ５７の上下位置を規制するようにしていた。
体チップ５７やインナリード５９を樹脂封止する場合
は、金型のキャビティ内に配置した半導体チップ５７の
上面と下面とに上下金型５１、５２の各突起部５５、５
６をそれぞれ近接して配置し、この状態からキャビティ
内に樹脂６０を充填することで、樹脂充填時における半
導体チップ５７の上下位置を規制するようにしていた。
【０００４】
【発明が解決しようとする課題】しかしながら上記従来
の製造方法においては、キャビティ内に発生する樹脂６
０の注入圧によって半導体チップ５７が持ち上げられ、
これにより半導体チップ５７の上面が上金型５１の突起
部５５に衝突してチップ上のオーバコートやアルミパタ
ーンなどに傷が付いてしまうという問題があった。ま
た、上記同様の理由から、上金型５１の突起部５５によ
って樹脂６０の上面に形成される凹部と半導体チップ５
７の上面との間に樹脂６０による肉厚が得られず、これ
によって上記凹部を通して半導体チップ５７の上面に光
が照射して動作不良を招いてしまう問題も抱えていた。
の製造方法においては、キャビティ内に発生する樹脂６
０の注入圧によって半導体チップ５７が持ち上げられ、
これにより半導体チップ５７の上面が上金型５１の突起
部５５に衝突してチップ上のオーバコートやアルミパタ
ーンなどに傷が付いてしまうという問題があった。ま
た、上記同様の理由から、上金型５１の突起部５５によ
って樹脂６０の上面に形成される凹部と半導体チップ５
７の上面との間に樹脂６０による肉厚が得られず、これ
によって上記凹部を通して半導体チップ５７の上面に光
が照射して動作不良を招いてしまう問題も抱えていた。
【０００５】本発明は、上記問題を解決するためになさ
れたもので、樹脂の上面に凹部が形成されるものであっ
ても、半導体チップの上面に光が照射したり、半導体チ
ップ上のオーバコートやアルミパターンなどに傷が付く
ことのない半導体装置及びその製造方法を提供すること
を目的とする。
れたもので、樹脂の上面に凹部が形成されるものであっ
ても、半導体チップの上面に光が照射したり、半導体チ
ップ上のオーバコートやアルミパターンなどに傷が付く
ことのない半導体装置及びその製造方法を提供すること
を目的とする。
【０００６】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされたもので、上面に電極部が設けられ
た半導体チップと、この半導体チップ上に配置されたイ
ンナリードと、このインナリードから延出されたアウタ
リードと、前記半導体チップと前記インナリードとを一
体封止した樹脂とからなり、半導体チップの電極部とイ
ンナリードとが電気的に接続され且つ樹脂の上下面にそ
れぞれ凹部が形成された半導体装置であって、樹脂の上
面側の凹部がインナリードのほぼ真上に形成されるとと
もに、当該凹部の真下に位置するインナリード部分が他
の部分よりも幅広に形成されたものである。
成するためになされたもので、上面に電極部が設けられ
た半導体チップと、この半導体チップ上に配置されたイ
ンナリードと、このインナリードから延出されたアウタ
リードと、前記半導体チップと前記インナリードとを一
体封止した樹脂とからなり、半導体チップの電極部とイ
ンナリードとが電気的に接続され且つ樹脂の上下面にそ
れぞれ凹部が形成された半導体装置であって、樹脂の上
面側の凹部がインナリードのほぼ真上に形成されるとと
もに、当該凹部の真下に位置するインナリード部分が他
の部分よりも幅広に形成されたものである。
【０００７】加えて、上面に電極部が設けられた半導体
チップと、この半導体チップ上に絶縁テープを介して配
置されたインナリードとを、主型面に突起部が設けられ
た上下金型で樹脂封止するための半導体装置の製造方法
であって、絶縁テープの直上位置又はそこからずれた位
置でインナリードの上面に上金型の突起部を近接又は当
接させる一方、半導体チップの下面に下金型の突起部を
近接又は当接させ、この状態で上下金型のキャビティ内
に樹脂を充填するようにしたものである。
チップと、この半導体チップ上に絶縁テープを介して配
置されたインナリードとを、主型面に突起部が設けられ
た上下金型で樹脂封止するための半導体装置の製造方法
であって、絶縁テープの直上位置又はそこからずれた位
置でインナリードの上面に上金型の突起部を近接又は当
接させる一方、半導体チップの下面に下金型の突起部を
近接又は当接させ、この状態で上下金型のキャビティ内
に樹脂を充填するようにしたものである。
【０００８】さらに、上面に電極部が設けられた半導体
チップと、この半導体チップ上に配置されたインナリー
ドと、半導体チップの電極部とインナリードとを接続し
たバンプとを、主型面に突起部が設けられた上下金型で
樹脂封止するための半導体装置の製造方法であって、少
なくともバンプとの接続部を除いたインナリードの上面
と半導体チップの下面とに上下金型の各突起部を近接又
は当接させた状態で上下金型のキャビティ内に樹脂を充
填するようにしたものである。
チップと、この半導体チップ上に配置されたインナリー
ドと、半導体チップの電極部とインナリードとを接続し
たバンプとを、主型面に突起部が設けられた上下金型で
樹脂封止するための半導体装置の製造方法であって、少
なくともバンプとの接続部を除いたインナリードの上面
と半導体チップの下面とに上下金型の各突起部を近接又
は当接させた状態で上下金型のキャビティ内に樹脂を充
填するようにしたものである。
【０００９】
【作用】本発明の半導体装置においては、樹脂の上面側
の凹部がインナリードのほぼ真上に形成されることか
ら、その凹部から入射する光がインナリードによって遮
られ、これにより半導体チップ上への光の照射が阻止さ
れる。また、樹脂上面側の凹部の真下に位置するインナ
リード部分を他の部分よりも幅広に形成することによ
り、凹部の真下でインナリードによる遮光面積が広く確
保される。そのため、凹部からの入射光に対するインナ
リードの遮蔽効果が一層高められる。また、インナリー
ドと凹部に多少の位置ズレが生じても、半導体チップ上
への光の入射がインナリードによって確実に阻止され
る。
の凹部がインナリードのほぼ真上に形成されることか
ら、その凹部から入射する光がインナリードによって遮
られ、これにより半導体チップ上への光の照射が阻止さ
れる。また、樹脂上面側の凹部の真下に位置するインナ
リード部分を他の部分よりも幅広に形成することによ
り、凹部の真下でインナリードによる遮光面積が広く確
保される。そのため、凹部からの入射光に対するインナ
リードの遮蔽効果が一層高められる。また、インナリー
ドと凹部に多少の位置ズレが生じても、半導体チップ上
への光の入射がインナリードによって確実に阻止され
る。
【００１０】加えて、本発明の半導体装置の製造方法に
おいては、上金型の突起部が半導体チップの上面に接す
ることなく、樹脂注入時の半導体チップの上下位置が上
下金型の各突起部によって規制される。また、樹脂の注
入圧によって半導体チップが持ち上げられた場合でも、
絶縁テープの直上位置又はそこからずれた位置でインナ
リードの上面に上金型の突起部が当接することにより、
上金型の突起部に対する衝撃が絶縁テープ又はインナリ
ードの弾性力によって吸収される。
おいては、上金型の突起部が半導体チップの上面に接す
ることなく、樹脂注入時の半導体チップの上下位置が上
下金型の各突起部によって規制される。また、樹脂の注
入圧によって半導体チップが持ち上げられた場合でも、
絶縁テープの直上位置又はそこからずれた位置でインナ
リードの上面に上金型の突起部が当接することにより、
上金型の突起部に対する衝撃が絶縁テープ又はインナリ
ードの弾性力によって吸収される。
【００１１】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１は本発明に係わる半導体装置の一実施例を示
す側断面図である。図示した半導体装置１０において、
１１は半導体チップであり、この半導体チップ１１の上
面には複数の電極部１２（図では一個だけ表示）が設け
られている。また、半導体チップ１１の上面には絶縁テ
ープ１３が貼り付けられており、この絶縁テープ１３を
介して半導体チップ１１上にインナリード１４が配置固
定されている。このインナリード１４はワイヤ１５を介
して半導体チップ１１の電極部１２に接続されている。
またインナリード１４からはアウタリード１６が延出し
ている。さらにアウタリード１６を除いた全ての部分は
樹脂１７によって一体封止されている。
する。図１は本発明に係わる半導体装置の一実施例を示
す側断面図である。図示した半導体装置１０において、
１１は半導体チップであり、この半導体チップ１１の上
面には複数の電極部１２（図では一個だけ表示）が設け
られている。また、半導体チップ１１の上面には絶縁テ
ープ１３が貼り付けられており、この絶縁テープ１３を
介して半導体チップ１１上にインナリード１４が配置固
定されている。このインナリード１４はワイヤ１５を介
して半導体チップ１１の電極部１２に接続されている。
またインナリード１４からはアウタリード１６が延出し
ている。さらにアウタリード１６を除いた全ての部分は
樹脂１７によって一体封止されている。
【００１２】これに加えて、樹脂１７の上面と下面とに
はそれぞれ凹部１８、１９が形成されている。本実施例
の半導体装置１０においては、樹脂１７の上面側の凹部
１８がインナリード１４のほぼ真上に形成されている。
これにより、凹部１８から入射する光はインナリード１
４によって遮られるようになる。つまり、インナリード
１４は遮蔽板の機能を果たすようになるため、凹部１８
を通して半導体チップ１１の上面に光が照射することは
ない。この結果、光の照射に伴う半導体チップ１１の動
作不良が防止される。
はそれぞれ凹部１８、１９が形成されている。本実施例
の半導体装置１０においては、樹脂１７の上面側の凹部
１８がインナリード１４のほぼ真上に形成されている。
これにより、凹部１８から入射する光はインナリード１
４によって遮られるようになる。つまり、インナリード
１４は遮蔽板の機能を果たすようになるため、凹部１８
を通して半導体チップ１１の上面に光が照射することは
ない。この結果、光の照射に伴う半導体チップ１１の動
作不良が防止される。
【００１３】図２は本発明に係わる半導体装置の他の実
施例を示す側断面図である。本例と上記実施例との違い
は、絶縁テープ１３の幅と、樹脂１７の上下面に形成さ
れた凹部１８、１９の配置関係とにあり、これ以外につ
いては、ほぼ同様の構成をなしている。
施例を示す側断面図である。本例と上記実施例との違い
は、絶縁テープ１３の幅と、樹脂１７の上下面に形成さ
れた凹部１８、１９の配置関係とにあり、これ以外につ
いては、ほぼ同様の構成をなしている。
【００１４】また、上記実施例の半導体装置１０の構成
においては、樹脂１７の上面側に形成された凹部１８の
下方においてインナリード１４が幅広状に形成されてい
る。すなわち図３に示すように半導体チップ１１上に絶
縁テープ１３を介して配置された複数のインナリード１
４のうち、樹脂１７の上面側に形成される凹部１８の真
下にあたるインナリード１４の部分（図中Ｐで表示）
は、例えば円形に膨出したかたちで他の部分よりも幅広
に形成されている。
においては、樹脂１７の上面側に形成された凹部１８の
下方においてインナリード１４が幅広状に形成されてい
る。すなわち図３に示すように半導体チップ１１上に絶
縁テープ１３を介して配置された複数のインナリード１
４のうち、樹脂１７の上面側に形成される凹部１８の真
下にあたるインナリード１４の部分（図中Ｐで表示）
は、例えば円形に膨出したかたちで他の部分よりも幅広
に形成されている。
【００１５】この構成により、凹部１８の真下でインナ
リード１４による遮光面積が広く確保される。そのた
め、凹部１８からの入射光に対するインナリード１４の
遮蔽効果がより一層高められるとともに、インナリード
１４の配置と凹部１８の形成位置Ｐとに多少のズレが生
じた場合であっても半導体チップ１１上への光の入射を
インナリード１４によって確実に阻止することが可能と
なる。
リード１４による遮光面積が広く確保される。そのた
め、凹部１８からの入射光に対するインナリード１４の
遮蔽効果がより一層高められるとともに、インナリード
１４の配置と凹部１８の形成位置Ｐとに多少のズレが生
じた場合であっても半導体チップ１１上への光の入射を
インナリード１４によって確実に阻止することが可能と
なる。
【００１６】なお、上述したいずれの場合においても、
インナリード１４は絶縁テープ１３を介して半導体チッ
プ１１上に配置されるとともにワイヤ１５を介して半導
体チップ１１の電極部１２に接続されているが、本発明
はこれに限定されるものではなく、例えば、図４に示す
ようにインナリード２１がバンプ２２を介して半導体チ
ップ２３の電極部（不図示）に接続された、いわゆるＴ
ＡＢ方式の半導体装置２０に対しても、樹脂２４の上面
側においてインナリード２１のほぼ真上に凹部２５を形
成するとともに、その凹部２５の下方においてインナリ
ード２１を幅広状に形成することにより、上記同様の作
用効果を得ることができる。
インナリード１４は絶縁テープ１３を介して半導体チッ
プ１１上に配置されるとともにワイヤ１５を介して半導
体チップ１１の電極部１２に接続されているが、本発明
はこれに限定されるものではなく、例えば、図４に示す
ようにインナリード２１がバンプ２２を介して半導体チ
ップ２３の電極部（不図示）に接続された、いわゆるＴ
ＡＢ方式の半導体装置２０に対しても、樹脂２４の上面
側においてインナリード２１のほぼ真上に凹部２５を形
成するとともに、その凹部２５の下方においてインナリ
ード２１を幅広状に形成することにより、上記同様の作
用効果を得ることができる。
【００１７】続いて、本発明に係わる半導体装置の製造
方法について説明する。まず図５に示すように、上面に
電極部１２が設けられた半導体チップ１１と、この半導
体チップ１１上に配置されたインナリード１４と、半導
体チップ１１とインナリード１４との間に設けられた絶
縁テープ１３と、半導体チップ１１の電極部１２とイン
ナリード１４とを接続するワイヤ１５とを、上下金型３
１、３２で樹脂封止するための半導体装置の製造方法に
ついて説明する。ここで上下金型３１、３２は、上金型
３１と下金型３２とから構成されるものであり、各金型
３１、３２の主型面３３、３４には、それぞれ突起部３
５、３６が設けられている。
方法について説明する。まず図５に示すように、上面に
電極部１２が設けられた半導体チップ１１と、この半導
体チップ１１上に配置されたインナリード１４と、半導
体チップ１１とインナリード１４との間に設けられた絶
縁テープ１３と、半導体チップ１１の電極部１２とイン
ナリード１４とを接続するワイヤ１５とを、上下金型３
１、３２で樹脂封止するための半導体装置の製造方法に
ついて説明する。ここで上下金型３１、３２は、上金型
３１と下金型３２とから構成されるものであり、各金型
３１、３２の主型面３３、３４には、それぞれ突起部３
５、３６が設けられている。
【００１８】本実施例の半導体装置の製造方法において
は、インナリード１４の上面と半導体チップ１１の下面
とに上下金型３１、３２の各突起部３５、３６を近接さ
せた状態で金型のキャビティ３７内に樹脂（不図示）が
充填される。このとき、キャビティ３７内の半導体チッ
プ１１には樹脂の注入によって上下方向に変位させよう
とする力が働く。しかし、この場合の半導体チップ１１
の上下位置は、上下金型３１、３２の各突起部３５、３
６によって規制される。すなわち、半導体チップ１１を
持ち上げようとする力が働いた場合には、上金型３１の
突起部３５とインナリード１４との当接によって半導体
チップ１１の位置変動が規制され、反対に半導体チップ
１１を押し下げようとする力が働いた場合には、下金型
３２の突起部３６と半導体チップ１１の下面との当接に
よって半導体チップ１１の位置変動が規制される。
は、インナリード１４の上面と半導体チップ１１の下面
とに上下金型３１、３２の各突起部３５、３６を近接さ
せた状態で金型のキャビティ３７内に樹脂（不図示）が
充填される。このとき、キャビティ３７内の半導体チッ
プ１１には樹脂の注入によって上下方向に変位させよう
とする力が働く。しかし、この場合の半導体チップ１１
の上下位置は、上下金型３１、３２の各突起部３５、３
６によって規制される。すなわち、半導体チップ１１を
持ち上げようとする力が働いた場合には、上金型３１の
突起部３５とインナリード１４との当接によって半導体
チップ１１の位置変動が規制され、反対に半導体チップ
１１を押し下げようとする力が働いた場合には、下金型
３２の突起部３６と半導体チップ１１の下面との当接に
よって半導体チップ１１の位置変動が規制される。
【００１９】上記の製造方法においては、上金型３１の
突起部３５が半導体チップ１１の上面に接することなく
半導体チップ１１の上下位置が規制されるため、樹脂の
注入によって半導体チップ１１上のオーバコートやアル
ミパターンなどに傷が付くことはない。
突起部３５が半導体チップ１１の上面に接することなく
半導体チップ１１の上下位置が規制されるため、樹脂の
注入によって半導体チップ１１上のオーバコートやアル
ミパターンなどに傷が付くことはない。
【００２０】さらに上記の製造方法においては、上金型
３１の突起部３５の真下にインナリード１４を介して絶
縁テープ１３が配置されているため、樹脂の注入圧によ
って半導体チップ１１が上下に変動した場合でも、上金
型３１の突起部３５に対する衝撃が絶縁テープ１３の弾
性力によって吸収される。
３１の突起部３５の真下にインナリード１４を介して絶
縁テープ１３が配置されているため、樹脂の注入圧によ
って半導体チップ１１が上下に変動した場合でも、上金
型３１の突起部３５に対する衝撃が絶縁テープ１３の弾
性力によって吸収される。
【００２１】加えて、本実施例の製造方法によれば、上
下金型３１、３２の各突起部３５、３６をインナリード
１４の上面と半導体チップ１１の下面とに当接させた状
態においても、絶縁テープ１３の弾性力により半導体チ
ップ１１に負荷をかけることなく上下位置を規制するこ
とができる。この状態から金型のキャビティ３７内に樹
脂を注入するようにすれば、半導体チップ１１を上下動
させることなく樹脂封止することができるようになり、
同時に、樹脂硬化後の半導体チップ１１の位置精度を従
来よりも向上させることが可能となる。
下金型３１、３２の各突起部３５、３６をインナリード
１４の上面と半導体チップ１１の下面とに当接させた状
態においても、絶縁テープ１３の弾性力により半導体チ
ップ１１に負荷をかけることなく上下位置を規制するこ
とができる。この状態から金型のキャビティ３７内に樹
脂を注入するようにすれば、半導体チップ１１を上下動
させることなく樹脂封止することができるようになり、
同時に、樹脂硬化後の半導体チップ１１の位置精度を従
来よりも向上させることが可能となる。
【００２２】また、このように上下金型３１、３２の各
突起部３５、３６をインナリード１４の上面と半導体チ
ップ１１の下面とに近接又は当接した状態でも何ら支障
なく樹脂封止できることから、金型及び半導体装置の構
成部品に要求される寸法精度が従来よりも緩和され、こ
れにより製品コストの低減が図られる。
突起部３５、３６をインナリード１４の上面と半導体チ
ップ１１の下面とに近接又は当接した状態でも何ら支障
なく樹脂封止できることから、金型及び半導体装置の構
成部品に要求される寸法精度が従来よりも緩和され、こ
れにより製品コストの低減が図られる。
【００２３】上述の半導体装置の製造方法では、絶縁テ
ープ１３の直上位置でインナリード１４の上面に上金型
３１の突起部３５を近接（又は当接）させることによ
り、上金型３１の突起部３５の真下にインナリード１４
を介して絶縁テープ１３を配置した状態を例に挙げて説
明したが、これ以外にも例えば図６に示すように絶縁テ
ープ１３の直上位置からずれた位置でインナリード１４
の上面に上金型３１の突起部３５を近接（又は当接）さ
せ、これによって上金型３１の突起部３５の真下にイン
ナリード１４を介して空間Ｖ１を設けた状態としてもよ
い。この場合は、先程の絶縁テープ１３の弾性力に替わ
ってインナリード１４の弾性力が働くようになるため上
記同様の作用効果が得られる。
ープ１３の直上位置でインナリード１４の上面に上金型
３１の突起部３５を近接（又は当接）させることによ
り、上金型３１の突起部３５の真下にインナリード１４
を介して絶縁テープ１３を配置した状態を例に挙げて説
明したが、これ以外にも例えば図６に示すように絶縁テ
ープ１３の直上位置からずれた位置でインナリード１４
の上面に上金型３１の突起部３５を近接（又は当接）さ
せ、これによって上金型３１の突起部３５の真下にイン
ナリード１４を介して空間Ｖ１を設けた状態としてもよ
い。この場合は、先程の絶縁テープ１３の弾性力に替わ
ってインナリード１４の弾性力が働くようになるため上
記同様の作用効果が得られる。
【００２４】さらに、上記とは別タイプの半導体装置の
製造方法として図７に示すようなものがある。まず図７
においては、半導体チップ２３の上面に図示せぬ電極部
が設けられており、この電極部とインナリード２１とが
バンプ２２を介して接続されている。一方、図中３１は
上金型、３２は下金型であり、これら各金型の主型面３
３、３４にはそれぞれ突起部３５、３６が設けられてい
る。
製造方法として図７に示すようなものがある。まず図７
においては、半導体チップ２３の上面に図示せぬ電極部
が設けられており、この電極部とインナリード２１とが
バンプ２２を介して接続されている。一方、図中３１は
上金型、３２は下金型であり、これら各金型の主型面３
３、３４にはそれぞれ突起部３５、３６が設けられてい
る。
【００２５】本例の半導体装置の製造方法においても、
上記同様にインナリード２１の上面と半導体チップ２３
の下面とに上下金型３１、３２の各突起部３５、３６が
近接又は当接した状態で金型のキャビティ３７内に樹脂
（不図示）が充填される。このとき上金型３１の突起部
３５は少なくともバンプ２２との接続部を除いたインナ
リード２１の上面に近接又は当接した状態に配置され
る。これにより上金型３１の突起部３５の真下にはイン
ナリード２１を介して必ず空間Ｖ２が確保されるように
なるのでインナリード２１の弾性力が働き得る状態とな
り、もって先程と同様の作用効果が得られる。
上記同様にインナリード２１の上面と半導体チップ２３
の下面とに上下金型３１、３２の各突起部３５、３６が
近接又は当接した状態で金型のキャビティ３７内に樹脂
（不図示）が充填される。このとき上金型３１の突起部
３５は少なくともバンプ２２との接続部を除いたインナ
リード２１の上面に近接又は当接した状態に配置され
る。これにより上金型３１の突起部３５の真下にはイン
ナリード２１を介して必ず空間Ｖ２が確保されるように
なるのでインナリード２１の弾性力が働き得る状態とな
り、もって先程と同様の作用効果が得られる。
【００２６】
【発明の効果】以上、説明したように本発明の半導体装
置によれば、樹脂の上面側の凹部から入射する光がイン
ナリードによって遮られ、これにより半導体チップ上へ
の光の照射が阻止されるため、これに伴う装置の動作不
良が確実に防止され、もって製品の信頼性向上が期待で
きる。
置によれば、樹脂の上面側の凹部から入射する光がイン
ナリードによって遮られ、これにより半導体チップ上へ
の光の照射が阻止されるため、これに伴う装置の動作不
良が確実に防止され、もって製品の信頼性向上が期待で
きる。
【００２７】また、本発明の製造方法によれば、金型の
突起部が半導体チップの上面に接することなく樹脂注入
時の半導体チップの上下位置が規制されるため、半導体
チップ上のオーバコートやアルミパターンなどに傷が付
くことはない。そのうえ、上下金型の各突起部にインナ
リードや半導体チップが当接した際には、絶縁テープ又
はインナリードの弾性力が働くことから以下のような効
果も得られる。 （１）上下金型の各突起部に対する衝撃が吸収される。 （２）半導体チップを上下動させることなく樹脂封止す
ることが可能となり、同時に、樹脂硬化後の半導体チッ
プの位置精度を従来よりも向上させることが可能とな
る。 （３）金型及び半導体装置の構成部品に要求される寸法
精度が従来よりも緩和され、これにより製品コストの低
減が図られる。
突起部が半導体チップの上面に接することなく樹脂注入
時の半導体チップの上下位置が規制されるため、半導体
チップ上のオーバコートやアルミパターンなどに傷が付
くことはない。そのうえ、上下金型の各突起部にインナ
リードや半導体チップが当接した際には、絶縁テープ又
はインナリードの弾性力が働くことから以下のような効
果も得られる。 （１）上下金型の各突起部に対する衝撃が吸収される。 （２）半導体チップを上下動させることなく樹脂封止す
ることが可能となり、同時に、樹脂硬化後の半導体チッ
プの位置精度を従来よりも向上させることが可能とな
る。 （３）金型及び半導体装置の構成部品に要求される寸法
精度が従来よりも緩和され、これにより製品コストの低
減が図られる。
【図１】本発明に係わる半導体装置の一実施例を示す側
断面図である。
断面図である。
【図２】本発明に係わる半導体装置の他の実施例を示す
側断面図である。
側断面図である。
【図３】本発明に係わる半導体装置の他の実施態様を説
明する要部平面図である。
明する要部平面図である。
【図４】本発明に係わる半導体装置の更に他の実施例を
示す側断面図である。
示す側断面図である。
【図５】本発明に係わる半導体装置の製造方法を説明す
る側断面図（その１）である。
る側断面図（その１）である。
【図６】本発明に係わる半導体装置の製造方法を説明す
る側断面図（その２）である。
る側断面図（その２）である。
【図７】本発明に係わる半導体装置の製造方法を説明す
る側断面図（その３）である。
る側断面図（その３）である。
【図８】従来例を説明する側断面図である。
１０、２０ 半導体装置 １１、２３ 半導体チップ １２ 電極部 １３ 絶縁テープ １４、２１ インナリード １５ ワイヤ １６ アウタリード １７、２４ 樹脂 １８、１９ 凹部 ２２ バンプ ２５ 凹部 ３１、３２ 上下金型 ３３、３４ 主型面 ３５、３６ 突起部 ３７ キャビティ
Claims (3)
- 【請求項１】 上面に電極部が設けられた半導体チップ
と、この半導体チップ上に配置されたインナリードと、
このインナリードから延出されたアウタリードと、前記
半導体チップと前記インナリードとを一体封止した樹脂
とからなり、前記半導体チップの電極部と前記インナリ
ードとが電気的に接続され且つ前記樹脂の上下面にそれ
ぞれ凹部が形成された半導体装置であって、 前記樹脂の上面側の凹部が前記インナリードのほぼ真上
に形成されるとともに、当該凹部の真下に位置するイン
ナリード部分が他の部分よりも幅広に形成されたことを
特徴とする半導体装置。 - 【請求項２】 上面に電極部が設けられた半導体チップ
と、この半導体チップ上に絶縁テープを介して配置され
たインナリードとを、主型面に突起部が設けられた上下
金型で樹脂封止するための半導体装置の製造方法であっ
て、前記絶縁テープの直上位置又はそこからずれた位置で前
記インナリードの上面に上金型の突起部を近接又は当接
させる一方、前記半導体チップの下面に下金型の突起部
を近接又は当接させ、この状態で上下金型のキャビティ
内に樹脂を充填するようにしたことを特徴する半導体装
置の製造方法。 - 【請求項３】 上面に電極部が設けられた半導体チップ
と、この半導体チップ上に配置されたインナリードと、
前記半導体チップの電極部と前記インナリードとを接続
したバンプとを、主型面に突起部が設けられた上下金型
で樹脂封止するための半導体装置の製造方法であって、 少なくとも前記バンプとの接続部を除いた前記インナリ
ードの上面と前記半導体チップの下面とに前記上下金型
の各突起部を近接又は当接させた状態で前記上下金型の
キャビティ内に樹脂を充填するようにしたことを特徴す
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22503092A JP3166330B2 (ja) | 1992-07-31 | 1992-07-31 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22503092A JP3166330B2 (ja) | 1992-07-31 | 1992-07-31 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0653362A JPH0653362A (ja) | 1994-02-25 |
| JP3166330B2 true JP3166330B2 (ja) | 2001-05-14 |
Family
ID=16822965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22503092A Expired - Fee Related JP3166330B2 (ja) | 1992-07-31 | 1992-07-31 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3166330B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3294740B2 (ja) * | 1995-07-31 | 2002-06-24 | 富士通株式会社 | 半導体装置 |
| JP3194917B2 (ja) | 1999-08-10 | 2001-08-06 | トーワ株式会社 | 樹脂封止方法 |
| JP6104545B2 (ja) * | 2012-09-19 | 2017-03-29 | シャープ株式会社 | 半導体装置の製造方法、および成形部材 |
-
1992
- 1992-07-31 JP JP22503092A patent/JP3166330B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0653362A (ja) | 1994-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR200309906Y1 (ko) | 반도체 패키지 제조용 리드프레임 | |
| KR100337064B1 (ko) | 플라스틱패키지내에패키지된반도체장치및그의제조용금형 | |
| US5214846A (en) | Packaging of semiconductor chips | |
| US5289033A (en) | Packaging of semiconductor chips with resin | |
| KR100243967B1 (ko) | 리이드프레임과 이것을 사용한 반도체장치 | |
| US5585667A (en) | Lead frame for handling crossing bonding wires | |
| KR0179925B1 (ko) | 리드프레임 및 그를 이용한 버텀 리드 반도체 패키지 | |
| JP3166330B2 (ja) | 半導体装置及びその製造方法 | |
| US5508232A (en) | Method of manufacturing a semiconductor device | |
| JPH11111746A (ja) | 半導体装置の製造方法及びその製造装置 | |
| JPH06151520A (ja) | 半導体装置 | |
| CN110349918B (zh) | 半导体封装结构及其制造方法 | |
| US5955778A (en) | Lead frame with notched lead ends | |
| JP2973506B2 (ja) | 樹脂封止形半導体装置の製造方法 | |
| JPH079952B2 (ja) | 樹脂封止用回路基板 | |
| JP3105200B2 (ja) | 半導体装置およびその製造方法 | |
| KR930004254B1 (ko) | 수지봉합형 반도체장치 | |
| JP3159808B2 (ja) | 半導体装置の製造方法 | |
| JP3128976B2 (ja) | 半導体装置の製造方法 | |
| JPH0821667B2 (ja) | リードフレーム | |
| US6276913B1 (en) | Mold for resin sealing | |
| JPH06151487A (ja) | 半導体装置の製造方法 | |
| JPH039538A (ja) | 半導体装置用樹脂封止金型 | |
| JP2761193B2 (ja) | 外部リードを固定したリードフレーム及びこれを利用した半導体装置並びにその製造方法 | |
| JP2837777B2 (ja) | 樹脂封止型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |