KR930004254B1 - 수지봉합형 반도체장치 - Google Patents

수지봉합형 반도체장치 Download PDF

Info

Publication number
KR930004254B1
KR930004254B1 KR1019900015503A KR900015503A KR930004254B1 KR 930004254 B1 KR930004254 B1 KR 930004254B1 KR 1019900015503 A KR1019900015503 A KR 1019900015503A KR 900015503 A KR900015503 A KR 900015503A KR 930004254 B1 KR930004254 B1 KR 930004254B1
Authority
KR
South Korea
Prior art keywords
resin
semiconductor device
bed
beds
lead frame
Prior art date
Application number
KR1019900015503A
Other languages
English (en)
Other versions
KR910007113A (ko
Inventor
신지로 고지마
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Publication of KR910007113A publication Critical patent/KR910007113A/ko
Application granted granted Critical
Publication of KR930004254B1 publication Critical patent/KR930004254B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Abstract

내용 없음.

Description

수지봉합형 반도체장치
제1도 내지 제4도는 본 발명의 일실시예를 나타낸 것.
제1도는 접속배선후의 리드프레임과 게이트의 위치관계를 나타낸 평면도.
제2도는 접속재선전의 리드프레임과 게이트의 위치관계를 나타낸 평면도.
제3도는 수지봉합후의 반도체장치의 평면도.
제4도는 수지봉합후의 반도체장치의 측면도.
제5도는 다른 실시예의 제2도 상당도.
제6도는 종래예를 나타낸 제2도 상당도이다.
* 도면의 주요부분에 대한 부호의 설명
1,10,21 : 리드프레임 2,12,22 : 리드
3,13,23 : 베드 5 : 히트싱크(방열판)
6 : 몰드수지 7,17 : 반도체 장치
8,18,28 : 주입게이트 19 : 반도체소자
20 : 가는 금속선
[산업상의 이용 분야]
본 발명은 수지봉합형 반도체장치, 특히 한장의 리드프레임에 복수 종류의 면적이 다른 베드를 다수 구비하여 구성되고, 상기한 각 베드상에 파워트랜지스터나 다이오드, 더욱이 IC 등과 같은 여러 종류의, 더 나아가서는 크기나 다른 반도체소자를 각각 탑재시킨 다음 수지봉합해서 구성한 단위 소위 파워하이브리드 IC 등과 같은 수지봉합형 반도체장치에 관한 것이다.
[종래의 기술 및 그 문제점]
상기, 한장의 리드프레임에 복수의 베드를 설치하여 이 각 베드상의 각각에 반도체소자를 탑재시킨 다음 수지봉합해서 구성한 수지봉합형 반도체장치로서는 일반적으로 트랜지스터 어레이가 주요인 바, 이런 종류의 트랜지스터 어레이에 있어서는 제6도에 나타낸 바와 같이, 단일 종류의 동일한 면적의 베드(3,3…)를 갖춘 리드프레임(1)이 일반적으로 사용되고 있다.
즉, 상기한 리드프레임(1)은 복수의 리드(2)와 동일한 면적의 복수의 베드(3), 틀(4)로 구성되는 바, 이 각 베드(3) 상에 동일한 크기의 트랜지스터(반도체소자)를 각각 탑재시키고, 이 트랜지스터의 각 전극 및 각 리드(2)의 내부 리드부(2a)의 사이를 가는 금속선으로 각각 접속 배선한 후에 필요에 따라서 히트싱크(5)를 매설(埋設)한 상태에서 몰드수지(6)에 의해 수지봉합함으로써 제3도 및 제4도에 나타낸 바와 같이 리드(2)의 외부 리드(2b)를 외부에 노출시킨 수지봉합형 반도체장치(7)가 구성되어 있다.
여기서, 상기 몰드수지(6)에 의한 수지봉합은, 상기 반도체소자를 탑재시키고 접속배선을 행한 후의 리드 프레임(1)을 수지성형용 금형 캐비티내에 필요에 따라서 히트싱크(5) 등과 함께 배치해서 이 캐비티내에 몰드수지(6)를 주입함으로써 행하고 있지만, 이 몰드수지(6)를 주입하기 위한 주입게이트(8)는 일반적으로 중앙에서 좌우의 한쪽으로 치우친 위치에 위치되고, 그에 따라 대각선상에 서서히 몰드수지(6)가 충전(充塡) 되도록 이루어져 있다.
한편, 상기 히트싱크(5)에는 장착용 구멍(5a)이 설치되어 장착의 편리함이 도모되도록 되어 있다.
근래, 이런 종류의 수지봉합형 반도체장치에 있어서는 예를들면 크기가 다른 파워트랜지스터를 조합해서 구성한 것이나, 파워트랜지스터와 다이오드를 조합해서 구성한 것, 더 나아가서는 파워트랜지스터와 IC 등을 조합해서 구성한 것 등의 이른바 복합 패키지이면서 고밀도로 실장할 수 있도록 한 것에 대한 요청이 높아지고 있다.
이 경우, 예를들면 제2도 및 제5도에 나타낸 바와 같이 반도체소자를 탑재하는 베드면적도 이 탑재되는 반도체소자의 종류나 크기에 따라서 달라지게 된다.
그런데, 이와 같은 다른 면적의 복수 종류의 베드를 갖춘 리드프레임을 상기 종래예와 같이 이 면적의 대소에 구애되지 않고 게이트의 위치를 일정하게 한채 몰드수지를 주입해서 수지봉합하게 되면, 면적이 작은 베드의 하측에는 수지가 흐르기 쉬워서 용이하게 충전할 수 있는 반면에 면적이 큰 베드의 하측에 있어서는 수지가 흐르기 어려워 수지가 충전되기 어려워 여기에 공백이 생기게 되는 문제점이 있었다.
한편, 베드의 하측에 공백이 생기게 되면, 예를들면 히트싱크를 갖춘 것에 있어서는 베드와 히트싱크간의 절연내압이 낮아져서 통상은 AC1500V×1분 정도의 절연 내압이 필요해도, 예를들면 AC3000V~400V×1분 정도의 내압밖에 얻을 수 없으므로 불량으로 되게 한다.
[발명의 목적]
본 발명은 상기한 점을 감안해서 발명된 것으로, 면적의 크기가 다른 복수의 종류의 베드를 다수 갖춘 리드프레임을 구비한 반도체장치에 있어서도, 특히 큰 면적의 베드의 하측에 수지를 공백을 발생시키지 않고 충전시킴으로써 공백의 발생을 최대한 방지해서 절연내압의 향상을 도모한 수지봉합형 반도체장치를 제공하고자 함에 그 목적이 있다.
[발명의 구성]
상기한 목적을 달성하기 위해서 본 발명에 따른 반도체장치는, 면적이 다른 복수개의 베드를 구비한 리드프레임의 각 베드상에 반도체소자를 각각 탑재시키고, 이 반도체소자의 각 전극 및 리드프레임의 내부리드의 사이를 가는 금속선으로 접속배선한 후, 상기 면적과 다른 복수개의 베드중에 적어도 1개 이상의 베드보다도 면적이 넓은 베드의 근처에 배치한 주입게이트로부터 몰드수지를 주입하고 수지봉합해서 구성한 것이다.
[작용]
상기와 같이 구성된 본 발명에 의하면, 반도체소자를 탑재하여 접속배선을 행한 리드프레임을 금형내에 배치해서 수지봉합할 때, 우선 큰 면적의 베드의 하측으로부터 수지가 충전됨으로써 큰 면적의 베드의 하측에 공백이 생기는 것을 확실히 방지할 수 있다.
[실시예]
이하, 본 발명의 실시예를 도면을 참조하여 설명한다.
제1도 내지 제4도는 제1의 실시예를 나타낸 것으로, 리드프레임(10)은 복수의 리드(12)와 좌우 대칭으로 배치된 각각 다른 면적의 3종류의 베드(13a,13b,13c)와 틀(14)로 구성되어 있다.
이 중앙부에 위치하는 가장 큰 면적의 베드(13a)는 예를들면 대형의 트랜지스터 등의 반도체소자(19a)를, 상기한 외측의 가장 작은 면적의 베드(13b)는 예를들면 IC 등의 반도체소자(19a)를, 외측의 중간 면적의 베드(13c)는 예를들면 소형의 트랜지스터 등의 반도체소자(19c)를 각각 탑재시키기 위한 것이고, 이들의 베드(13c)는 예를들면 소형의 트랜지스터 등의 반도체소자(19c)를 각각 탑재시키기 위한 것이고, 이들 베드(13a,13b,13c)는 여기서 탑재되는 반도체소자(19a,19b,19)의 크기에 대응하는 크기로 형성되어 있다.
이 리드프레임(10)은 상기와 같이 여기에 탑재시켜야 할 반도체소자(19a,19b,19c) 등의 조합에 의해 패턴화 되는 바, 에칭 또는 프레스가공에 의해 만들어지게 된다.
상기한 각 베드(13a,13b,13c) 상에는 상기한 복수 종류의 반도체소자(19a,19b,19c)가 각각 탑재되고, 탑재된 반도체소자(19a,19b,19c)의 각 전극간 및 반도체소자(19a,19b,19c)의 각 리드(12)의 내부리드(14a)간을 가는 금속선(20)에 의해 접속·배선되어 있다.
그리고, 수지성형용 금형(도시하지 않음)내에 히트싱크(5)를 함몰시키고, 상기 접속배선이 끝난 리드프레임(10)을 이 금형내에 수납한 다음, 전송몰드법(transfer mold 法) 등에 의해 수지봉합해서 제3도 및 제4도에 나타낸 바와 같은, 리드(12,12,…)의 외부 리드(12b,12b,…)를 외부에 노출시킨 상태에서 몰드수지(6)에 의해서 수지봉합된 수지봉합형 반도체장치(17)를 구성하는 것이지만, 이것을 다음과 같이 하여 행한다.
즉, 상기 리드프레임(1)은 좌우 대층으로 중앙부에 면적이 큰 베드(13a)가 배치되어 있기 때문에 이 면적이 큰 베드(13a)의 부근, 즉, 본 실시예에서는 폭 방향 중앙부에 몰드수지(6)를 주입하기 위한 주입게이트(18)를 배치하고, 이 게이트로부터 몰드수지(6)를 금형내에 주입하는 것이다.
상기한 주입게이트(18)의 크기는 예를들면, 폭 3.0~4.0mm, 깊이 0.4~0.5mm 정도인데, 이것은 상기 종래예 및 하기와 다른 실시예에 있어서도 마찬가지이다.
이와 같이, 면적이 큰 베드(13a)의 부근에 주입게이트(18)를 설치함으로써 그 하측에 공백이 생기지 않고 몰두수지(6)가 충전되게 된다.
한편, 이와 같이 중앙부에 주입게이트(18)를 설치하게 되면, 몰드수지(6)는 좌우로 확대되어 아랫쪽 양단부의 방향에, 즉 2방향을 향해서 몰드수지(6)가 흐르게 되지만, 이러한 종류의 반도체장치의 경우, 베드의 하측에 몰드수지를 공백이 생기지 않게 확실히 충전시키는 것이 중요하고, 또 가는 금속선이 일반적으로 통상의 IC 등과 비교하여 굵으므로 이 가는 금속선을 못쓰게 될 염려는 없다.
그에 따라, 제3도 및 제4도에 나타낸 반도체장치(17)를 얻을 수 있게 된다.
제5도는 제2의 실시예를 나타낸 것으로, 상기 실시예와는 달리 리드프레임(21)이 복수의 리드(22), 탑재되는 트랜지스터나 IC, 더 나아가서는 다이오드 등의 반도체소자의 종류나 크기 등에 대응하는 면적이 다른 복수의 종류의 베드(23a,23b,23c,…) 및 틀(24)로 구성되어 있다.
그리고, 상기한 베드(23a,23b,23c,…) 중, 좌축의 큰 면적의 베드(23a,23b)의 아랫면에 공백이 생기지 않게 확실히 몰드수지를 충전할 수 있도록 몰드수지(6)의 주입게이트(28)는 중앙 약간 좌측에 설치되어 있다.
이와 같이 큰 면적의 베드(23a,23b)가 모여 있는 약간 왼쪽으로 치우치게 주입게이트(28)를 설치하고 몰드수지(6)에 의해 수지봉합해서 반도체장치를 구성함으로써 예를들면 상기 종래예와 같이 약간 오른쪽으로 치우치게 게이트를 설치한 경우, 내압 AC1500×1분 이하의 내압 불량이 2~3% 정도 발생하고 있지만, 이 내압 불량의 발생률을 0.1~2.0% 정도로 격감시킬 수 있음이 확인되었다.
한편, 상기 실시예에 있어서는 히트싱크(5)를 구비한 반도체장치를 나타내고 있지만, 히트싱크가 없는 반도체장치에도 적용시킬 수 있는 것은 물론이다.
[발명의 효과]
본 발명은 상기와 같이 구성되어 있으므로, 게이트의 형상이나 치수를 변경시키지 않고 그 위치를 변경시키는 것만으로, 예컨대 절연내압 AC1500V×1분 이하의 불량발생률을 대폭적으로 감소시킬 수 있게 됨에 따라 베 면적이 다른 조합의 리드프레임에서도 필요한 절연 내압을 얻을 수 있게 되어 응용제품의 범위를 현저하게 확장시킬 수 있게 되는 효과가 있다.

Claims (1)

  1. 면적이 다른 복수개의 베드(13a~13c,23a~23c)를 구비하고 있는 리드프레임과 각 베드상에 반도체소자(19a~19c)를 각각 탑재시키고, 이 각 반도체소자(19a~19c)의 각 전극 및 리드프레임의 사이를 갖는 금속선(20)으로 접속·배선한 후, 상기 면적과 다른 복수개의 베드중에서 적어도 1개 이상의 베드보다 면적이 넓은 베드의 근처에 배치한 주입게이트(18,28)로부터 몰드수지(6)를 주입하고 수지봉합해서 구성한 것을 특징으로 하는 수지봉합형 반도체장치.
KR1019900015503A 1989-09-28 1990-09-28 수지봉합형 반도체장치 KR930004254B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP254663 1989-09-28
JP1-254663 1989-09-29
JP1254663A JP2588283B2 (ja) 1989-09-29 1989-09-29 樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
KR910007113A KR910007113A (ko) 1991-04-30
KR930004254B1 true KR930004254B1 (ko) 1993-05-22

Family

ID=17268138

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900015503A KR930004254B1 (ko) 1989-09-28 1990-09-28 수지봉합형 반도체장치

Country Status (4)

Country Link
EP (1) EP0420267B1 (ko)
JP (1) JP2588283B2 (ko)
KR (1) KR930004254B1 (ko)
DE (1) DE69014059T2 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69637809D1 (de) * 1996-11-28 2009-02-26 Mitsubishi Electric Corp Halbleiteranordnung
KR101032342B1 (ko) * 2009-04-24 2011-05-02 삼화콘덴서공업주식회사 임베디드 커패시터 및 이를 이용한 임베디드 커패시터 시트, 및 그의 제조방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4504435A (en) * 1982-10-04 1985-03-12 Texas Instruments Incorporated Method for semiconductor device packaging

Also Published As

Publication number Publication date
EP0420267A2 (en) 1991-04-03
EP0420267B1 (en) 1994-11-09
DE69014059T2 (de) 1995-04-27
JP2588283B2 (ja) 1997-03-05
EP0420267A3 (en) 1991-06-12
JPH03116845A (ja) 1991-05-17
DE69014059D1 (de) 1994-12-15
KR910007113A (ko) 1991-04-30

Similar Documents

Publication Publication Date Title
US5420752A (en) GPT system for encapsulating an integrated circuit package
US20030017651A1 (en) Leadframe alteration to direct compound flow into package
KR970701430A (ko) 교차하는 본딩 와이어의 취급용 리드 프레임(lead frame for handling crossing bonding wires)
KR930004254B1 (ko) 수지봉합형 반도체장치
JPH04306865A (ja) 半導体装置及びその製造方法
JPH0629384A (ja) 集積回路の成形化合物の動きを防止する方法
KR0151828B1 (ko) 패키지 성형장치
KR900001989B1 (ko) 반도체장치
JP2585771B2 (ja) 半導体装置の製造方法
JPH0135478Y2 (ko)
JP3166330B2 (ja) 半導体装置及びその製造方法
CN213071137U (zh) 芯片封装结构及数字隔离器
CN212967703U (zh) 芯片封装结构及数字隔离器
CN212810302U (zh) 芯片封装结构及数字隔离器
JP2963832B2 (ja) 樹脂封止型半導体装置の製造方法
JPS6232622A (ja) 半導体装置用樹脂封止金型
KR200169976Y1 (ko) 반도체 패키지
JP2927246B2 (ja) 樹脂封止型回路部品
KR100244509B1 (ko) 반도체 패키지의 제조방법
US9040356B2 (en) Semiconductor including cup-shaped leadframe packaging techniques
KR950006442Y1 (ko) 반도체 패키지용 리드프레임
JPH0645514A (ja) 混成集積回路
KR19980076282A (ko) 홈이 형성된 타이바를 갖는 반도체 칩 패키지용 리드프레임
JPH039538A (ja) 半導体装置用樹脂封止金型
JPS62208652A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100428

Year of fee payment: 18

EXPY Expiration of term