JP2588283B2 - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JP2588283B2
JP2588283B2 JP1254663A JP25466389A JP2588283B2 JP 2588283 B2 JP2588283 B2 JP 2588283B2 JP 1254663 A JP1254663 A JP 1254663A JP 25466389 A JP25466389 A JP 25466389A JP 2588283 B2 JP2588283 B2 JP 2588283B2
Authority
JP
Japan
Prior art keywords
resin
bed
semiconductor device
lead frame
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1254663A
Other languages
English (en)
Other versions
JPH03116845A (ja
Inventor
伸次郎 小島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP1254663A priority Critical patent/JP2588283B2/ja
Priority to DE69014059T priority patent/DE69014059T2/de
Priority to KR1019900015503A priority patent/KR930004254B1/ko
Priority to EP90118679A priority patent/EP0420267B1/en
Publication of JPH03116845A publication Critical patent/JPH03116845A/ja
Application granted granted Critical
Publication of JP2588283B2 publication Critical patent/JP2588283B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、樹脂封止型半導体装置、特に一枚のリード
ルレームに複数種類の面積の異なるベッドを多数備え、
この各ベッドの上にパワートランジスタやダイオード、
更にはIC等の種々の、更には大きさの異なる半導体素子
を夫々マウントし樹脂封止して構成した、いわゆるパワ
ーハイブリッドIC等の樹脂封止型半導体装置に関する。
（従来の技術） 上記、一枚のリードフレームに複数のベットを設け、
この各ベッドの上の夫々に半導体素子をマウントし樹脂
封止して構成した樹脂封止型半導体装置としては、一般
にトランジスタアレイが主であり、この種のトランジス
タアレイにおいては、第６図に示すように、単一種類の
同じ面積のベッド3,3…を有するリードフレーム１が一
般に使用されていた。
即ち、このリードフレーム１は、複数のリード２と、
同じ面積の複数のベッド３と、枠体４とから構成され、
この各ベッド３の上に同じ大きさのトランジスタ（半導
体素子）を夫々マウントし、このトランジスタの各電極
及び各リード２のインナーリード部2aとの間を金属細線
で夫々接続配線した後、必要に応じてヒートシンク５を
埋設した状態で、モールド樹脂６によって樹脂封止する
ことにより、第３図及び第４図に示すように、リード２
のアウターリード2bを外部に露出させた樹脂封止型半導
体装置７が構成されていた。
ここに、上記モールド樹脂６により樹脂封止は、上記
半導体素子をマウントし接続配線を施した後のリードフ
レーム１を樹脂成形用金型のキャビティ内に、必要に応
じてヒートシンク５等と共に配置し、このキャビティ内
にモールド樹脂６を注入することによって行われている
が、このモールド樹脂６を注入するための注入ゲート８
は、一般に中央から左右の一方に寄った位置に設けら
れ、これによって対角線状に徐々にモールド樹脂６が充
填されるようなされていた。
なお、上記ヒートシンク５には取付け用穴5aが設けら
れて、取付けの便が図られるようなされている。
近年、この種の樹脂封止型半導体装置にあっては、例
えば、大きさの異なるパワートランジスタを組合わせて
構成したものや、パワートランジスタとダイオードとを
組合わせて構成したもの、更にはパワートランジスタと
ICなどを組合わせて構成したもの等の、いわゆる複合パ
ッケージで、かつ高密度に実装できるようにしたものに
対する要請が高まっている。
この場合、例えば、第２図及び第５図に示すように、
半導体素子をマウントするベッド面積もこのマウントす
る半導体素子の種類や大きさに伴って異なる。
（発明が解決しようとする課題） ここに、このような異なる面積の複数種類のベッドを
有するリードフレームを上記従来例のようにこの面積の
大小に拘らずゲートの位置を一定となしたままモールド
樹脂を注入して樹脂封止すると、面積の小さなベッドの
下側には樹脂が流れ易くて容易に充填できるものの、面
積の大きなベッドの下側にあっては、樹脂が流れにくく
て樹脂が充填され難く、ここにボイドが残ってしまうこ
とがあるといった問題点があった。
なお、ベッドの下側にボイドが残ってしまうと、例え
ばヒートシンクを備えたものであっては、ベッドとヒー
トシンクとの間の絶縁耐圧が低くなって、通常はAC1500
V×１分程度の絶縁耐圧が必要であっても、例えばAC300
V〜400V×１分程度の耐圧しか得られずに不良となって
しまう。
本発明は上記に鑑み、面積の大きさが異なる複数種類
のベッドを多数有するリードフレームを備えた半導体装
置であっても、特に大きな面積のベッドの下側に樹脂を
ボイドを発生させることなく充填せることにより、ボイ
ドの発生を極力防止して絶縁耐圧の向上を図ったものを
提供することを目的とする。
〔発明の構成〕 （課題を解決するための手段） 上記目的を達成するため、本発明に係る半導体装置
は、最小面積のベッドと１個の広面積のベッドあるいは
２個以上の互いに隣接して配列された広面積のベッドと
を備えたリードフレームの各ベッド上に半導体素子を夫
々マウントし、この各半導体素子の各電極とリードフレ
ームのインナーリードとの間を金属細線で接続配線し、
モールド樹脂を注入するための注入ゲートの配置位置を
上記広面積のベッドの略中心近傍に設定し、樹脂封止し
て構成したものである。
（作 用） 上記のように構成した本発明によれば、半導体素子を
マウントして接続配線を施したリードフレームを金型内
に配置して樹脂封止する際、先ず大きな面積のベッドの
下側から樹脂が充填されることになり、これによって大
きな面積のベッドの下側にボイドが残ってしまうことを
確実に防止することができる。
（実施例） 以下、本発明の実施例を図面を参照して説明する。
第１図乃至第４図は第１の実施例を示すもので、リー
ドフレーム10は、複数のリード12と、左右対称に配置さ
れた夫々異なる面積の３種類ベッド13a,13b,13cと枠体1
4とから構成されている。
この中央部に位置する最も大きな面積のベッド13a
は、例えば大型のトランジスタ等の半導体素子19aを、
この外側の最も小さな面積のベッド13bは、例えばIC等
の半導体素子19bを、外側の中間の面積のベッド13cは、
例えば小型のトランジスタ等の半導体素子19cを夫々マ
ウントするためのものであり、これらのベッド13a,13b,
13cはここにマウントする半導体素子19a,19b,19cの大き
さに見合った大きさに形成されている。
このリードフレーム10は、上記のように、ここに搭載
すべき半導体素子19a,19b,19c等の組合わせによりパタ
ーン化されており、エッチングまたはプレス加工によっ
て作られている。
この各ベッド13a,13b,13cの上には、上記複数種類の
半導体素子19a,19b,19cが夫々マウントされ、この各半
導体素子19a,19b,19cの各電極間、及び半導体素子19a,1
9b,19cと各リード12のインナーリード14aとの間は、金
属細線20によって接続配線されている。
そして、樹脂成形用金型（図示せず）内にヒートシン
ク５を落し込み、上記接続配線済みのリードフレーム10
をこの金型内に納め、トランスファーモールド法等によ
り樹脂封止して、第３図及び第４図に示すような、リー
ド12,12…のアウターリード12b,12b…を外部に露出させ
た状態でモールド樹脂６によって樹脂封止された樹脂封
止型半導体装置17を構成するのであるが、これを次のよ
うにして行う。
即ち、上記リードフレーム10は左右対称で中央部に面
積の大きなベッド13aが配置されているため、この面積
の大きなベッド13aの付近、つまり、本実施例では幅方
向中央部に、モールド樹脂６を注入するための注入ゲー
ト18を配置し、このゲートからモールド樹脂６を金型内
に注入するのである。
この注入ゲート18の大きさは、例えば幅3.0〜4.0mm、
深さ0.4〜0.5mm程度であり、これは上記従来例及び下記
の他の実施例においても同様である。
このように、面積の大きなベッド13aの付近に注入ゲ
ート18を設けることにより、この下側にボイドが残って
しまうことなく、モールド樹脂６が充填されるようなさ
れている。
なお、このように中央部に注入ゲート18を設けると、
モールド樹脂６は左右に広がって下方両端部の方向に、
即ち２方向に向かってモールド樹脂６が流れることにな
るが、この種の半導体装置の場合、ベッドの下側にモー
ルド樹脂をボイドを残すことなく確実に充填させること
の方が重要であり、また金属細線が一般に通常のIC等と
比較して太く、この金属細線の流れの心配はない。
これにより、第３図及び第４図に示す半導体装置17を
得るのである。
第５図は第２の実施例を示すもので、上記実施例と異
なり、リードフレーム21は、複数のリード22、マウント
するトランジスタやIC、更にはダイオード等の半導体素
子の種類や大きさ等に合わせた面積の異なる複数種類の
ベッド23a,23b,23c…及び枠体24から構成されている。
そして、このベッド23a,23b,23c…の内、左側の大き
な面積のベッド23a及び23bの下面にボイドを残すことな
く、確実にモールド樹脂が充填できるように、モールド
樹脂６の注入ゲート28は中央やや左側に設けられてい
る。
このように大きな面積のベッド23a,23bが集まってい
るやや左寄りに注入ゲート28を設け、モールド樹脂６に
よって樹脂封止して半導体装置を構成することにより、
例えば上記従来例のようにやや右寄りにゲートを設けた
場合、耐圧AC1500V×１分以下の耐圧不良が２〜３％程
度発生していたが、この耐圧不良の発生率を0.1〜0.2％
程度に激減させることができることが確かめられてい
る。
なお、上記実施例においては、ヒートシンク５を備え
た半導体装置を示しているが、ヒートシンクの無い半導
体装置にも適用できることは勿論である。
〔発明の効果〕
本発明は上記のような構成であるので、金型の形状を
変更したりリードフレームのベッドを曲げたりゲートの
形状や寸法を変更することなく、この位置を変更して選
択するだけで、例えば絶縁耐圧AC1500V×１分以下の不
良発生率を大幅に減少させることができ、これにより、
ベッド面積を異なる組合わせのリードフレームでも、必
要な絶縁耐圧を得ることができ、これによって応用製品
の範囲を著しく広げることができるといった効果があ
る。
【図面の簡単な説明】
第１図乃至第４図は本発明の一実施例を示し、第１図は
接続配線後のリードフレームとゲートの位置関係を示す
平面図、第２図は接続配線前のリードフレームとゲート
の位置関係を示す平面図、第３図は樹脂封止後の半導体
装置の平面図、第４図はその側面図、第５図は他の実施
例の第２図相当図、第６図は従来例を示す第２図相当図
である。 1,10,21……リードグレーム、2,12,22……リード、3,1
3,23……ベッド、５……ヒートシンク、６……モールド
樹脂、7,17……半導体装置、8,18,28……注入ゲート,19
……半導体素子、20……金属細線。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】最小面積のベッドと１個の広面積のベッド
    あるいは２個以上の互いに隣接して配列された広面積の
    ベッドとを備えたリードフレームの各ベッド上に半導体
    素子を夫々マウントし、この各半導体素子の各電極とリ
    ードフレームのインナーリードとの間を金属細線で接続
    配線し、モールド樹脂を注入するための注入ゲートの配
    置位置を上記広面積のベッドの略中心近傍に設定し、樹
    脂封止して構成したことを特徴とする樹脂封止型半導体
    装置。
JP1254663A 1989-09-28 1989-09-29 樹脂封止型半導体装置 Expired - Lifetime JP2588283B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP1254663A JP2588283B2 (ja) 1989-09-29 1989-09-29 樹脂封止型半導体装置
DE69014059T DE69014059T2 (de) 1989-09-29 1990-09-28 Apparat zum Herstellen von Halbleiteranordnungen.
KR1019900015503A KR930004254B1 (ko) 1989-09-28 1990-09-28 수지봉합형 반도체장치
EP90118679A EP0420267B1 (en) 1989-09-29 1990-09-28 Apparatus for producing semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1254663A JP2588283B2 (ja) 1989-09-29 1989-09-29 樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
JPH03116845A JPH03116845A (ja) 1991-05-17
JP2588283B2 true JP2588283B2 (ja) 1997-03-05

Family

ID=17268138

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1254663A Expired - Lifetime JP2588283B2 (ja) 1989-09-28 1989-09-29 樹脂封止型半導体装置

Country Status (4)

Country Link
EP (1) EP0420267B1 (ja)
JP (1) JP2588283B2 (ja)
KR (1) KR930004254B1 (ja)
DE (1) DE69014059T2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69637809D1 (de) * 1996-11-28 2009-02-26 Mitsubishi Electric Corp Halbleiteranordnung
KR101032342B1 (ko) * 2009-04-24 2011-05-02 삼화콘덴서공업주식회사 임베디드 커패시터 및 이를 이용한 임베디드 커패시터 시트, 및 그의 제조방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4504435A (en) * 1982-10-04 1985-03-12 Texas Instruments Incorporated Method for semiconductor device packaging

Also Published As

Publication number Publication date
EP0420267A2 (en) 1991-04-03
EP0420267A3 (en) 1991-06-12
EP0420267B1 (en) 1994-11-09
DE69014059T2 (de) 1995-04-27
DE69014059D1 (de) 1994-12-15
KR910007113A (ko) 1991-04-30
JPH03116845A (ja) 1991-05-17
KR930004254B1 (ko) 1993-05-22

Similar Documents

Publication Publication Date Title
US6744124B1 (en) Semiconductor die package including cup-shaped leadframe
TWI264109B (en) Compact semiconductor device capable of mounting a plurality of semiconductor chips with high density and method of manufacturing the same
KR960043132A (ko) 엘오씨(loc) 반도체 패키지 및 반도체 장치를 패키징하는 방법
JPH0878723A (ja) 光結合器用パッケージ・リードフレームおよびその方法
US5395800A (en) Method for assembling semiconductor devices with lead frame containing common lead arrangement
EP0444818A2 (en) Improved integrated circuit package
JP2588283B2 (ja) 樹脂封止型半導体装置
US20200243428A1 (en) Packaged multichip module with conductive connectors
JP2517691B2 (ja) 半導体装置及びその製造方法
EP0292059B1 (en) Modular resin-encapsulated multi-chip circuit package and its manufacturing method
CN213071137U (zh) 芯片封装结构及数字隔离器
JPS5972755A (ja) 半導体装置
JPH04284656A (ja) 樹脂封止形半導体装置およびリードフレーム
JPS6233343Y2 (ja)
US9040356B2 (en) Semiconductor including cup-shaped leadframe packaging techniques
JP2927246B2 (ja) 樹脂封止型回路部品
CN112151522A (zh) 芯片封装结构、芯片封装方法及数字隔离器
JP3392039B2 (ja) 電力用ダイオードモジュール
JPS61194861A (ja) 樹脂封止型半導体装置
JPH01273343A (ja) リードフレーム
KR970024095A (ko) 차등 리드 피치를 갖는 내부 리드를 구비하는 리드 프레임 및 이를 이용한 패키지
JPH06112248A (ja) 半導体装置の製造方法
JPH11121677A (ja) 樹脂封止型半導体装置
JPH0645514A (ja) 混成集積回路
JPH06224253A (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071205

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081205

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091205

Year of fee payment: 13

EXPY Cancellation because of completion of term