JPH11121677A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPH11121677A JPH11121677A JP10227458A JP22745898A JPH11121677A JP H11121677 A JPH11121677 A JP H11121677A JP 10227458 A JP10227458 A JP 10227458A JP 22745898 A JP22745898 A JP 22745898A JP H11121677 A JPH11121677 A JP H11121677A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor chip
- package
- semiconductor device
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 パッケージサイズを縮小し、しかも樹脂封止
性の優れた樹脂封止型半導体装置を提供する。 【解決手段】 主面と、この主面に対向する裏面と、前
記主面上に形成された電極とを有する半導体チップと、
前記電極に電気的に接続されるリードとを備え、前記リ
ードは、前記半導体チップを封止するパッケージの一方
の側からのみ外部へ導出される半導体装置において、前
記リードが前記半導体チップ１２を支持するように、前
記リード１３と前記半導体チップ１２の裏面との間に絶
縁材１１を介在させ、かつ前記リード１３に前記絶縁材
１１を介して前記半導体チップ１２を搭載させ、前記リ
ード１３の一端が、前記パッケージの一方の側と近接す
る前記半導体チップ１２の辺とは反対側の辺に沿って配
置された前記電極に電気的に接続され、前記リード１３
の一端と前記外部へ導出されたリード部分との間のリー
ド部分が前記絶縁材１１上で、前記パッケージの一方の
側に向かって延在する。
性の優れた樹脂封止型半導体装置を提供する。 【解決手段】 主面と、この主面に対向する裏面と、前
記主面上に形成された電極とを有する半導体チップと、
前記電極に電気的に接続されるリードとを備え、前記リ
ードは、前記半導体チップを封止するパッケージの一方
の側からのみ外部へ導出される半導体装置において、前
記リードが前記半導体チップ１２を支持するように、前
記リード１３と前記半導体チップ１２の裏面との間に絶
縁材１１を介在させ、かつ前記リード１３に前記絶縁材
１１を介して前記半導体チップ１２を搭載させ、前記リ
ード１３の一端が、前記パッケージの一方の側と近接す
る前記半導体チップ１２の辺とは反対側の辺に沿って配
置された前記電極に電気的に接続され、前記リード１３
の一端と前記外部へ導出されたリード部分との間のリー
ド部分が前記絶縁材１１上で、前記パッケージの一方の
側に向かって延在する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に係
り、特に、樹脂封止型ＺＩＰ (ＺＩＧＺＡＧ ＩＮＬＩ
ＮＥ ＰＡＣＫＡＧＥ：ジグザグ・インライン・パッケ
ージ）に用いるリードフレーム及びその半導体装置の構
造に関するものである。
り、特に、樹脂封止型ＺＩＰ (ＺＩＧＺＡＧ ＩＮＬＩ
ＮＥ ＰＡＣＫＡＧＥ：ジグザグ・インライン・パッケ
ージ）に用いるリードフレーム及びその半導体装置の構
造に関するものである。
【０００２】
【従来の技術】高集積化される半導体チップのパッケー
ジ外形内に占める面積は、１Ｍ〜４Ｍ〜１６Ｍへと移行
するに従って増加する傾向にある。パッケージ外形を大
きくせずに、半導体チップをパッケージ内に収容するに
は、従来のリードフレーム構造では困難な面が多いのが
現状である。これらの技術革新に対応する上で、半導体
チップの収納可否にあたっては、インナーリードの存在
が大きく影響してくる。言い変えれば、解決策として
は、インナーリードを削除することがいちばん良いが、
それでは製品として機能しないため、従来では、インナ
ーリードを半導体チップの周囲から所望するパットと対
向する部分に配置するようにしていた。
ジ外形内に占める面積は、１Ｍ〜４Ｍ〜１６Ｍへと移行
するに従って増加する傾向にある。パッケージ外形を大
きくせずに、半導体チップをパッケージ内に収容するに
は、従来のリードフレーム構造では困難な面が多いのが
現状である。これらの技術革新に対応する上で、半導体
チップの収納可否にあたっては、インナーリードの存在
が大きく影響してくる。言い変えれば、解決策として
は、インナーリードを削除することがいちばん良いが、
それでは製品として機能しないため、従来では、インナ
ーリードを半導体チップの周囲から所望するパットと対
向する部分に配置するようにしていた。
【０００３】従来、このような分野の技術としては、例
えば日経マイクロデバイス １９８８年５月号第５４〜
５７頁に記載されるようなものがあった。第２図はかか
る従来のリードフレームの構造例を示す図である。この
図において、１は半導体チップを搭載するためのダイパ
ット、２はインナーリード、３はパッケージ外形であ
る。
えば日経マイクロデバイス １９８８年５月号第５４〜
５７頁に記載されるようなものがあった。第２図はかか
る従来のリードフレームの構造例を示す図である。この
図において、１は半導体チップを搭載するためのダイパ
ット、２はインナーリード、３はパッケージ外形であ
る。
【０００４】このタイプのリードフレームにおいては、
ダイパット１上に半導体チップ（図示なし）を搭載し、
その半導体チップとインナーリード２とをボンディング
ワイヤ（図示なし）により接続する。第３図は従来の他
のリードフレームの構造例を示す図である。これは、例
えば特開昭６１−２１８１３９号に開示されている。
ダイパット１上に半導体チップ（図示なし）を搭載し、
その半導体チップとインナーリード２とをボンディング
ワイヤ（図示なし）により接続する。第３図は従来の他
のリードフレームの構造例を示す図である。これは、例
えば特開昭６１−２１８１３９号に開示されている。
【０００５】第３図において、４は半導体チップを搭載
するための絶縁フィルム、５はインナーリードである。
このタイプのリードフレームにおいては、絶縁フィルム
４上に半導体チップ（図示なし）を搭載し、その半導体
チップとインナーリード５とをボンディングワイヤ（図
示なし）により接続する。
するための絶縁フィルム、５はインナーリードである。
このタイプのリードフレームにおいては、絶縁フィルム
４上に半導体チップ（図示なし）を搭載し、その半導体
チップとインナーリード５とをボンディングワイヤ（図
示なし）により接続する。
【０００６】
【発明が解決しようとする課題】しかしながら、上記し
た従来の装置の構造においては、ダイパット部上辺にイ
ンナーリードを３〜５本引き回して配置しなければなら
ない。そのため、パッケージサイズがどうしても大きく
なるという問題点があった。すなわち、第４図に示すよ
うに、リードの引き出し側とは反対側にリードが引き回
されることになり、そのために領域ａが必要となり、パ
ッケージサイズの縮小には限界があった。
た従来の装置の構造においては、ダイパット部上辺にイ
ンナーリードを３〜５本引き回して配置しなければなら
ない。そのため、パッケージサイズがどうしても大きく
なるという問題点があった。すなわち、第４図に示すよ
うに、リードの引き出し側とは反対側にリードが引き回
されることになり、そのために領域ａが必要となり、パ
ッケージサイズの縮小には限界があった。
【０００７】本発明は、以上述べたパッケージサイズが
大きくなるという問題点を除去し、パッケージサイズを
縮小し、しかも樹脂封止性の優れた樹脂封止型半導体装
置を提供することを目的とする。
大きくなるという問題点を除去し、パッケージサイズを
縮小し、しかも樹脂封止性の優れた樹脂封止型半導体装
置を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明は、上記目的を達
成するために、 〔１〕主面と、この主面に対向する裏面と、前記主面上
に形成された電極とを有する半導体チップと、前記電極
に電気的に接続されるリードとを備え、前記リードは、
前記半導体チップを封止するパッケージの一方の側から
のみ外部へ導出される半導体装置において、前記リード
が前記半導体チップを支持するように、前記リードと前
記半導体チップの裏面との間に絶縁材を介在させ、かつ
前記リードに前記絶縁材を介して前記半導体チップを搭
載させ、前記リードの一端が、前記パッケージの一方の
側と近接する前記半導体チップの辺とは反対側の辺に沿
って配置された前記電極に電気的に接続され、前記リー
ドの一端と前記外部へ導出されたリード部分との間のリ
ード部分が前記絶縁材上で、前記パッケージの一方の側
に向かって延在するようにしたものである。
成するために、 〔１〕主面と、この主面に対向する裏面と、前記主面上
に形成された電極とを有する半導体チップと、前記電極
に電気的に接続されるリードとを備え、前記リードは、
前記半導体チップを封止するパッケージの一方の側から
のみ外部へ導出される半導体装置において、前記リード
が前記半導体チップを支持するように、前記リードと前
記半導体チップの裏面との間に絶縁材を介在させ、かつ
前記リードに前記絶縁材を介して前記半導体チップを搭
載させ、前記リードの一端が、前記パッケージの一方の
側と近接する前記半導体チップの辺とは反対側の辺に沿
って配置された前記電極に電気的に接続され、前記リー
ドの一端と前記外部へ導出されたリード部分との間のリ
ード部分が前記絶縁材上で、前記パッケージの一方の側
に向かって延在するようにしたものである。
【０００９】〔２〕上記〔１〕記載の樹脂封止型半導体
装置において、前記リードは前記反対側の辺近傍箇所
で、前記半導体チップを支持する構成とするようにした
ものである。 〔３〕上記〔１〕又は〔２〕記載の樹脂封止型半導体装
置において、前記絶縁材は前記半導体チップと前記リー
ドとに接触するようにしたものである。
装置において、前記リードは前記反対側の辺近傍箇所
で、前記半導体チップを支持する構成とするようにした
ものである。 〔３〕上記〔１〕又は〔２〕記載の樹脂封止型半導体装
置において、前記絶縁材は前記半導体チップと前記リー
ドとに接触するようにしたものである。
【００１０】
【発明の実施の形態】以下、本発明の実施例について図
面を参照しながら詳細に説明する。より具体的には、Ｚ
ＩＰ用リードフレームにおいて、第５図に示すように、
絶縁フィルム１１上に半導体チップ１２を実装して、絶
縁フィルム１１の下にインナーリード１３ａ及びアウタ
ーリード１３ｂを有するリード１３を配線し、そのよう
なリード１３を互いに分割した複数本のリード群を設け
る。
面を参照しながら詳細に説明する。より具体的には、Ｚ
ＩＰ用リードフレームにおいて、第５図に示すように、
絶縁フィルム１１上に半導体チップ１２を実装して、絶
縁フィルム１１の下にインナーリード１３ａ及びアウタ
ーリード１３ｂを有するリード１３を配線し、そのよう
なリード１３を互いに分割した複数本のリード群を設け
る。
【００１１】そこで、半導体チップ１２のボンディング
パットと互いに分割したリード１３のインナーリード１
３ａ間はワイヤ１５によりボンディングする。更に、別
個にアウターリード１４を配置し、前記リード１３のア
ウターリード１３ｂとその別個に配置されたアウターリ
ード１４間もワイヤ１６によりボンディングする。第１
図は本発明の実施例を示すＺＩＰ用リードフレームの結
線状態を示す一部平面図であり、第１図（ａ）はワイヤ
ボンディング前の状態を示し、第１図（ｂ）はワイヤボ
ンディング後の状態を示している。
パットと互いに分割したリード１３のインナーリード１
３ａ間はワイヤ１５によりボンディングする。更に、別
個にアウターリード１４を配置し、前記リード１３のア
ウターリード１３ｂとその別個に配置されたアウターリ
ード１４間もワイヤ１６によりボンディングする。第１
図は本発明の実施例を示すＺＩＰ用リードフレームの結
線状態を示す一部平面図であり、第１図（ａ）はワイヤ
ボンディング前の状態を示し、第１図（ｂ）はワイヤボ
ンディング後の状態を示している。
【００１２】これらの図に示すように、２１は半導体チ
ップ２５を搭載するための絶縁材としてのポリイミドフ
ィルム或いはプラスチックフィルムからなる絶縁フィル
ム、２２は４２合金からなるインナーリード２２ａとア
ウターリード２２ｂを有するリードであり、互いに分割
された複数本のリード２２群が絶縁フィルム２１を支持
するように、その絶縁フィルム２１の裏面に配置されて
いる。２３はパッケージ外形、２４はフレーム、２６及
び２７はワイヤ、２８はリード２２とは別個に配置され
たアウターリードである。
ップ２５を搭載するための絶縁材としてのポリイミドフ
ィルム或いはプラスチックフィルムからなる絶縁フィル
ム、２２は４２合金からなるインナーリード２２ａとア
ウターリード２２ｂを有するリードであり、互いに分割
された複数本のリード２２群が絶縁フィルム２１を支持
するように、その絶縁フィルム２１の裏面に配置されて
いる。２３はパッケージ外形、２４はフレーム、２６及
び２７はワイヤ、２８はリード２２とは別個に配置され
たアウターリードである。
【００１３】そこで、まず、第１図（ａ）に示すよう
に、分割された複数本のリード２２群上に絶縁フィルム
２１を載置する。次に、第１図（ｂ）に示すように、リ
ード２２のインナーリード２２ａと半導体チップ２５の
ボンディングパットとの間をワイヤ２６で接続する。ま
た、分割されるリード２２のアウターリード２２ｂと別
個に配置されたアウターリード２８間をワイヤ２７で接
続する。
に、分割された複数本のリード２２群上に絶縁フィルム
２１を載置する。次に、第１図（ｂ）に示すように、リ
ード２２のインナーリード２２ａと半導体チップ２５の
ボンディングパットとの間をワイヤ２６で接続する。ま
た、分割されるリード２２のアウターリード２２ｂと別
個に配置されたアウターリード２８間をワイヤ２７で接
続する。
【００１４】そして、樹脂封止した後、タイバーカット
時にフレーム２４からパッケージを切り離す。この図か
ら明らかなように、このリードフレームを用いることに
より、従来のように（第２図〜第４図参照）、ダイパッ
ト上部に引き回されたリードを配置する必要がなくなる
ため、パッケージサイズを小さくすることができる。
時にフレーム２４からパッケージを切り離す。この図か
ら明らかなように、このリードフレームを用いることに
より、従来のように（第２図〜第４図参照）、ダイパッ
ト上部に引き回されたリードを配置する必要がなくなる
ため、パッケージサイズを小さくすることができる。
【００１５】このように、半導体チップの底面から所望
する部分にリードを配置することによって、より大きな
半導体チップを収納することができるパッケージを容易
に得ることができる。第６図は本発明の他の実施例を示
すＺＩＰ用リードフレームの結線状態を示す図である。
する部分にリードを配置することによって、より大きな
半導体チップを収納することができるパッケージを容易
に得ることができる。第６図は本発明の他の実施例を示
すＺＩＰ用リードフレームの結線状態を示す図である。
【００１６】図中、３１は絶縁フィルム、３２はその絶
縁フィルム３１上に実装される半導体チップ、３３は分
割されるインナーリード３３ａとアウターリード３３ｂ
とを有するリード、３６はその半導体チップ３２のボン
ディングパットとリード３３のインナーリード３３ａと
を接続するワイヤ、３７は分割されるリード３３のアウ
ターリード３３ａと別個に配置されるアウターリード３
４間とを接続するワイヤである。なお、３８は半導体チ
ップ３２のボンディングパットと接続するためのリード
である。
縁フィルム３１上に実装される半導体チップ、３３は分
割されるインナーリード３３ａとアウターリード３３ｂ
とを有するリード、３６はその半導体チップ３２のボン
ディングパットとリード３３のインナーリード３３ａと
を接続するワイヤ、３７は分割されるリード３３のアウ
ターリード３３ａと別個に配置されるアウターリード３
４間とを接続するワイヤである。なお、３８は半導体チ
ップ３２のボンディングパットと接続するためのリード
である。
【００１７】この実施例においては、半導体チップ３２
のボンディングパットとリード３３のインナーリード３
３ａとをワイヤ３６により、リード３３のアウターリー
ド３３ｂと別個に配置されたアウターリード３４とをワ
イヤ３７により迅速・的確に接続するために、絶縁フィ
ルム３１は階段状に形成されている。すなわち、ワイヤ
３７がリード３３のアウターリード３３ｂと別個に配置
されたアウターリード３４間を跨ぐ部分には絶縁フィル
ム３１が設けられることになるので、リード３３のアウ
ターリード３３ｂと別個に配置されたアウターリード３
４の交差部において十分なる絶縁をとることができ、ワ
イヤ３７によるワイヤボンディングが容易である。
のボンディングパットとリード３３のインナーリード３
３ａとをワイヤ３６により、リード３３のアウターリー
ド３３ｂと別個に配置されたアウターリード３４とをワ
イヤ３７により迅速・的確に接続するために、絶縁フィ
ルム３１は階段状に形成されている。すなわち、ワイヤ
３７がリード３３のアウターリード３３ｂと別個に配置
されたアウターリード３４間を跨ぐ部分には絶縁フィル
ム３１が設けられることになるので、リード３３のアウ
ターリード３３ｂと別個に配置されたアウターリード３
４の交差部において十分なる絶縁をとることができ、ワ
イヤ３７によるワイヤボンディングが容易である。
【００１８】このように、ワイヤ３７が、リード３３の
アウターリード３３ｂと別個に配置されたアウターリー
ド３４を跨ぐ部分に絶縁フィルム３１を介在させること
により、ワイヤ３７による接続部の絶縁を十分に確保す
ると共に、その接続作業を迅速、かつ的確に行うことが
できる。なお、本発明は上記実施例に限定されるもので
はなく、本発明の趣旨に基づいて種々の変形が可能であ
り、これらを本発明の範囲から排除するものではない。
アウターリード３３ｂと別個に配置されたアウターリー
ド３４を跨ぐ部分に絶縁フィルム３１を介在させること
により、ワイヤ３７による接続部の絶縁を十分に確保す
ると共に、その接続作業を迅速、かつ的確に行うことが
できる。なお、本発明は上記実施例に限定されるもので
はなく、本発明の趣旨に基づいて種々の変形が可能であ
り、これらを本発明の範囲から排除するものではない。
【００１９】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、絶縁材上に半導体チップを実装して、その絶縁
材の下にリードを配線し、インナーリードの一端が、パ
ッケージの一方の側と近接する半導体チップの辺とは反
対側の辺に沿って配置された電極にワイヤにより電気的
に接続されるようにしたので、インナーリードの配置面
積を小さくし、パッケージサイズを縮小することができ
る。
よれば、絶縁材上に半導体チップを実装して、その絶縁
材の下にリードを配線し、インナーリードの一端が、パ
ッケージの一方の側と近接する半導体チップの辺とは反
対側の辺に沿って配置された電極にワイヤにより電気的
に接続されるようにしたので、インナーリードの配置面
積を小さくし、パッケージサイズを縮小することができ
る。
【図１】本発明の実施例を示すＺＩＰ用リードフレーム
の結線状態を示す一部平面図である。
の結線状態を示す一部平面図である。
【図２】従来のリードフレームの構造例を示す図であ
る。
る。
【図３】従来の他のリードフレームの構造例を示す図で
ある。
ある。
【図４】従来のＺＩＰ用リードフレームの配置図であ
る。
る。
【図５】本発明の実施例を示すＺＩＰ用リードフレーム
の結線状態を示す図である。
の結線状態を示す図である。
【図６】本発明の他の実施例を示すＺＩＰ用リードフレ
ームの結線状態を示す図である。
ームの結線状態を示す図である。
１１，２１，３１ 絶縁フィルム（絶縁材） １２，２５，３２ 半導体チップ １３，２２，３３，３８ リード １３ａ，２２ａ，３３ａ インナーリード １３ｂ，１４，２２ｂ，２８，３３ｂ，３４ アウタ
ーリード １５，１６，２６，２７，３６，３７ ワイヤ ２３ パッケージ外形 ２４ フレーム
ーリード １５，１６，２６，２７，３６，３７ ワイヤ ２３ パッケージ外形 ２４ フレーム
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 23/12 Ｈ０１Ｌ 23/12 Ｗ
Claims (3)
- 【請求項１】 主面と、該主面に対向する裏面と、前記
主面上に形成された電極とを有する半導体チップと、前
記電極に電気的に接続されるリードとを備え、前記リー
ドは、前記半導体チップを封止するパッケージの一方の
側からのみ外部へ導出される半導体装置において、 前記リードが前記半導体チップを支持するように、前記
リードと前記半導体チップの裏面との間に絶縁材を介在
させ、かつ前記リードに前記絶縁材を介して前記半導体
チップを搭載させ、前記リードの一端が、前記パッケー
ジの一方の側と近接する前記半導体チップの辺とは反対
側の辺に沿って配置された前記電極に電気的に接続さ
れ、前記リードの一端と前記外部へ導出されたリード部
分との間のリード部分が前記絶縁材上で、前記パッケー
ジの一方の側に向かって延在することを特徴とする樹脂
封止型半導体装置。 - 【請求項２】 請求項１記載の樹脂封止型半導体装置に
おいて、前記リードは前記反対側の辺近傍箇所で、前記
半導体チップを支持する構成としたことを特徴とする樹
脂封止型半導体装置。 - 【請求項３】 請求項１又は２記載の樹脂封止型半導体
装置において、前記絶縁材は前記半導体チップと前記リ
ードとに接触することを特徴とする樹脂封止型半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22745898A JP3078526B2 (ja) | 1998-08-12 | 1998-08-12 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22745898A JP3078526B2 (ja) | 1998-08-12 | 1998-08-12 | 樹脂封止型半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1066363A Division JP2862557B2 (ja) | 1989-03-20 | 1989-03-20 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11121677A true JPH11121677A (ja) | 1999-04-30 |
| JP3078526B2 JP3078526B2 (ja) | 2000-08-21 |
Family
ID=16861197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22745898A Expired - Fee Related JP3078526B2 (ja) | 1998-08-12 | 1998-08-12 | 樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3078526B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007129182A (ja) * | 2005-05-11 | 2007-05-24 | Toshiba Corp | 半導体装置 |
| JP2009117819A (ja) * | 2007-10-16 | 2009-05-28 | Toshiba Corp | 半導体装置とそれに用いられるリードフレーム |
-
1998
- 1998-08-12 JP JP22745898A patent/JP3078526B2/ja not_active Expired - Fee Related
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007129182A (ja) * | 2005-05-11 | 2007-05-24 | Toshiba Corp | 半導体装置 |
| US11854946B2 (en) | 2005-05-11 | 2023-12-26 | Kioxia Corporation | Semiconductor device with sealed semiconductor chip |
| US11424176B2 (en) | 2005-05-11 | 2022-08-23 | Kioxia Corporation | Semiconductor device with sealed semiconductor chip |
| US10872844B2 (en) | 2005-05-11 | 2020-12-22 | Toshiba Memory Corporation | Semiconductor device with sealed semiconductor chip |
| US8970019B2 (en) | 2005-05-11 | 2015-03-03 | Kabushiki Kaisha Toshiba | Semiconductor device with sealed semiconductor chip |
| US10366942B2 (en) | 2005-05-11 | 2019-07-30 | Toshiba Memory Corporation | Semiconductor device with sealed semiconductor chip |
| US9589870B2 (en) | 2007-10-16 | 2017-03-07 | Kabushiki Kaisha Toshiba | Semiconductor device and lead frame used for the same |
| US10199300B2 (en) | 2007-10-16 | 2019-02-05 | Toshiba Memory Corporation | Semiconductor package including a device and lead frame used for the same |
| US9177900B2 (en) | 2007-10-16 | 2015-11-03 | Kabushiki Kaisha Toshiba | Semiconductor device and lead frame used for the same |
| US10777479B2 (en) | 2007-10-16 | 2020-09-15 | Toshiba Memory Corporation | Semiconductor memory device |
| US8618643B2 (en) | 2007-10-16 | 2013-12-31 | Kabushiki Kaisha Toshiba | Semiconductor device and lead frame used for the same |
| JP2011181967A (ja) * | 2007-10-16 | 2011-09-15 | Toshiba Corp | 半導体装置の製造方法とリードフレーム |
| US11688659B2 (en) | 2007-10-16 | 2023-06-27 | Kioxia Corporation | Method for manufacturing a semiconductor device having a semiconductor element mounted on a lead frame |
| JP2009117819A (ja) * | 2007-10-16 | 2009-05-28 | Toshiba Corp | 半導体装置とそれに用いられるリードフレーム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3078526B2 (ja) | 2000-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6445061B2 (en) | Leads under chip in conventional IC package | |
| US7199458B2 (en) | Stacked offset semiconductor package and method for fabricating | |
| KR0149798B1 (ko) | 반도체 장치 및 그 제조방법과 리드프레임 | |
| JP2000133767A (ja) | 積層化半導体パッケ―ジ及びその製造方法 | |
| JP2004063767A (ja) | 半導体装置 | |
| JPH06151641A (ja) | 半導体装置 | |
| JP3078526B2 (ja) | 樹脂封止型半導体装置 | |
| JP2862557B2 (ja) | 半導体装置 | |
| JP3565114B2 (ja) | 樹脂封止型半導体装置 | |
| JP2885786B1 (ja) | 半導体装置の製法および半導体装置 | |
| JP3034517B1 (ja) | 半導体装置およびその製造方法 | |
| KR100245258B1 (ko) | 단차진 내부리드들이 일부 형성된 리드 온 칩용 리드프레임 | |
| JPH0750388A (ja) | 樹脂封止型半導体装置及び製造方法 | |
| KR20040048741A (ko) | 양면 실장 리드 프레임 구조를 갖는 반도체 칩 스케일패키지 | |
| JPS62119933A (ja) | 集積回路装置 | |
| JPH1168015A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
| JPS6384054A (ja) | 樹脂封止型半導体装置 | |
| JP2001085599A (ja) | 半導体装置 | |
| JPS63311748A (ja) | 樹脂封止型マルチチップパッケ−ジ | |
| JPH04287959A (ja) | リードフレーム | |
| JPS59115551A (ja) | 半導体装置 | |
| JPH04163956A (ja) | 半導体装置用リードフレーム | |
| JPH05304241A (ja) | 半導体装置 | |
| JPH1126679A (ja) | 半導体装置用リードフレームおよび半導体装置 | |
| JPH09167823A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000606 |
|
| LAPS | Cancellation because of no payment of annual fees |