JP3105200B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP3105200B2
JP3105200B2 JP10285222A JP28522298A JP3105200B2 JP 3105200 B2 JP3105200 B2 JP 3105200B2 JP 10285222 A JP10285222 A JP 10285222A JP 28522298 A JP28522298 A JP 28522298A JP 3105200 B2 JP3105200 B2 JP 3105200B2
Authority
JP
Japan
Prior art keywords
semiconductor element
resin
shielding plate
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10285222A
Other languages
English (en)
Other versions
JP2000114292A (ja
Inventor
孝雄 風間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP10285222A priority Critical patent/JP3105200B2/ja
Priority to US09/225,301 priority patent/US6153923A/en
Publication of JP2000114292A publication Critical patent/JP2000114292A/ja
Application granted granted Critical
Publication of JP3105200B2 publication Critical patent/JP3105200B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、樹脂封止型半導体
装置およびその製造方法、特に、ＬＯＣ（Ｌｅａｄ Ｏ
ｎ Ｃｈｉｐ）型の半導体装置およびその製造方法に関
するものである。
【０００２】
【従来の技術】近年、半導体素子は１つの素子内に多く
の機能を含めるために、そのサイズが大型化する傾向に
ある。逆に、半導体パッケージの動向としては電気製品
高密度実装化背景により小型化を求められている。
【０００３】その結果、半導体パッケージに大型のデバ
イスを収容しなければならなくなり、ＬＯＣ（Ｌｅａｄ
Ｏｎ Ｃｈｉｐ）パッケージが提案されている。
【０００４】ＬＯＣパッケージはデバイスの表面に、熱
可塑性絶縁性両面接着テープを介してリードを固定し、
このリードとデバイス表面に設けられている電極とを接
続し、これらデバイス、リードを樹脂にて封止する技術
である。
【０００５】このような技術は、例えば、特開平８−２
７４２３４号公報に開示されているものがある。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
ＬＯＣパッケージでは半導体素子の表面にリードが存在
しているため、樹脂封止時に半導体素子の表面と裏面と
で樹脂の注入速度が異なる場合がある。このため、樹脂
の注入速度の不均一性に起因するチップ上面のボイドの
発生が問題となっている。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に、本願発明の半導体装置は、表面に複数の電極を有す
る半導体素子と、半導体素子の表面に絶縁層を介して固
着されたインナーリードと、半導体素子の第１の側辺近
傍に配置される遮蔽板と、半導体素子、インナーリー
ド、遮蔽板を封止する封止樹脂とを含み、封止樹脂は、
半導体素子の第１の側辺と対向する半導体素子の第２の
側辺方向から注入される。
【０００８】
【発明の実施の形態】以下、図面を用いて本願発明の実
施形態について説明する。
【０００９】図１は、本願発明の第１の実施形態に係る
半導体装置の上面図、図２は図１のＡ−Ａ’における断
面図、図３は図１のＢ−Ｂ’における断面図、図４は樹
脂の注入状態を示す図である。
【００１０】半導体素子１上には複数の電極２が形成さ
れている。この半導体素子１の表面にインナーリード３
が絶縁テープ４により固定されている。絶縁テープとし
ては、表裏面に接着剤の塗布されたポリイミドテープな
どが用いられる。インナーリード３の先端と電極２とは
導電性のワイヤ５により接続されている。導電性のワイ
ヤとしては例えば金線が用いられる。
【００１１】遮蔽板６は、最も外側のインナーリード
３’に接続されている。また、この遮蔽板５には、半導
体素子１の下面側に折り曲げられた傾斜部６’が設けら
れている。これら半導体素子１、インナーリード３、
３’、遮蔽板６は樹脂７により封止されている。
【００１２】この樹脂注入について、図４を用いて説明
する。半導体装置はモールド上金型１０とモールド下金
型１１とにより挟まれて固定される。この上下金型に挟
まれた空間にゲート部１２から樹脂が注入される。ゲー
ト部１２は下金型１１に設けられている。この注入され
た樹脂１３は半導体素子１まで達し、その後半導体素子
１の上面と下面とに分かれて注入が進んでいく。
【００１３】この時、半導体素子１の上面はインナーリ
ード３が存在するため、抵抗が大きくなり、流速が遅く
なる。このため、樹脂７は下面の方が早く注入される。
ここで、遮蔽板６がゲート１２が設けられる側と反対側
に設けられているため、半導体素子１の下面を流れてき
た樹脂１３がこの遮蔽板５に到達すると、流路が狭くな
り、それ以降は半導体素子１の上面の注入速度が速くな
る。
【００１４】このように、遮蔽板６を設けたため、樹脂
封止時の注入速度を半導体素子の上下で最終的に均一に
することが可能となり、半導体素子上面側のボイド発生
を低減できる。
【００１５】また、この遮蔽板６には傾斜部６’が設け
られており、樹脂はこの傾斜部６’を境に注入速度が遅
くなり、半導体素子の上面側を流れる樹脂と下面側を流
れる樹脂との最終的な速度をより細かく調整することが
できる。
【００１６】次に、本願発明の第２の実施形態について
図５、図６を用いて説明する。
【００１７】図５は第２の実施形態の半導体装置を上面
から見た図、図６は図５におけるＡ−Ａ’の断面図であ
る。
【００１８】半導体素子１上には複数の電極２が形成さ
れている。この半導体素子１の表面にインナーリード３
が絶縁テープ４により固定されている。絶縁テープとし
ては、表裏面に接着剤の塗布されたポリイミドテープな
どが用いられる。インナーリード３の先端と電極２とは
導電性のワイヤ５により接続されている。導電性のワイ
ヤとしては例えば金線が用いられる。
【００１９】遮蔽板１３は、タイバー１４およびサイド
レール部１５に、接続部１６により接続されている。こ
の遮蔽板には下方向に折り曲げられた傾斜部１３’が設
けられている。この傾斜部１３’は遮蔽板１３の形状を
形成した後、プレス金型の曲げ加工により形成すること
ができる。
【００２０】このように構成された半導体装置を金型に
入れ、樹脂を注入する場合の樹脂の流れの様子が図６に
示されている。
【００２１】図６において、半導体装置はモールド上金
型１０とモールド下金型１１とにより挟まれて固定され
る。この上下金型に挟まれた空間にゲート部１２から樹
脂７が注入される。ゲート部１２は下金型１１に設けら
れている。この注入された樹脂７は半導体素子１まで達
し、その後半導体素子１の上面と下面とに分かれて注入
が進んでいく。
【００２２】この時、半導体素子１の上面はインナーリ
ード３が存在するため、抵抗が大きくなり、流速が遅く
なる。このため、樹脂７は下面の方が早く注入される。
ここで、遮蔽板１３がゲート１２が設けられる側と反対
側に設けられているため、半導体素子１の下面を流れて
きた樹脂７がこの遮蔽板１３に到達すると、流路が狭く
なり、それ以降は半導体素子１の上面の注入速度が速く
なる。
【００２３】このように、遮蔽板１３を設けたため、樹
脂封止時の注入速度を半導体素子の上下で最終的に均一
にすることが可能となり、半導体素子上面側のボイド発
生を低減できる。
【００２４】また、この遮蔽板１３に傾斜部１３’を設
けた場合、樹脂はこの傾斜部５’を境に注入速度が遅く
なり、半導体素子の上面側を流れる樹脂と下面側を流れ
る樹脂との最終的な速度をより細かく調整することがで
きる。
【００２５】さらに、遮蔽板１３は、タイバー１４およ
びサイドレール１５に接続されているため、樹脂注入時
の注入圧力による遮蔽板の位置ずれを抑制することがで
きる。
【００２６】次に図７および図８を参照して本願発明の
半導体装置の第３の実施形態について説明する。図３、
図４において、第１実施形態および第２実施形態と同一
構成については同一符号を付し、その説明を省略する。
【００２７】図７は半導体装置の上面図、図８は図７の
Ａ−Ａ’における断面図である。
【００２８】この第３の実施形態の半導体装置は、第２
の実施形態において説明した半導体装置に加えて、図７
および図８に示すようにゲート部１２近傍にも第２の遮
蔽板１７が設けられている。この第２の遮蔽板１７はタ
イバー１４およびサイドレール１５に接続されている。
また、この第２の遮蔽板にはスリット１８が設けられて
いる。
【００２９】このような半導体装置を樹脂封止する場合
の樹脂の流れを図８を用いて説明する。
【００３０】図８において、半導体装置はモールド上金
型１０とモールド下金型１１とにより挟まれて固定され
る。この上下金型に挟まれた空間にゲート部１２から樹
脂７が注入される。ゲート部１２は下金型１１に設けら
れている。この注入された樹脂７は半導体素子１まで達
し、その後半導体素子１の上面と下面とに分かれて注入
が進んでいくが、半導体素子１の上面には、ゲート１２
側に設けられた第２の遮蔽板１７のスリット１８を通り
注入されていく。
【００３１】この時、半導体素子１の上面はインナーリ
ード３が存在するため、抵抗が大きくなり、流速が遅く
なる。このため、樹脂７は下面の方が早く注入される。
ここで、遮蔽板１３がゲート１２が設けられる側と反対
側に設けられているため、半導体素子１の下面を流れて
きた樹脂７がこの遮蔽板１３に到達すると、流路が狭く
なり、それ以降は半導体素子１の上面の注入速度が速く
なる。
【００３２】このように、遮蔽板１３を設けたため、樹
脂封止時の注入速度を半導体素子の上下で最終的に均一
にすることが可能となり、半導体素子上面側のボイド発
生を低減できる。
【００３３】また、この遮蔽板１３に傾斜部１３’を設
けた場合、樹脂はこの傾斜部５’を境に注入速度が遅く
なり、半導体素子の上面側を流れる樹脂と下面側を流れ
る樹脂との最終的な速度をより細かく調整することがで
きる。
【００３４】さらに、遮蔽板１３は、タイバー１４およ
びサイドレール１５に接続されているため、樹脂注入時
の注入圧力による遮蔽板の位置ずれを抑制することがで
きる。
【００３５】また、このような半導体素子の表面にリー
ドを設けた構造の半導体装置は、リードから見て下側の
樹脂の方が厚くなっている。このため、この上下モール
ド厚不均一などが原因となり、半導体素子が反ってしま
う場合がある。
【００３６】この第３の実施形態の半導体装置によれ
ば、第２の遮蔽板１７を設けているため、この第２の遮
蔽板１７が骨組みの役目を果たし、半導体装置において
上下モールド厚不均一などが原因で起るモールド後のモ
ールド樹脂収縮によるパッケージ反り防止が期待でき
る。
【００３７】
【発明の効果】本発明に係る半導体装置によれば、遮蔽
板を設けて半導体素子の上側と下側との樹脂の注入速度
を制御しているため、樹脂の注入速度を最終的に均一に
することができるため、半導体素子の上面側のボイド発
生を抑制することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す上面図である。
【図２】本発明の第１の実施形態におけるＡ−Ａ’断面
図である。
【図３】本発明の第１の実施形態におけるＢ−Ｂ’断面
図である。
【図４】本発明の第１の実施形態における樹脂の流れを
説明する図である。
【図５】本発明の第２の実施形態を示す上面図である。
【図６】本発明の第２の実施形態おけるＡ−Ａ’断面図
である。
【図７】本発明の第３の実施形態を示す上面図である。
【図８】本発明の第３の実施形態おけるＡ−Ａ’断面図
である。
【符号の説明】
１ 半導体素子 ２ 電極 ３ インナーリード ４ 絶縁テープ ５ ワイヤ ６ 遮蔽板 ６’ 傾斜部 ７ 樹脂
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/56,23/28,23/50

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 複数の電極が形成された表面と、この表
    面と反対側の裏面とを有する半導体素子と、 前記半導体素子の前記表面に絶縁層を介して固着された
    インナーリードと、 前記半導体素子の第１の側辺近傍に配置され、前記半導
    体素子の前記裏面方向に曲げられた傾斜部を有する遮蔽
    板と、 前記半導体素子、前記インナーリード、前記遮蔽板を封
    止する封止樹脂とを含み、 前記封止樹脂は、前記半導体素子の前記第１の側辺と対
    向する前記半導体素子の第２の側辺方向から注入される
    ことを特徴とする半導体装置。
  2. 【請求項２】 前記遮蔽板は、隣接する前記インナーリ
    ードから連続して設けられていることを特徴とする請求
    項１記載の半導体装置。
  3. 【請求項３】 前記遮蔽板は、前記半導体素子の前記電
    極とは電気的に接続されないことを特徴とする請求項１
    記載の半導体装置。
  4. 【請求項４】 複数の電極が形成された表面と、この表
    面と反対側の裏面とを有する半導体素子を準備する工程
    と、 複数のインナーリードと、前記インナーリードと略同一
    平面内に配置されるとともにその一部が前記半導体素子
    の前記裏面側に曲げられている遮蔽板とを有するリード
    フレームの前記複数のインナーリードを前記半導体素子
    表面に絶縁層を介して固着する工程と、 前記半導体素子、前記インナーリード、前記遮蔽板を金
    型内に配置し、前記遮蔽板が配置される側と反対の側か
    ら樹脂を注入する工程と、 を含むことを特徴とする半導体装置の製造方法。
JP10285222A 1998-10-07 1998-10-07 半導体装置およびその製造方法 Expired - Fee Related JP3105200B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP10285222A JP3105200B2 (ja) 1998-10-07 1998-10-07 半導体装置およびその製造方法
US09/225,301 US6153923A (en) 1998-10-07 1999-01-05 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10285222A JP3105200B2 (ja) 1998-10-07 1998-10-07 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2000114292A JP2000114292A (ja) 2000-04-21
JP3105200B2 true JP3105200B2 (ja) 2000-10-30

Family

ID=17688694

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10285222A Expired - Fee Related JP3105200B2 (ja) 1998-10-07 1998-10-07 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US6153923A (ja)
JP (1) JP3105200B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7069080B2 (ja) 2019-04-23 2022-05-17 三菱電機株式会社 管制装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555412B1 (en) * 1999-12-10 2003-04-29 Micron Technology, Inc. Packaged semiconductor chip and method of making same
JP2002289758A (ja) * 2001-03-23 2002-10-04 Hitachi Chem Co Ltd 半導体装置
KR20030018642A (ko) 2001-08-30 2003-03-06 주식회사 하이닉스반도체 스택 칩 모듈

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW199235B (en) * 1991-05-27 1993-02-01 Hitachi Seisakusyo Kk Method to enclose semiconductor devices in resin and semiconductor apparatuses
JPH05291461A (ja) * 1992-04-14 1993-11-05 Toshiba Corp 樹脂封止型半導体装置
JPH0846119A (ja) * 1994-08-02 1996-02-16 Sony Corp リードフレームおよびこれを用いた半導体装置
JPH0888308A (ja) * 1994-09-15 1996-04-02 Toshiba Corp リードフレーム及び半導体装置の製造方法
JPH08274234A (ja) * 1995-03-30 1996-10-18 Hitachi Ltd 半導体装置およびその製造方法並びに半導体実装モジュール
KR100195513B1 (ko) * 1996-10-04 1999-06-15 윤종용 반도체 칩 패키지
US5926695A (en) * 1997-06-10 1999-07-20 National Semiconductor Corporation Lead frame incorporating material flow diverters

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7069080B2 (ja) 2019-04-23 2022-05-17 三菱電機株式会社 管制装置

Also Published As

Publication number Publication date
US6153923A (en) 2000-11-28
JP2000114292A (ja) 2000-04-21

Similar Documents

Publication Publication Date Title
US6756689B2 (en) Power device having multi-chip package structure
US6861734B2 (en) Resin-molded semiconductor device
KR930004246B1 (ko) 수지밀봉형 반도체장치
KR100225333B1 (ko) 리이드프레임및반도체장치
JPH08222681A (ja) 樹脂封止型半導体装置
JPH1131776A (ja) 半導体チップパッケージ
US6893898B2 (en) Semiconductor device and a method of manufacturing the same
JP3105200B2 (ja) 半導体装置およびその製造方法
JP2000196006A (ja) 半導体装置およびその製造方法
JP3173250B2 (ja) 樹脂封止型半導体装置の製造方法
JP3226628B2 (ja) テープキャリア、それを用いた半導体装置及びその製造方法
JP3688440B2 (ja) 半導体装置
JP3702655B2 (ja) 樹脂封止型半導体装置の製造方法
US6909179B2 (en) Lead frame and semiconductor device using the lead frame and method of manufacturing the same
JP3036339B2 (ja) 半導体装置
WO1986002200A1 (en) Lead frame having improved arrangement of supporting leads and semiconductor device employing the same
JP3379221B2 (ja) 樹脂モールド型電子部品
JPH08162596A (ja) リードフレーム及び半導体装置
JP3226015B2 (ja) リードフレーム
JP2795069B2 (ja) 半導体装置
JP2927246B2 (ja) 樹脂封止型回路部品
JP2582534B2 (ja) 半導体装置の製造方法
JPS63273324A (ja) 樹脂封止型回路装置の製造方法
JPH09283549A (ja) 半導体装置およびその製造方法
US20060192275A1 (en) Encapsulation method for semiconductor device having center pad

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000808

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070901

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080901

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080901

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090901

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090901

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100901

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100901

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100901

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110901

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120901

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120901

Year of fee payment: 12

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120901

Year of fee payment: 12

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees