KR101833651B1 - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR101833651B1
KR101833651B1 KR1020167006359A KR20167006359A KR101833651B1 KR 101833651 B1 KR101833651 B1 KR 101833651B1 KR 1020167006359 A KR1020167006359 A KR 1020167006359A KR 20167006359 A KR20167006359 A KR 20167006359A KR 101833651 B1 KR101833651 B1 KR 101833651B1
Authority
KR
South Korea
Prior art keywords
heat spreader
insulating sheet
semiconductor device
chamfering
sheet portion
Prior art date
Application number
KR1020167006359A
Other languages
English (en)
Other versions
KR20160043011A (ko
Inventor
겐 사카모토
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20160043011A publication Critical patent/KR20160043011A/ko
Application granted granted Critical
Publication of KR101833651B1 publication Critical patent/KR101833651B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4878—Mechanical treatment, e.g. deforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 발명은, 비교적 저비용으로 형성하는 것이 가능하고, 높은 절연성을 갖는 수지 봉지 구조의 반도체 장치 및 그 제조 방법을 얻는 것을 목적으로 한다. 그리고, 본 발명에 있어서, 히트 스프레더(3)는 이면의 외주 단부에 챔퍼링부로 되는 새깅면(9) 혹은 C 면(29)을 가지고 있다. 히트 스프레더(3)의 표면 상에 복수의 칩 형태의 파워 소자(4)가 땜납(28)을 거쳐 탑재되어 있고, 히트 스프레더(3)의 이면 측에 절연 시트부(2)가 설치되어 있다. 절연 시트부(2)는 절연층(2a) 및 금속박(2b)의 적층 구조로 형성되어 있고, 상부층에 설치되는 절연층(2a)이 히트 스프레더(3)의 이면에 밀착되어 있다. 새깅면(9)과 절연 시트부(2)의 사이의 스페이스 영역(S2)에 몰드 수지(1)가 충전되어 있다.

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD FOR SAME}
본 발명은, 수지 봉지되는 반도체 장치 및 그 제조 방법에 관한 것이며, 특히, 봉지 수지보다 열 전도율이 큰 절연층을 가지는 반도체 장치 및 그 제조 방법에 관한 것이다.
전력용 등의 반도체 장치에서는, 높은 절연성을 확보하면서, 파워 칩에서 발생한 열을 효율적으로 외부로 방열하는 것이 매우 중요하다. 방열 성능을 높이려면, 파워 칩 아래에 마련하는 절연층을 얇게 하는 것이 바람직하지만, 절연층을 얇게 하면 절연 특성이 열화될 것이 염려된다.
또, 전력용 등의 반도체 장치에서는, 전체를 1종의 수지로 풀 몰딩(full molding)하는 등의 수지 봉지 구조의 반도체 장치가 채용되는 경우가 많다. 또, 수지 봉지 구조의 반도체 장치로서, 예를 들면 특허문헌 1에 개시된 반도체 모듈이 있다.
일본 공개 특허 공보 제 2011-009410 호
그렇지만, 전체를 1종의 수지로 풀 몰딩하는 수지 봉지 구조의 반도체 장치에서는, 봉지용의 수지가 금속 블록 등의 히트 스프레더(heat spreader)에 접합되는 히트 스프레더 아래 절연층(an insulating layer under a heat spreader)을 겸용하게 된다. 이 때문에, 히트 스프레더 아래 절연층의 막 두께를 얇게 하면, 히트 스프레더 아래 절연층의 형성 영역으로의 수지의 진입이 악화되어, 몰드성이 극단적으로 열화되는 결과, 히트 스프레더 아래 절연층을 얇게 하는 것이 매우 곤란해지는 문제점이 있었다.
따라서, 절연층의 막 두께는 어느 정도 두껍게 해야 하고, 그 때문에 방열성이 저하한다. 절연층의 막 두께를 어느 정도 두껍게 하여, 방열성을 높이기 위해서는, 절연층으로 열 전도성이 양호한 수지를 이용하는 것이 생각된다. 그렇지만, 열 전도성이 양호한 수지는 고가이고, 절연층의 구성 재료로서 고가의 고성능 수지를 이용하면 고비용을 초래한다고 하는 문제점이 있었다.
또, 특허문헌 1에 개시되어 있는 반도체 모듈과 같이, 봉지 수지와는 별도로, 히트 스프레더 아래 절연 시트부를 절연층과 열전성(thermoelectric performance)이 높은 금속층(금속박)의 적층 구조로 구성하는 구조가 고려되고 있지만, 높은 절연 특성을 갖는 것에 이르지 못했다고 하는 문제점이 있었다.
본 발명에서는, 상기와 같은 문제점을 해결하고, 비교적 저가로 형성할 수 있고, 높은 절연성을 갖는 수지 봉지 구조의 반도체 장치 및 그 제조 방법을 얻는 것을 목적으로 한다.
본원 발명에 따른 제 1 형태의 반도체 장치는, 반도체 소자가 몰드 수지에 의해 봉지되는 구조의 반도체 장치로서, 상기 반도체 소자를 표면 상에 탑재하는 히트 스프레더와, 상기 히트 스프레더의 이면 상에 형성되는 절연 시트부를 구비하되, 상기 절연 시트부는, 상기 몰드 수지보다 열 전도율이 큰 절연층과 금속층의 적층 구조를 가지며, 상기 절연층이 상기 히트 스프레더의 이면 상에 밀착되고, 상기 히트 스프레더는 이면의 외주 단부에 R 챔퍼링(chamfering) 가공 혹은 C 챔퍼링 가공에 의한 챔퍼링부를 갖고, 상기 절연 시트부는 상기 히트 스프레더의 이면을 따라 동일 평면을 갖도록 구성되고, 상기 챔퍼링부와의 사이에 스페이스 영역이 설치되고, 상기 몰드 수지는, 상기 금속층의 이면을 제외하고, 상기 반도체 소자, 상기 히트 스프레더, 및 상기 절연 시트부를 봉지한다.
본 발명에 따른 제 2 형태의 반도체 장치는, 반도체 소자가 몰드 수지에 의해 봉지되는 구조의 반도체 장치로서, 상기 반도체 소자를 표면 상에 탑재하는 히트 스프레더와, 상기 히트 스프레더의 이면 상에 형성되는 절연 시트부를 구비하되, 상기 절연 시트부는, 상기 몰드 수지보다 열 전도율이 큰 절연층과 금속층의 적층 구조를 가지며, 상기 절연층이 상기 히트 스프레더의 이면 상에 밀착되고, 상기 히트 스프레더는 이면의 외주 단부에 R 챔퍼링 가공 혹은 C 챔퍼링 가공에 의한 챔퍼링부를 갖고, 상기 절연 시트부는 상기 히트 스프레더의 이면을 따라 동일 평면을 구성하는 본체부와, 표면 영역이 상기 본체부로부터 굴곡해서 형성되고, 상기 챔퍼링부에 밀착하는 굴곡부를 갖고, 상기 몰드 수지는, 상기 본체부에 있어서의 상기 금속층의 이면을 제외하고, 상기 반도체 소자, 상기 히트 스프레더, 및 상기 절연 시트부를 봉지한다.
본원 발명의 제 1 형태에 따른 반도체 장치에 있어서, 히트 스프레더는 이면의 외주 단부에 설치되는 챔퍼링부에 의해, 전계 집중 개소를 복수로 분산시킴으로써 전계 밀도를 작게 하여 절연성의 개선을 도모하는 것이 가능하다. 그 결과, 반도체 소자의 동작시에 있어서의 온도 상승 등으로 인해 절연층에 의한 절연성의 저하가 염려되는 경우에도 높은 절연성을 갖는 반도체 장치를 얻을 수 있다.
또한, 절연 시트부는 동일 평면을 형성하고 있기 때문에, R 챔퍼링 가공에 의한 R, 혹은 C 챔퍼링 가공에 의한 C를, 몰드 수지에 의한 상기 스페이스 영역으로의 충전에 지장이 생기지 않는 치수로 설정하여 챔퍼링부를 형성함으로써, 챔퍼링부와 절연 시트부(절연층)의 사이에 생기는 스페이스 영역에 몰드 수지를 충전하는 것이 가능한 결과, 양호한 방열 특성 및 절연 특성을 갖는 반도체 장치를 비교적 저가로 얻을 수 있다.
본원 발명의 제 2 형태에 따른 반도체 장치에 있어서, 절연 시트부의 굴곡부를 히트 스프레더의 챔퍼링부에 밀착시켜 절연 시트부와 챔퍼링부의 사이에 스페이스 영역을 갖지 않는 구조로 함으로써, 상기 스페이스 영역에 방전 요인이 되는 보이드(void)가 형성될 여지를 배제하고 있다. 이때문에, 히트 스프레더와 몰드 수지 간의 열저항을 저감함과 아울러, 절연 특성을 개선할 수 있다.
본 발명의 목적, 특징, 형태, 및 이점은, 이하의 상세한 설명과 첨부 도면에 의해, 보다 명백해진다.
도 1은 본 발명의 실시의 형태 1인 반도체 장치의 구조를 나타내는 설명도이다.
도 2는 도 1에서 나타낸 히트 스프레더의 챔퍼링부의 주변 구조를 모식적으로 나타내는 설명도이다.
도 3은 실시의 형태 1에 있어서 히트 스프레더에 새깅면(sagging surface)을 형성하기 위한 파단 가공 처리를 모식적으로 나타내는 단면도이다.
도 4는 실시의 형태 2인 반도체 장치에 있어서의 히트 스프레더의 챔퍼링부의 주변 구조를 모식적으로 나타내는 설명도이다.
도 5는 실시의 형태 2의 반도체 장치의 효과를 나타내는 설명도이다.
도 6은 절연 시트부에 있어서의 굴곡부의 본체부에 대한 굴곡 각도를 나타내는 설명도이다.
도 7은 제 2 형태에 있어서의 굴곡부 형성 처리의 내용을 나타내는 단면도이다.
도 8은 제 3 형태에 있어서의 굴곡부 형성 처리의 내용을 나타내는 단면도이다.
도 9는 제 4 형태에 있어서의 굴곡부 형성 처리의 내용을 나타내는 단면도이다.
도 10은 제 5 형태에 있어서의 굴곡부 형성 처리의 내용을 나타내는 단면도이다.
도 11은 제 6 형태로 마련되는 절연 시트부와 히트 스프레더의 관계를 나타내는 설명도이다.
도 12는 실시의 형태 1의 반도체 장치의 응용예를 나타내는 단면도이다.
도 13은 실시의 형태 2의 반도체 장치의 응용예를 나타내는 단면도이다.
도 14는 전제 기술의 반도체 장치의 단면 구조를 나타내는 설명도이다.
(전제 기술)
상술한 바와 같이, 종래의 수지 봉지 구조의 반도체 장치에서는, 열 전도성이 양호한 고성능 수지 등의 절연 재료를 절연층으로서 이용하면 비용이 비싸지는 문제점이 있었다. 그래서, 특허 문헌 1에 명시된 반도체 모듈과 같이, 절연 시트부를 절연층과 열전성이 높은 금속층(금속박)의 적층 구조로 구성하고, 상기 절연층으로서, 비교적 얇은 막 두께로 열 전도성이 좋은 절연 재료를 이용함으로써, 고비용을 초래하지 않고, 절연성 확보와 고방열 특성을 용이하게 양립시키는 적층 구조 절연 방법이 고려되고 있다.
상기 적층 구조 절연 방법은, 필요한 부위, 즉, 반도체 소자를 표면에 탑재한 히트 스프레더 바로 아래에만, 열 전도성이 양호한 고성능의 절연 재료를 이용한 절연층을 형성하기 때문에, 비용적으로도 유리하다.
도 14는 상기 적층 구조 절연 방법에 의해 얻게 된 일반적인 반도체 장치(61)(반도체 모듈)의 단면 구조를 나타내는 설명도이다. 도 14의 (a)는 전체의 단면도, 도 14의 (b)는, 도 14의 (a)에 있어서의 주목 영역 A3의 확대도이다. 또한, 도 14의 (a)에는 XYZ 직교 좌표계를 나타내고 있다.
도 14의 (a)에 나타내는 바와 같이, 복수(2개)의 칩(chip) 형태의 반도체 소자인 파워 소자(4)가 땜납(28)을 통해서 히트 스프레더(33)의 표면 상에 탑재되어 있고, 복수의 파워 소자(4, 4) 간, 및 파워 소자(4)와 신호 단자(6) 간은 알루미늄 와이어(5)로 접속된다. 또, 히트 스프레더(33)의 표면 상에 주 단자(7)가 직접 설치된다.
히트 스프레더(33)의 이면 측에 절연 시트부(62)가 설치되어 있다. 절연 시트부(62)는 절연층(62a) 및 금속박(62b)의 적층 구조로 형성되어 있고, 절연층(62a)의 표면이 히트 스프레더(33)의 이면에 밀착되어 있다.
그리고, 금속박(62b)의 이면을 제외한 절연 시트부(62), 히트 스프레더(33), 파워 소자(4), 및 알루미늄 와이어(5)의 전체, 신호 단자(6) 및 주 단자(7)의 일부가 몰드 수지(1)에 의해 봉지됨으로써, 반도체 장치(61)가 구성된다. 또한, 절연 시트부(62)의 이면, 즉, 금속박(62b)의 이면은 노출되어 있다.
도 14의 (a)에서 나타내는 반도체 장치(61)는, 고온, 고습도의 환경하에서는, 패키지 일체 봉지하고 있는 몰드 수지(1)와 절연 시트부(62)의 접착 계면부터 수분이 침입하여, 히트 스프레더(33)와 이면이 노출된 금속박(62b)의 사이에서 도전성이 높은 패스(path)가 형성됨으로써 절연 파괴가 발생하는 문제가 있다. 절연 파괴가 발생하기 쉬운 개소는 히트 스프레더(33)의 이면 외주의 단부 바로 아래이다. 그 이유는, 히트 스프레더(33)의 이면 외주의 단부는, 반도체 장치(61)의 바닥면 수분의 침입구에 가까워서, 예리한 전극 구조를 형성하고 있기 때문에, 전기력선이 집중되고 전계 밀도가 커지기 때문이다.
그래서, 상기 절연 파괴의 문제점을 해소하기 위해서, 도 14의 (b)에 나타내는 바와 같이, 절연 시트부(62)의 에지부를 구부려서, 금속박(62b)의 에지 부분 바로 아래에도 몰드 수지(1)를 충전하고, 금속박(62b)과 강하게 접착시킴으로써, 외부 공기로부터 침입해 오는 수분의 수분 흡수 경로(moisture absorption path)의 거리 D62를 2배까지 늘리고, 고온, 고습의 환경하에서도, 히트 스프레더(33)의 외주 단부에 수분이 도달하는 것을 곤란하게 함으로써, 절연 파괴하기 어려워져, 반도체 장치(61)의 신뢰성을 개선하는 것이 생각된다. 또한, 수분 흡수 경로의 거리 D62가 종래의 2배 정도 길어지는 것은, 굴곡된 금속박(62b)의 이면 부분이 수분 흡수 경로에 포함되기 때문이다.
그렇지만, 상술한 바와 같이, 히트 스프레더(33)의 바닥면 외주의 단부가, 도 14의 XZ 평면에 있어서 90°에 가까운 예각이기 때문에, 절연층(62a)을 사이에 두고 히트 스프레더(33)와 금속박(62b) 사이에의 전압 인가시, 전기력선의 밀도가 높아지고, 상기 바닥면 외주의 단부 및 그 근방 영역으로 구성되는 전계 집중 개소(90)에 전계 집중하기 쉬워지는 결과, 절연 특성이 열화된다고 하는 문제점이 있었다.
이하에서 설명하는 실시의 형태는, 상술한 전제 기술의 문제점의 해소를 도모하고, 비교적 저가로 높은 절연성을 갖는 반도체 장치 및 그 제조 방법이다.
＜실시의 형태 1＞
(구조)
도 1은 본 발명의 실시의 형태 1인 반도체 장치(51)의 구조를 나타내는 설명도이다. 도 1의 (a)는 단면 구조를 나타내는 단면도이며, 도 1의 (b)는 평면 구조를 나타내는 평면도이다. 또한, 도 1의 (a) 및 (b)에는 각각 XYZ 직교 좌표계를 나타내고 있다.
도 1에 나타내는 바와 같이, 복수(2개)의 칩 형태의 파워 소자(4)가 땜납(28)을 거쳐 히트 스프레더(3)의 표면 상에 탑재되어 있다. 그리고, 복수의 파워 소자(4, 4) 간, 및 파워 소자(4)와 신호 단자(6) 간은 알루미늄 와이어(5)로 접속된다. 또, 히트 스프레더(3)의 표면 상에 주 단자(7)가 직접 설치된다. 또한, 히트 스프레더(3)의 재질은, 가공성이 용이하고, 열 전도율이 높은 알루미늄, 동등의 금속이 바람직하다.
히트 스프레더(3)의 이면 측에 절연 시트부(2)가 설치되어 있다. 절연 시트부(2)는 절연층(2a)과 금속박(2b)(금속층)의 적층 구조로 형성되어 있고, 상층에 설치되는 절연층(2a)의 표면이 히트 스프레더(3)의 이면에 밀착되어 있다. 절연층(2a)은 몰드 수지(1)보다 열 전도율이 크고, 높은 절연성을 가지고 있다.
그리고, 금속박(2b)의 이면을 제외한 절연 시트부(2)와, 히트 스프레더(3), 파워 소자(4), 및 알루미늄 와이어(5)의 전체와 신호 단자(6) 및 주 단자(7)의 일부가 몰드 수지(1)에 의해 봉지됨으로써, 실시의 형태 1의 반도체 장치(51)가 구성된다. 또한, 신호 단자(6) 및 주 단자(7)의 상기 일부 이외의 부분 및 절연 시트부(2)의 이면은 몰드 수지(1)에 의해 봉지되어 있지 않다. 따라서, 금속박(2b)의 이면은 외부에 노출되어 있다.
실시의 형태 1의 반도체 장치(51)에 있어서, 히트 스프레더(3)는 이면의 외주 단부에 R 챔퍼링 가공 혹은 C 챔퍼링 가공에 의한 챔퍼링부를 가지고 있다.
도 2는 히트 스프레더(3)의 챔퍼링부의 주변 구조를 모식적으로 나타내는 설명도이다. 도 2의 (a)에 나타내는 바와 같이, 반경 R(Radius)로 R 챔퍼링 가공되어 있는 새깅면(9)(R 면)이 챔퍼링부로서 형성되어 있다. 한편, 도 2의 (c)에 나타내는 바와 같이, 챔퍼링 길이 C(Chamfering)로 C 챔퍼링 가공되어 있는 C 면(29)이 챔퍼링부로서 형성되어 있다. 도 2의 (a) 및 (c)에 나타내는 바와 같이, 챔퍼링부로서 새깅면(9) 및 C 면(29) 중 한쪽의 면이 채용된다.
이하, 본 명세서에서 말하는 챔퍼링부에 대해 설명한다. 챔퍼링부는 히트 스프레더(3)의 단면 형성면인 수직 평면(도 1, 도 2에서 나타내는 XZ 평면)의 단부가 절단되어 얻게 되는 면이며, 상술한 바와 같이 새깅면(9) 및 C 면(29)이 생각된다.
새깅면(9)은, 곡율을 원호로 나타내고 있고, 숫자는 그 중심 부분이 어디에 있는지를 나타내고 있다. 예를 들면, 도 2의 (a)에 나타내는 R이 10㎛인 경우, 커브가 시작하는 부분으로부터 10㎛ 안쪽으로 들어간 부분을 중심으로 원호를 그린 커브면이 새깅면(9)으로 된다.
한편, C 면(29)은, 코너의 선단부로부터 안쪽으로 코너를 커팅함으로써 얻을 수 있는 면이다. 예를 들면, 도 2의 (c)에서 나타내는 C가 10㎛인 경우, 변의 길이가 10㎛인 직각 이등변 삼각형을 코너부터 커팅함으로써 C 면(29)을 얻을 수 있다.
한편, 절연 시트부(2)(절연층(2a) 및 금속박(2b))는 굴곡되지 않고 동일 평면을 가지도록 형성되어 있기 때문에, 새깅면(9)을 제외한 히트 스프레더(3)의 이면과 절연층(2a)의 표면이 밀착되고, 새깅면(9)(C 면(29))과 절연 시트부(2)(절연층(2a))의 사이에 몰드 수지(1)가 충전 가능한 스페이스 영역 S2가 설치된다.
도 2의 (b)에 나타내는 바와 같이, 히트 스프레더(3)의 바닥면 단부에 새깅면(9)(C 면(29))이 설치되기 때문에, 히트 스프레더(3)의 외주 단부의 날카로운 상태가 경감되게 되어, 전기력선의 외주 단부로의 집중이 분산되고, 전계 밀도는 저하된다. 또한, 전계 집중 발생 개소는, 새깅면(9)의 양단부 및 그 근방의 전계 집중 개소(91 및 92)에 분산되기 때문에, 전계 밀도는 더 저하된다. 이러한 현상으로 인해, 전체적으로 전계 집중이 완화되고, 서로 도전성을 가지는 금속박(2b)과 히트 스프레더(3)의 전극 사이에 형성되는 절연층(2a)의 내압이 향상되고, 반도체 장치(51)의 절연 특성을 개선할 수 있다.
이와 같이, 실시의 형태 1의 반도체 장치(51)에 있어서, 히트 스프레더(3)는 이면의 외주 단부에 설치되는 챔퍼링부(새깅면(9), C 면(29))에 의해, 전계 집중 개소를 복수(전계 집중 개소(91, 92))로 분산시키는 등에 의해 전계 밀도를 작게 하여 절연층(2a)에 의한 절연성의 개선을 도모할 수 있다.
그 결과, 파워 소자(4)등의 반도체 소자의 동작시에 있어서의 온도 상승 등으로 인해 절연층(2a)에 의한 절연성의 저하가 염려되는 경우에도 높은 절연성을 갖는 반도체 장치(51)를 얻을 수 있다. 이 효과는, SiC를 이용한 파워 소자(4) 등의 반도체 소자로 구성되는 SiC 칩을 히트 스프레더(3)에 탑재했을 때, 절연 시트부(2)의 온도 상승이 증대하여, 절연층(2a)에 의한 절연 특성의 저하가 염려되기 때문에, 특히 유효하게 된다.
또한, 절연 시트부(2)는 동일 평면을 형성하고 있기 때문에, 후술하는 바와 같이, R 챔퍼링 가공에 의한 R, C 챔퍼링 가공에 의한 C를 봉지 수지에 의한 스페이스 영역 S2로의 충전에 지장이 생기지 않는 치수로 설정함으로써, 스페이스 영역 S2에 몰드 수지(1)를 확실히 충전하는 것이 가능한 결과, 양호한 방열 특성 및 절연 특성을 갖는 반도체 장치(51)를 얻을 수 있다.
이하, R 챔퍼링 가공에 의한 R, C 챔퍼링 가공에 의한 C의 구체적인 치수 설정에 대해 설명한다. 새깅면(9)의 형성시에 R를 100~300㎛로 하는 것이 바람직하다. R를 100㎛ 이상으로 하는 이유는, 몰드 수지(1) 내의 필러(12)의 사이즈가 50㎛ 정도로 상정한 경우, 스페이스 영역 S2에 있어서 몰드 수지(1)를 지장 없이 충전하는 것이 가능하고, 트랜스퍼 몰드 처리시에 몰드 수지(1)에 몰드 압력을 충분히 가하는 것이 가능하기 때문이다.
한편, R이 100㎛보다 충분히 작은 경우, 필러(12)의 패킹성으로 인해, 스페이스 영역 S2에 있어서의 몰드 수지(1)의 충전이 저해되고, 적어도 일부가 미충전으로 되어, 트랜스퍼 몰드 처리시에 몰드 압력이 충분히 가해지지 않는다. 그 결과, 스페이스 영역 S2에 보이드가 발생할 가능성이 높아진다. 동일한 이유로, C 면(29)의 형성시에 C를 100㎛ 이상으로 하는 것이 바람직하다.
상기와 같이, 새깅면(9) 및 C 면(29)에 있어서의 R 및 C의 치수를 설정함으로써, 스페이스 영역 S2 내에서도 몰드 수지(1)가 지장 없이 충전된 안정성이 높은 구조의 반도체 장치(51)를 얻을 수 있다.
(제조 방법)
실시의 형태 1의 반도체 장치(51)는 이하의 스텝 (a) ~ (c)으로 이루어지는 반도체 장치의 제조 방법에 따라 제조할 수 있다.
스텝 (a)：땜납(28)에 의한 접합에 의해, 파워 소자(4)를 표면 상에 탑재한 히트 스프레더(3)를 준비한다. 이때, 이하의 스텝 (a-1)이 실행된다.
스텝 (a-1)：펀칭(punching) 금형을 이용한 파단 가공 처리를 실행하여, 히트 스프레더(3)의 이면의 외주 단부에 R 챔퍼링 가공 혹은 C 챔퍼링 가공에 의한 챔퍼링부(새깅면(9), C 면(29))를 형성한다.
또한, 스텝 (a)에는, 이하의 기존의 공정을 포함한다. 프레임(신호 단자(6), 주 단자(7)를 구성하는 부분)에 파워 소자(4)(파워 칩)를 땜납으로 접합한 후, 파워 소자(4, 4) 간, 파워 소자(4)와 프레임 간, 및 프레임 간 등을 알루미늄 와이어(5)로 접합하여 실장 프레임 구조를 얻는다. 또, 땜납(28)에 의한 히트 스프레더(3)와 파워 소자(4) 간의 접합을 프레임을 개재하여 실시하는 형태도 생각할 수 있다.
스텝 (b)：절연층(2a) 및 금속박(2b)으로 구성되는 절연 시트부(2)를 준비한다.
스텝 (c)：금속박(2b)의 이면을 제외한 절연 시트부(2)와, 히트 스프레더(3)와, 파워 소자(4)와, 알루미늄 와이어(5)의 전체와, 신호 단자(6) 및 주 단자(7)의 일부를 몰드 수지(1)에 의해 봉지하는 트랜스퍼 몰드 처리를 실행한다. 이하, 트랜스퍼 몰드 처리 내용에 대해 설명한다.
절연 시트부(2)를 금형(상부 금형, 하부 금형)에 의해 형성되는 캐비티(cavity) 내에 설치한 후, 와이어 본드 공정까지 완료한 상기 실장 프레임 구조를 캐비티 내의 소정 위치에 세팅하고, 몰드 클램핑(mold clamping)한 후, 트랜스퍼 몰드 성형법에 의해, 몰드 수지(1)를 금형 내의 캐비디에 주입 충전하고, 가열 및 가압하여 몰드 수지(1), 및 절연 시트부(2)를 경화시킨다. 그 결과, 절연층(2a)이 히트 스프레더(3)의 이면(챔퍼링부를 제외)에 밀착함과 아울러, 몰드 수지(1)에 의해, 각 구성부(2~7)가 수지 봉지된 수지 봉지 후의 반도체 장치 구조를 얻을 수 있다.
또, 스텝 (c)의 실행 후에, 이하의 후처리가 실행된다. 즉, 몰드 수지(1)를 완전 경화시키기 위한 가열 공정을 거친 후, 타이 바(tie bar) 등의 프레임 여분 부분의 절단, 리드 단자(신호 단자(6), 주 단자(7))의 성형, 제품 테스트 등을 거쳐, 제품이 되는 반도체 장치(51)가 완성된다.
도 3은 상술한 상기 스텝 (a-1)에 있어서의 새깅면(9)을 형성하기 위한 파단 가공 처리의 내용을 모식적으로 나타내는 단면도이다.
도 3에 나타내는 바와 같이, 펀칭용의 상부 금형(10a)과 하부 금형(10b) 사이에 설치된 평판 구조의 히트 스프레더 재료(30)에 대해, 상부 금형(10a)을 아래로 눌러 히트 스프레더 재료(30)를 펀칭 가공함으로써, 새깅면(9)을 갖는 히트 스프레더(3)를 얻을 수 있다.
이와 같이, 펀칭용의 금형(10a, 10b)을 이용한 파단 가공 처리를 실행하여, 히트 스프레더(3)의 이면의 외주 단부에 R 챔퍼링 가공 혹은 C 챔퍼링 가공에 의한 챔퍼링부(새깅면(9), C 면(29))를 형성할 수 있다.
또한, R 챔퍼링 가공 및 C 챔퍼링 가공 각각에 있어서의, R의 결정 및 C의 결정은, 상술한 펀칭 금형(10a, 10b)에 의한 파단 가공 처리를 이용하여, 클리어런스(clearnance)를 조정하는, 전용의 공구를 이용하는 등의 기존의 방법을 이용하여 실현될 수 있다.
예를 들면, 히트 스프레더(3)의 제조시의 펀칭용의 금형(10a, 10b) 간의 클리어런스를 크게 하면, 새깅량으로 되는 R를 크게 하여 가공할 수 있다. 펀칭 금형(10a, 10b) 간의 클리어런스는 큰 쪽이 바람직하고, 필요 이상으로 새깅면(9), C 면(29)을 작게 할 필요는 없고, 금형(10a, 10b)의 마모에 의한 블레이드의 교체 비용, 메인터넌스의 수고를 생략할 수가 있어, 비용이 들지 않는 장점이 있다.
상술한 바와 같이, R를 100~300㎛의 범위에서 설정하면, 펀칭 후의 히트 스프레더(3)의 이면 외주의 단부에 발생하는 버(burr)를 10㎛ 이하로 억제할 수 있다.
이와 같이, 기존의 파단 가공 처리를 실행하여 챔퍼링부(새깅면(9), C 면(29))를 갖는 절연 시트부(2)를 얻음으로써, 비교적 저가로 실시의 형태 1의 반도체 장치(51)를 제조할 수 있다.
＜실시의 형태 2＞
(구조)
도 4는 실시의 형태 2인 반도체 장치(52)에 있어서의 히트 스프레더(3)의 챔퍼링부의 주변 구조를 모식적으로 나타내는 설명도이다.
도 4의 (a)에 나타내는 구조는 도 1에 나타낸 반도체 장치(51)의 주목 영역 A1에 해당하고, 도 4의 (b)에 나타내는 구조는 도 4의 (a)에 있어서의 주목 영역 A2의 확대도로 된다.
도 4에 나타내는 바와 같이, 히트 스프레더(3)의 이면 측에 절연 시트부(20)가 설치되어 있다. 절연 시트부(20)는 절연층(20a) 및 금속박(20b)(금속층)의 적층 구조로 형성되어 있고, 절연층(20a)의 표면이 새깅면(9)을 포함하는 히트 스프레더(3)의 이면에 밀착되어 있다. 또, 절연층(20a)은 몰드 수지(1)보다 열 전도율이 크고, 높은 절연성을 가지고 있다.
이와 같이, 절연 시트부(20)는 히트 스프레더(3)의 이면(새깅면(9)을 제외한다)을 따라 동일 평면을 구성하는 본체부(20m)와, 새깅면(9)에 밀착하도록 본체부(20m)로부터 굴곡되어 형성되는 굴곡부(20x)를 가지고 있다. 또한, 절연층(20a) 및 금속박(20b)은 각각 본체부(20m) 및 굴곡부(20x)에 있어서의 막 두께는 동일하게 형성되고, 즉, 절연 시트부(20)는 굴곡부(20x)를 포함하여 막 두께가 균일하게 형성된다. 또한, 절연층(20a) 및 금속박(20b)은 각각, 트랜스퍼 몰드 처리시에 있어서 몰드 수지(1)의 유동에 의해 굴곡부(20x)가 변형, 파손하지 않는 재료로 하는 것이 바람직하다.
또한, 도 4에 있어서는, 히트 스프레더(3)의 이면 단부에 형성되는 챔퍼링부로서 새깅면(9)을 나타냈지만, 실시의 형태 1과 마찬가지로, 새깅면(9) 대신에 C 면(29)을 설치해도 좋고, 이 경우, 절연 시트부(20)의 굴곡부(20x)를 C 면(29)에 밀착시키는 구조로 된다.
상술한 바와 같이, 실시의 형태 2의 반도체 장치(52)에 있어서는, 히트 스프레더(3)의 새깅면(9)(C 면(29))에 대해서, 절연 시트부(20)(절연층(20a))의 굴곡부(20x)를 밀착시킴으로써, 도 4의 (b)에 나타내는 바와 같이, 트랜스퍼 몰드 처리시에 새깅면(9)의 바로 아래에 몰드 수지(1)가 침입하는 현상을 확실히 회피하고 있다. 따라서, 새깅면(9)의 바로 아래에 확실히 보이드 존재하지 않는 구조의 반도체 장치(52)를 얻을 수 있다.
실시의 형태 2의 반도체 장치(52)에서는, 절연 시트부(20)의 굴곡부(20x)를 히트 스프레더(3)의 챔퍼링부(새깅면(9), C 면(29))에 밀착시킴으로써, 절연 시트부(20)와 챔퍼링부의 사이에, 실시의 형태 1의 반도체 장치(51)에서 생긴 스페이스 영역 S2(도 2 참조)가 설치되지 않는 구조를 나타내고 있다. 따라서, 스페이스 영역 S2에 방전 요인이 되는 보이드가 형성될 여지를 확실히 배제함으로써, 히트 스프레더(3)와 몰드 수지(1) 간의 열저항을 저감함과 아울러, 절연 특성을 개선한 반도체 장치(52)를 얻을 수 있다.
이와 같이, 실시의 형태 2의 반도체 장치(52)의 절연 특성이 개선되고, 또, 실제 사용과 같이 장시간, 반도체 장치(52)에 전압을 인가한 경우에도, 신뢰성은 향상되고, 장기 수명화가 가능해진다.
상술한 바와 같이, 절연 시트부(20)는 굴곡부(20x)를 포함하여 막 두께가 균일하게 형성되기 때문에, 도 4의 (b)에 나타내는 바와 같이, 챔퍼링부(새깅면(9), C 면(29))의 아래쪽에 있어서의 절연 시트부(20)(금속박(20b))의 굴곡부(20x)의 아래쪽에 형성되는 절연 시트부 아래 스페이스 영역 S20가 형성된다. 따라서, 절연 시트부 아래 스페이스 영역 S20에 몰드 수지(1)가 충전되는 것만큼 , 몰드 수지(1)로 인한 절연 시트부(20)와의 접착 면적이 증가하는 결과, 절연 시트부(20)에 있어서의 절연층(20a) 및 금속박(20b) 간, 절연 시트부(20) 및 몰드 수지(1) 간에 박리가 생기기 어려워지기 때문에, 신뢰성의 향상을 도모할 수 있다.
이하, 이 점을 상술한다. 상술한 바와 같이, 몰드 수지(1)로 인한 절연 시트부(20)와의 접착 면적이 증가하기 때문에, 절연층(20a)과 금속박(20b) 간의 계면, 및, 절연 시트부(20)와 몰드 수지(1) 간의 계면의 접착력이 향상된다. 따라서, 어셈블리 후의 반도체 장치(52)에 대한 테스트 공정의 절연 특성 기인의 불량율을 저감할 수 있다. 특히 실제 사용시에 반복의 냉열 분위기 환경 하에서, 절연층(20a), 금속박(20b) 및 몰드 수지(1)의 팽창, 수축으로 인해 발생한 절연 시트부(20)의 에지를 기점으로 한 절연층(20a)과 금속박(20b) 간의 계면, 절연층(20a)과 몰드 수지(1) 간의 계면의 박리를 억제할 수가 있어, 장치의 장기 수명화를 도모할 수 있다.
도 5는 실시의 형태 2의 반도체 장치(52)의 효과를 나타내는 설명도이다. 도 5는 도 4의 (a)에 있어서의 주목 영역 A2의 확대도에 해당한다.
트랜스퍼 몰드 처리시에, 몰드 수지(1)를 충전할 때, 도 5에 나타내는 바와 같이, 유동하고 있는 몰드 수지(1)의 선단인 웰드 영역(weld region)이 금속박(20b)의 바로 아래(전압이 인가되지 않는, 방열에 영향을 주지 않는 영역)가 되기 때문에, 만일 보이드(공극)(13)가 발생해도, 반도체 장치(52)의 전기적 성능에 악영향을 주지 않는다. 따라서, 반도체 장치(52)를 실제로 장시간 사용한 경우에도, 절연 불량과 방열 불량을 저감하는 것이 가능해진다.
또, 실시의 형태 2의 반도체 장치(52)에 있어서, 실시의 형태 1의 반도체 장치(51)와 마찬가지로, 히트 스프레더(3)는 0.5mm ~ 5mm의 두께를 가지며, 챔퍼링부는 R 챔퍼링 가공으로 새깅면(9)을 얻을 수 있을 때, R는 100㎛ 이상으로 설정되고, C 챔퍼링 가공으로 C 면(29)을 얻을 수 있을 때, C가 100㎛ 이상으로 설정되는 치수 특성을 갖는다.
또한, 실시의 형태 2의 반도체 장치(52)는, 상술한 치수 특성을 가지기 때문에, 몰드 수지(1) 내에 발생하는 필러(12)의 사이즈를 50㎛ 정도로 상정하는 경우, 챔퍼링부의 아래쪽에 있어서의 절연 시트부 아래 스페이스 영역 S20에 몰드 수지(1)가 충분히 충전되어, 트랜스퍼 몰드 처리시에 있어서의 몰드 압력을 충분히 가할 수 있다.
그 결과, 절연 시트부 아래 스페이스 영역 S20 내에서도 몰드 수지(1)가 지장 없이 충전된 안정성이 높은 구조의 반도체 장치(52)를 얻을 수 있다.
이와 같이, 실시의 형태 2의 반도체 장치(52)는, 몰드 수지(1)의 내부의 보이드 대책을 도모함과 아울러, 실시의 형태 1의 반도체 장치(51)와 마찬가지로, 종래와 같이 높은 절연 재료(수지)를 이용하는 수고나 비용을 저감하는 것이 가능하다.
도 6은 굴곡부(20x)의 본체부(20m)에 대한 굴곡 각도를 나타내는 설명도이다. 도 6에 나타내는 바와 같이, 히트 스프레더(3)의 새깅면(9)에 밀착시킬 수 있도록, 굴곡부(20x)를 본체부(20m)에 대해 휨 각도 AG로 굴곡시킬 필요가 있다.
이때, 절연층(20a)은 크랙이 발생하지 않는 범위로 할 필요가 있기 때문에, 휨 각도 AG는 새깅면(9)의 경우는 15°이하, C 면(29)의 경우는 45°이하로 하는 것이 바람직하다.
따라서, R 챔퍼링 가공으로 새깅면(9)을 형성하는 경우는, 굴곡부(20x)의 본체부(20m)에 대한 휨 각도 AG가 10°~ 15°의 범위에 들어가도록 형성하는 것이 바람직하고, C 챔퍼링 가공으로 C 면(29)을 형성하는 경우는, 굴곡부(20x)의 본체부(20m)에 대한 휨 각도 AG가 45°이하에 들어가도록 형성하는 것이 바람직하다.
이와 같이, 챔퍼링부로서 새깅면(9)을 형성하는 경우는, 굴곡부(20x)의 본체부(20m)에 대한 각도가 10°~ 15°의 범위가 되도록, 반도체 장치(52)의 히트 스프레더(3)가 형성되기 때문에, R 챔퍼링 가공에 의해 얻을 수 있는 새깅면(9)과 절연 시트부(20)(절연층(20a))의 밀착성을 만족하고, 또한, 절연층(20a)이 크랙되지 않는 구조를 얻음으로써, 절연 특성의 개선을 높게 할 수 있다.
마찬가지로, 챔퍼링부로서 C 면(29)을 형성하는 경우는, 굴곡부(20x)의 본체부(20m)에 대한 각도가 45°로 되도록, 반도체 장치(52)의 히트 스프레더(3)가 형성되기 때문에, C 챔퍼링 가공에 의해 얻을 수 있는 C 면(29)과 절연 시트부(20)(절연층(20a))의 밀착성을 만족하고, 또한, 절연층(20a)이 크랙되지 않는 구조를 얻음으로써, 절연 특성의 개선을 높게 할 수 있다.
(제조 방법)
실시의 형태 2의 반도체 장치(52)는, 이하의 스텝 (a) ~ (c)로 구성되는 반도체 장치의 제조 방법에 따라 제조할 수 있다.
스텝 (a)：파워 소자(4)를 표면 상에 탑재한 히트 스프레더(3)를 준비한다. 이때, 실시의 형태 1과 마찬가지의 파단 가공 처리(스텝 (a-1))가 행해지고, 챔퍼링부(새깅면(9), C 면(29))가 형성된다. 또, 스텝 (a)의 처리 내용은 기존의 방법을 포함하며, 실시의 형태 1의 반도체 장치(51)의 경우와 마찬가지이다.
스텝 (b)：절연층(20a)(~22a) 및 금속박(20b)(~22b)으로 구성되는 절연 시트부(20)(~22)를 준비한다. 또, 스텝 (b)에서 준비되는 절연 시트부(20)로서, 전체가 동일 평면을 갖는 가공 전, 즉, 굴곡부(20x)(~22x) 및 본체부(20m)(~22m)를 갖지 않는 구조와, 가공 후, 즉, 굴곡부(20x) 및 본체부(20m)를 갖는 구조의 절연 시트부(20)가 있다.
스텝 (c)：본체부(20m)에 있어서의 금속박(20b)의 이면을 제외한 절연 시트부(20)와, 히트 스프레더(3)와, 파워 소자(4)와, 알루미늄 와이어(5)의 전체와, 신호 단자(6)와, 주 단자(7)의 일부를 몰드 수지(1)에 의해 봉지하는 트랜스퍼 몰드 처리를 실행한다.
또, 실시의 형태 1의 반도체 장치(51)와 마찬가지로, 스텝 (c) 다음에 후처리가 실행된다.
(굴곡부 형성 처리)
또한, 실시의 형태 2의 반도체 장치(52)는, 스텝 (b)에서 가공 전의 절연 시트부(20)(21)가 준비된 경우, 가공 후의 절연 시트부(20)를 얻기 위한 이하의 굴곡부 형성 처리가 상기 스텝 (c)에 포함되는 스텝 (c-1)으로서 실행된다.
스텝 (c-1)：가공 전의 절연 시트부(20)(21)를 금형(상부 금형, 하부 금형)에 의해 형성되는 캐비티 내에 설치한 후, 와이어 본드 공정까지 완료한 상기 실장 프레임 구조를 캐비티 내의 소정 위치에 세팅하고, 금형을 이용한 몰드 클램핑에 의해, 가공 전의 절연 시트부(20)에 있어서의 챔퍼링부(새깅면(9), C 면(29))에 대응하는 영역을 굴곡시키고, 히트 스프레더(3)의 이면을 따라 동일 평면을 구성하는 본체부(20m)와, 챔퍼링부에 밀착하도록 본체부(20m)로부터 굴곡해서 형성되는 굴곡부(20x)를 형성한다.
그 후, 트랜스퍼 몰드 성형법에 의해, 몰드 수지(1)를 금형 내의 캐비디에 주입 충전하고, 가열 및 가압하여 몰드 수지(1) 및 절연 시트부(20)를 경화시킨다. 그 결과, 스텝 (c)에 있어서의 트랜스퍼 몰드 처리 실행 후에, 절연 시트부(20)의 본체부(20m)가 상기 챔퍼링부를 제외한 히트 스프레더(3)의 이면에 밀착되어, 굴곡부(20x)가 히트 스프레더(3)의 챔퍼링부에 밀착된다.
(제 1 형태(가공 후의 절연 시트부(20)를 이용))
스텝 (b)의 실행의 초기 단계에 있어서, 스텝 (b-1)로서, 히트 스프레더(3)의 챔퍼링부에 대응한 굴곡부(20x)를 갖는 절연 시트부(20)를 미리 준비한다. 제 1 형태는, 상술한 굴곡부 형성 처리를 실행하지 않고, 가공 후의 절연 시트부(20)를 얻고 있다.
제 1 형태를 채용한 경우, 굴곡부(20x)에 있어서의 절연층(20a)의 표면과 히트 스프레더(3)의 챔퍼링부(새깅면(9), C 면(29))가 대향하는 위치 관계에서 절연 시트부(20)와 실장 프레임 구조(히트 스프레더(3)를 포함한다)를 금형 내에 형성되는 캐비티에 탑재한 후, 트랜스퍼 몰드 처리를 실행한다.
그러면, 유동하고 있는 몰드 수지(1)의 선단인 웰드 영역이 절연 시트부(20)의 굴곡부(20x)를 형성하는 금속박(20b)의 아래측의 절연 시트부 아래 스페이스 영역 S20로 들어간다. 몰드 수지(1)의 주입 완료 후, 압력을 유지하면서 몰드 수지(1)가 경화될 때에, 절연 시트부(20)(절연층(20a))의 굴곡부(20x)는, 히트 스프레더(3)의 새깅면(9)에 강하게 밀착되고, 절연층(20a)을 구성하는 절연 재료도 경화하기 때문에, 절연 시트부(20)가 히트 스프레더(3)에 강하게 접착된 상태로 할 수 있다. 또, 캐비티를 기준으로 하여 게이트(수지 주입구)의 반대측에 마련한 에어 벤트(air bent)로부터 진공 흡입을 실시함으로써, 웰드 영역을 캐비티 외부, 즉, 반도체 장치(52) 외부로 내보낼 수 있다.
또, 절연 시트부(20)의 에지부가 히트 스프레더(3)로부터 돌출하는 돌출 길이는, 반도체 장치(52)의 정격 용량, 및 히트 스프레더(3)와 금속박(20b)의 전극간의 필요한 연면 거리(creepage distance)에 의해, 결정된다. 예를 들면, 1200V 정격 용량의 반도체 장치(52)에 대해서, 절연 시트부(20)의 히트 스프레더(3)로부터의 돌출 길이는 1.5mm 정도이면 문제 없다. 마찬가지의 것이 실시의 형태 1의 반도체 장치(51)에도 적용된다. 예를 들면, 1200V 정격 용량의 반도체 장치(51)에 대해서, 절연 시트부(2)의 히트 스프레더(3)로부터의 돌출 길이는 1.5mm 정도이면 문제 없다.
(제 2, 제 3 형태(가공 전의 절연 시트부(20)를 이용))
제 2 및 제 3 형태에서는, 스텝 (b)는, 동일 평면을 갖는 평판 구조의 가공 전의 절연 시트부(20)를 이용하여 실행된다. 따라서, 스텝 (c)에 포함되는 스텝 (c-1)로서 이하에 설명하는 굴곡부 형성 처리가 실행된다.
제 2 및 제 3 형태에서는, 가공 전의 절연 시트부(20)의 일부가 히트 스프레더(3)의 이면으로부터 돌출하는 위치 관계로 가공 전의 절연 시트부(20)와 실장 프레임 구조(히트 스프레더(3)를 포함한다)를 금형 내에 형성되는 캐비티에 탑재한 후, 트랜스퍼 몰드 처리를 실행하는 것을 전제로 하고 있다.
도 7 및 도 8은 굴곡부 형성 처리(제 2 및 제 3 형태)의 내용을 나타내는 단면도이다. 도 7에 나타내는 바와 같이, 제 2 형태에서는, 몰드용의 하부 금형(도시하지 않음)에 위쪽(＋Z 방향)으로 돌출한 고정 핀(14)을 마련하고 있다. 이 때문에, 트랜스퍼 몰드 처리시에 히트 스프레더(3) 및 절연 시트부(20)가 몰드용의 상부 금형 및 하부 금형 내의 캐비티에 수용되면, 상부 금형 및 하부 금형에 의한 몰드 클램핑시에 고정 핀(14)에 의해, 절연층(20a)이 새깅면(9)에 밀착하도록 절연 시트부(20)의 선단부가 위쪽으로 가압된다.
그 결과, 절연 시트부(20)의 선단 부분이 굴곡되기 때문에, 늦어도 몰드 수지(1)의 충전 완료 후의 압력 유지시의 단계에서, 본체부(20m)로부터 새깅면(9)에 밀착하도록 굴곡된 굴곡부(20x)를 형성할 수 있다. 굴곡부(20x)를 형성한 후, 몰드 수지(1)가 경화됨으로써, 히트 스프레더(3)의 새깅면(9)에 절연 시트부(20)의 굴곡부(20x)에 있어서의 절연층(20a)을 접착할 수 있다.
한편, 도 8에 나타내는 제 3 형태와 같이, 돌출 상태시에 몰드용의 하부 금형(도시하지 않음)으로부터 위쪽으로 돌출하고, 수납 상태시에 하부 금형 내에 적어도 일부가 수납되는 가동 핀(15)을 도 7에 나타내는 고정 핀(14) 대신 설치해도 좋다. 또, 도 8에 있어서, 실선으로 가동 핀(15)이 수납 상태, 파선으로 가동 핀(15)이 돌출 상태를 각각 나타내고 있다.
제 3 형태의 경우, 히트 스프레더(3) 및 절연 시트부(20)가 몰드용의 상부 금형 및 하부 금형 내의 캐비디에 수용된 후에, 가동 핀(15)을 수납 상태로부터 돌출 상태로 변화시킨다. 그러면, 절연 시트부(20)의 선단부가 돌출 상태의 가동 핀(15)에 의해, 절연층(20a)이 새깅면(9)에 밀착하도록 위쪽으로 가압된다.
그 결과, 제 2 형태의 경우와 마찬가지로, 굴곡부(20x) 및 본체부(20m)를 얻고, 히트 스프레더(3)의 새깅면(9)에 절연 시트부(20)의 굴곡부(20x)에 있어서의 절연층(20a)을 접착할 수 있다.
또한, 제 3 형태의 경우, 굴곡부(20x)가 형성된 단계에서, 몰드 수지(1)가 경화되기 전에 가동 핀(15)을 돌출 상태로부터 수납 상태로 하여, 가동 핀(15)을 몰드 수지(1)의 형성 영역으로부터 추출하는 것이 바람직하다. 그 이유는, 수납 상태시에는 하부 금형 내에 가동 핀(15)이 수납되고, 즉, 캐비티 면까지 가동 핀(15)의 선단부가 내려가기 때문에, 반도체 장치(52)의 완성 후의 몰드 수지(1)에 의한 패키지 표면에 가동 핀(15)에 의한 핀 깊이의 흔적이 남지 않게 할 수 있기 때문이다.
(제 4 형태(가공 전의 절연 시트부(21)를 이용))
제 4 형태에서는, 스텝 (b)는, 동일 평면을 갖는 평판 구조의 가공 전의 절연 시트부(21)를 이용하여 실행된다. 그리고, 스텝 (c)에 포함되는 스텝 (c-1)으로서 이하에 설명하는 굴곡부 형성 처리가 실행된다.
도 9는 굴곡부 형성 처리(제 4 형태)의 내용 등을 나타내는 설명도이다. 도 9의 (a)는 스텝 (b)의 실행시에 있어서의 히트 스프레더(3)와 가공 전의 절연 시트부(21)의 관계를 나타내는 설명도이며, 도 9의 (b)는 스텝 (c-1)으로서 실행되는 굴곡부 형성 처리시에 있어서의 히트 스프레더(3)와 가공 후의 절연 시트부(21)의 관계를 나타내는 단면도이다.
스텝 (b)에 있어서, 도 9의 (a)에 나타내는 바와 같이, 절연 시트부(20) 대신에, 절연층(21a) 및 금속박(21b)(금속층)의 적층 구조를 나타내고, 돌기부(16)를 제외한 절연층(21a) 및 금속박(21b)이 동일 평면을 갖는 가공 전의 절연 시트부(21)를 준비한다. 또, 절연 시트부(21)는 금속박(21b)의 선단 부분의 이면에 돌기부(16)가 설치되어 있는 점에서, 절연 시트부(20)와 상이하다. 돌기부(16)는 가공성·절연성·접착성이 좋은 수지 재료가 바람직하다.
제 4 형태에서는, 돌기부(16)에 대응하는 절연 시트부(21)(절연층(21a))의 표면이 히트 스프레더(3)의 이면으로부터 돌출하는 위치 관계로 가공 전의 절연 시트부(21)와 실장 프레임 구조(히트 스프레더(3)를 포함한다)를 금형 내에 형성되는 캐비티에 탑재한 후, 트랜스퍼 몰드 처리를 실행하는 것을 전제로 하고 있다.
도 9의 (b)에 나타내는 바와 같이, 제 4 형태에서는, 절연 시트부(21)의 금속박(21b)의 선단부의 이면 측에 돌기부(16)를 마련함으로써, 트랜스퍼 몰드 처리시에 히트 스프레더(3) 및 절연 시트부(21)가 몰드용의 상부 금형 및 하부 금형 내의 캐비티에 수용되면, 상부 금형 및 하부 금형에 의한 몰드 클램핑시에 돌기부(16)에 의해, 절연층(21a)이 새깅면(9)에 밀착하도록, 도면 중 우측 사선 위쪽으로 절연 시트부(21)의 선단부가 가압된다.
그 결과, 절연 시트부(21)의 선단 부분이 굴곡되기 때문에, 늦어도 몰드 수지(1)의 충전 완료 후의 압력 유지시의 단계에서, 본체부(21m)로부터 새깅면(9)에 밀착하도록 굴곡된 굴곡부(21x)를 형성할 수 있다. 굴곡부(21x)를 형성한 후, 몰드 수지(1)가 경화됨으로써, 히트 스프레더(3)의 새깅면(9)에 절연 시트부(21)의 굴곡부(21x)에 있어서의 절연층(21a)을 접착할 수 있다.
(제 5 형태(가공 전의 절연 시트부(20)를 이용))
제 5 형태에서는, 스텝 (b)는, 동일 평면을 갖는 평판 구조의 가공 전의 절연 시트부(20)를 이용하여 실행된다. 그리고, 스텝 (c)에 포함되는 스텝 (c-1)으로서 이하에 설명하는 굴곡부 형성 처리가 실행된다.
제 5 형태에서는, 가공 전의 절연 시트부(20)의 일부가 히트 스프레더(3)의 이면으로부터 돌출하는 위치 관계로 가공 전의 절연 시트부(20)와 실장 프레임 구조(히트 스프레더(3)를 포함한다)를 금형 내에 형성되는 캐비티에 탑재한 후, 트랜스퍼 몰드 처리를 실행하는 것을 전제로 하고 있다.
도 10은 굴곡부 형성 처리(제 5 형태)의 내용을 나타내는 단면도이다. 도 10에 나타내는 바와 같이, 제 5 형태에서는, 몰드용의 하부 금형(17)의 표면의 일부에 볼록부(17x)를 마련함으로써, 상부 금형과 하부 금형(17)에 의해 형성되는, 몰드 수지(1)의 주입 영역인 캐비디에 오목부를 마련하고 있다. 이 때문에, 트랜스퍼 몰드 처리시에, 볼록부(17x)의 한쪽 경사면과 새깅면(9)이 대향하도록 하여, 히트 스프레더(3) 및 절연 시트부(20)를 캐비티 내에 수용함으로써, 상부 금형 및 하부 금형에 의한 몰드 클램핑시에 볼록부(17x)에 의해, 절연층(20a)이 새깅면(9)에 밀착하도록 사선 위쪽으로 절연 시트부(20)의 선단부가 가압된다.
그 결과, 절연 시트부(20)의 선단 부분이 굴곡되기 때문에, 늦어도 몰드 수지(1)의 충전 완료 후의 압력 유지시의 단계에서, 본체부(20m)로부터 새깅면(9)에 밀착하도록 굴곡된 굴곡부(20x)를 형성할 수 있다. 굴곡부(20x)를 형성한 후, 몰드 수지(1)가 경화됨으로써, 히트 스프레더(3)의 새깅면(9)에 절연 시트부(20)의 굴곡부(20x)에 있어서의 절연층(20a)을 접착할 수 있다.
또, 몰드용의 하부 금형(17)의 볼록부(17x)는, 챔퍼링부가 새깅면(9)인 경우는 절연 시트부(20)의 굴곡부(20x)가 본체부(20m)에 대해 10°~ 15°의 각도로 굴곡 가능한 형상으로 상기 한쪽 경사면이 설치되고, 챔퍼링부가 C 면(29)인 경우는 절연 시트부(20)의 굴곡부(20x)가 본체부(20m)에 대해 45°의 각도로 굴곡 가능한 형상으로 상기 한쪽 경사면이 설치된다.
(제 6 형태(가공 후의 절연 시트부(22)를 이용))
도 11은 제 6 형태에서 마련되는 절연 시트부(22)와 히트 스프레더(3)의 관계를 나타내는 설명도이다. 도 11의 (a)는 히트 스프레더(3)와 절연 시트부(22)의 관계를 나타내는 설명도이며, 도 11의 (b)는 트랜스퍼 몰드 처리시의 내용을 나타내는 단면도이다.
도 11의 (a)에 나타내는 바와 같이, 제 6 형태에서는, 절연층(22a) 및 금속박(22b)(금속층)의 적층 구조를 나타내는 절연 시트부(22)를 이용하여 실행된다. 또한, 절연 시트부(22)의 절연층(22a)은 히트 스프레더(3)의 새깅면(9)(C 면(29))에 대응하여 밀착 가능한 형상의 경사면(23)을 가지고 있고, 절연층(22a)의 막 두께가 경사면(23)의 저부측과 고부측에서 막 두께가 상이하고, 고저차를 갖는 점에서 절연 시트부(20)와 상이하다. 따라서, 절연 시트부(22)에 있어서, 저부측의 영역이 본체부(22m)로 되고, 경사면(23)이 형성되는 영역이 굴곡부(22x)로 된다.
이와 같이, 제 6 형태에서는, 스텝 (b)의 실행의 초기 단계에 있어, 스텝 (b-1)으로서, 미리, 절연층(22a)이 히트 스프레더(3)의 챔퍼링부에 대응한 경사면(23)을 갖는 가공 후의 절연 시트부(22)를 미리 준비한다. 따라서, 제 6 형태에서는 상술한 굴곡부 형성 처리를 실행하지 않고 가공 후의 절연 시트부(22)를 얻고 있다.
제 6 형태를 채용한 경우, 절연층(22a)의 경사면(23)과 히트 스프레더(3)의 챔퍼링부(새깅면(9), C 면(29))가 대향하는 위치 관계로 절연 시트부(22)와 히트 스프레더(3)를 금형 내에 형성되는 캐비티에 탑재한 후, 트랜스퍼 몰드 처리를 실행하는 것을 전제로 하고 있다. 이때, 저부측의 절연층(22a)의 표면이 히트 스프레더(3)의 이면에 밀착된다.
따라서, 스텝 (c)에서 실행되는 트랜스퍼 몰드 처리에 있어서, 도 11의 (b)에 나타내는 바와 같이, 히트 스프레더(3)의 새깅면(9)과 절연층(22a)의 경사면(23)이 밀착한 상태로 캐비티에 수용되고, 몰드 수지(1)가 주입된 후, 경화된다. 그 결과, 제 1 형태와 마찬가지로, 절연 시트부(22)가 히트 스프레더(3)에 강하게 접착한 상태로 할 수 있다.
또, 절연층(22a)의 경사면(23)은, 챔퍼링부가 새깅면(9)의 경우는 절연 시트부(22)의 굴곡부(22x)가 본체부(22m)에 대해 10°~ 15°의 각도로 굴곡된 형상으로 설치되고, 챔퍼링부가 C 면(29)인 경우는 절연 시트부(22)의 굴곡부(22x)가 본체부(22m)에 대해 45°의 각도로 굴곡된 형상으로 설치된다.
이와 같이, 굴곡부(20x)(21x, 22x)를 갖는 절연 시트부(20)(21, 22)를 이용하여 제 1 ~ 제 6 형태의 어느 하나를 실행함으로써, 히트 스프레더(3)의 챔퍼링부(새깅면(9), C 면(29))에 굴곡부(20x)가 밀착한 구조를 갖는 실시의 형태 2의 반도체 장치(52)를 비교적 저가로 제조할 수 있다.
또한, 제 1 및 제 6 형태에서는, 스텝 (b)의 단계에서, 가공 후의 절연 시트부(20)(22)를 얻기 때문에, 스텝 (c)의 트랜스퍼 몰드 처리에 앞서 절연 시트부(20)(22)와 히트 스프레더(3)의 접합을 실시해도 좋다.
＜응용례＞
도 12는 실시의 형태 1의 반도체 장치(51)의 응용예를 나타내는 단면도이다. 도 12에 나타내는 바와 같이, 반도체 장치(51)에 있어 몰드 수지(1)로부터 노출한 금속박(2b)의 이면이 땜납(18)을 거쳐서 냉각 핀(19)에 접합되어 있다.
도 13은 실시의 형태 2의 반도체 장치(52)의 응용예를 나타내는 단면도이다. 도 13에 나타내는 바와 같이, 반도체 장치(52)에 있어 몰드 수지(1)로부터 노출한 금속박(20b)의 이면이 땜납(18)을 거쳐서 냉각 핀(19)에 접합되어 있다. 또한, 도 13에서는, 절연 시트부(20)를 나타냈지만, 절연 시트부(20) 대신에, 절연 시트부(21)(도 9 참조)나 절연 시트부(22)(도 11 참조)를 이용해도 좋다.
도 12 및 도 13에 나타내는 바와 같이, 금속박(2b)(20b)과 냉각 핀(19)을 그리스리스(greaseless) 접합하기 위해서, 땜납(18)을 이용한 땜납 접합을 채용하고 있다. 상술한 바와 같이, 반도체 장치(51, 52)는, 절연층(2a)(20a)과 금속박(2b)(20b) 간의 계면, 절연 시트부(2)(20)와 몰드 수지(1) 간의 계면에 있어서의 박리가 발생되기 어렵고, 높은 신뢰성을 가지고 있다.
종래는, 반도체 장치(51, 52)에 해당하는 파워 모듈을 그리스 실장하고 있었으므로, 열저항의 증대가 과제가 되었다. 한편, 도 12, 도 13에 나타내는 바와 같이, 반도체 장치(51, 52)는, 히트 스프레더(3)와 몰드 수지(1) 간의 열저항의 저감 등에 의해, 장치 자체가 높은 신뢰성을 가지고 있다. 이 때문에, 냉각 핀(19)의 땜납 접합 실장을 채용해도 상술한 열저항의 증대의 과제를 해결할 수 있다.
이와 같이, 도 12 및 도 13에 나타내는 실시의 형태 1 및 실시의 형태 2의 응용예는, 고가의 고방열 절연 시트에 더하여, 고가의 그리스를 채용하지 않고, 비교적 저비용으로 냉각 핀(19) 부착의 반도체 장치(51)(52)를 실현하는 것이 가능한 효과를 갖는다.
또한, 도 13에 나타내는 반도체 장치(52)와 같이, 굴곡부(20x)를 갖는 절연 시트부(20)를 이용하여, 굴곡부(20x)의 면적을 증대시킬수록, 금속박(20b)과 몰드 수지(1)의 계면의 접착력이 더 향상되어, 장치 자체의 신뢰성을 더 개선할 수 있다.
또한, 본 발명은, 그 발명의 범위 내에 있어, 각 실시의 형태를 자유롭게 조합하거나 각 실시의 형태를 적당, 변형, 생략하거나 하는 것이 가능하다.
본 발명은 상세하게 설명되었지만, 상기한 설명은, 모든 형태에 있어, 예시이며, 본 발명이 그것에 한정되는 것은 아니다. 예시되지 않은 무수한 변형예가, 본 발명의 범위로부터 벗어나지 않고 상정될 수 있는 것으로 해석된다.
1 : 몰드 수지 2, 20 ~ 22 : 절연 시트부
2a, 20a ~ 22a : 절연층 2b, 20b ~ 22b : 금속박
3 : 히트 스프레더 4 : 파워 소자
6 : 신호 단자 7 : 주 단자
9 : 새깅면 10a : 상부 금형
10b, 17 : 하부 금형 12 : 필러
13 : 보이드 14 : 고정 핀
15 : 가동 핀 16 : 돌기부
18, 28 : 땜납 19 : 냉각 핀

Claims (10)

  1. 삭제
  2. 삭제
  3. 반도체 소자(4)가 몰드 수지(1)에 의해 봉지되는 구조의 반도체 장치(52)로서,
    상기 반도체 소자를 표면 상에 탑재하는 히트 스프레더(3)와,
    상기 히트 스프레더의 이면 상에 형성되는 절연 시트부(20 ~ 22)
    를 구비하되,
    상기 절연 시트부는,
    상기 몰드 수지보다 열 전도율이 큰 절연층(20a)과 금속층(20b)의 적층 구조를 가지며, 상기 절연층이 상기 히트 스프레더의 이면 상에 밀착되고,
    상기 히트 스프레더는 이면의 외주 단부에 R 챔퍼링 가공 혹은 C 챔퍼링 가공에 의한 챔퍼링부(9, 29)를 가지며,
    상기 절연 시트부(20 ~ 22)는 상기 히트 스프레더의 이면을 따라 동일 평면을 구성하는 본체부(20m ~ 22m)와, 표면 영역이 상기 본체부로부터 굴곡되어 형성되고, 상기 챔퍼링부에 밀착하는 굴곡부(20x ~ 22x)를 가지며,
    상기 몰드 수지는, 상기 본체부에 있어서의 상기 금속층의 이면을 제외하고, 상기 반도체 소자, 상기 히트 스프레더, 및 상기 절연 시트부를 봉지하고,
    상기 절연 시트부는 상기 굴곡부를 포함하여 막 두께가 균일하게 형성되는 것
    을 특징으로 하는 반도체 장치.
  4. 삭제
  5. 제 3 항에 있어서,
    상기 히트 스프레더는 0.5mm ~ 5mm의 두께를 가지며,
    상기 챔퍼링부는 R 챔퍼링 가공의 경우는 R(Radius)이 100㎛ 이상으로 설정되고, C 챔퍼링 가공의 경우는 C(Chamfering)가 100㎛ 이상으로 설정되는
    반도체 장치.
  6. 제 3 항 또는 제 5 항에 있어서,
    상기 굴곡부는 상기 절연층에 크랙이 발생하지 않는 범위의 각도로 굴곡되는 것을 특징으로 하는 반도체 장치.
  7. 제 6 항에 있어서,
    상기 챔퍼링부는 R 챔퍼링 가공에 의해 얻어지며, 상기 굴곡부는 상기 본체부에 대해 10°~ 15°의 범위에서 굴곡되는 반도체 장치.
  8. 제 6 항에 있어서,
    상기 챔퍼링부는 C 챔퍼링 가공에 의해 얻어지며, 상기 굴곡부는 상기 본체부에 대해 45°의 각도로 굴곡되는 반도체 장치.
  9. 삭제
  10. 청구항 3에 기재된 반도체 장치(52)를 제조하는 제조 방법으로서,
    (a) 상기 반도체 소자(4)를 표면 상에 탑재한 상기 히트 스프레더(3)를 준비하는 스텝과,
    (b) 전체가 동일 평면을 갖는 가공 전의 상기 절연 시트부(20 ~ 22)를 준비하는 스텝과,
    (c) 상기 본체부에 있어서의 상기 금속층의 이면을 제외한 상기 절연 시트부, 상기 히트 스프레더, 및 상기 반도체 소자를 상기 몰드 수지에 의해 봉지하는 트랜스퍼 몰드 처리를 실행하는 스텝
    을 구비하되,
    상기 스텝 (a)는,
    (a-1) 펀칭 금형(10a, 10b)을 이용한 파단 가공 처리를 실행하여, 상기 히트 스프레더의 이면의 외주 단부에 상기 챔퍼링부(9, 29)를 형성하는 스텝을 포함하고,
    상기 스텝 (c)은,
    (c-1) 가공 전의 상기 절연 시트부에 대해 상기 챔퍼링부에 대응하는 영역을 굴곡시킴으로써, 상기 굴곡부에 상기 챔퍼링부를 밀착시키는 형태로, 상기 본체부 및 상기 굴곡부를 마련하는 굴곡부 형성 처리를 실행하는 스텝을 포함하는
    반도체 장치의 제조 방법.
KR1020167006359A 2013-09-11 2013-09-11 반도체 장치 및 그 제조 방법 KR101833651B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/074467 WO2015037072A1 (ja) 2013-09-11 2013-09-11 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR20160043011A KR20160043011A (ko) 2016-04-20
KR101833651B1 true KR101833651B1 (ko) 2018-02-28

Family

ID=52665214

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167006359A KR101833651B1 (ko) 2013-09-11 2013-09-11 반도체 장치 및 그 제조 방법

Country Status (6)

Country Link
US (1) US9978662B2 (ko)
JP (1) JP6339085B2 (ko)
KR (1) KR101833651B1 (ko)
CN (1) CN105531816B (ko)
DE (1) DE112013007426B4 (ko)
WO (1) WO2015037072A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015145752A1 (ja) * 2014-03-28 2015-10-01 三菱電機株式会社 半導体モジュールおよび半導体モジュールを搭載した駆動装置
JP2016162888A (ja) * 2015-03-02 2016-09-05 株式会社デンソー 電子装置
JP6852011B2 (ja) 2018-03-21 2021-03-31 株式会社東芝 半導体装置
DE102021000469A1 (de) * 2021-01-30 2022-08-04 Rolls-Royce Deutschland Ltd & Co Kg Elektronische Vorrichtung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008028006A (ja) * 2006-07-19 2008-02-07 Mitsubishi Electric Corp 半導体装置
JP2011009410A (ja) * 2009-06-25 2011-01-13 Mitsubishi Electric Corp 半導体モジュール

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4583283A (en) * 1982-03-26 1986-04-22 Motorola, Inc. Electrically isolated semiconductor power device
AU566263B2 (en) 1982-07-22 1987-10-15 Mazzocco, T.R. Fixation system for intraocular lens prosthesis
JPS5967944U (ja) * 1982-10-27 1984-05-08 日本電気ホームエレクトロニクス株式会社 樹脂封止型半導体装置
JPH02114943A (ja) 1988-10-25 1990-04-27 Hitachi Medical Corp Ｍｒｉ装置
JPH02114943U (ko) * 1989-02-28 1990-09-14
JP3544757B2 (ja) 1995-08-28 2004-07-21 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JP3740116B2 (ja) 2002-11-11 2006-02-01 三菱電機株式会社 モールド樹脂封止型パワー半導体装置及びその製造方法
US20060199309A1 (en) * 2005-02-25 2006-09-07 Sommer Jared L High thermal conductive compounds
JP2008119410A (ja) 2006-11-15 2008-05-29 Kokuyo Co Ltd 椅子
JP5119981B2 (ja) 2008-03-04 2013-01-16 株式会社デンソー モールドパッケージ
JP4748173B2 (ja) * 2008-03-04 2011-08-17 株式会社デンソー 半導体モジュール及びその製造方法
JP2012186393A (ja) * 2011-03-07 2012-09-27 Fujitsu Ltd 電子装置、携帯型電子端末機、及び電子装置の製造方法
KR101591643B1 (ko) * 2012-02-22 2016-02-05 미쓰비시덴키 가부시키가이샤 반도체장치 및 반도체장치의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008028006A (ja) * 2006-07-19 2008-02-07 Mitsubishi Electric Corp 半導体装置
JP2011009410A (ja) * 2009-06-25 2011-01-13 Mitsubishi Electric Corp 半導体モジュール

Also Published As

Publication number Publication date
KR20160043011A (ko) 2016-04-20
CN105531816B (zh) 2018-09-11
CN105531816A (zh) 2016-04-27
US9978662B2 (en) 2018-05-22
US20160079143A1 (en) 2016-03-17
DE112013007426B4 (de) 2024-03-28
JPWO2015037072A1 (ja) 2017-03-02
JP6339085B2 (ja) 2018-06-06
WO2015037072A1 (ja) 2015-03-19
DE112013007426T5 (de) 2016-06-16

Similar Documents

Publication Publication Date Title
US8674492B2 (en) Power module
JP5279632B2 (ja) 半導体モジュール
US8987877B2 (en) Semiconductor device
JP2005109100A (ja) 半導体装置およびその製造方法
US20140284783A1 (en) Semiconductor device
US8841166B2 (en) Manufacturing method of semiconductor device, and semiconductor device
KR101833651B1 (ko) 반도체 장치 및 그 제조 방법
WO2016166834A1 (ja) 半導体装置
CN105633023B (zh) 半导体装置
US10043680B2 (en) Method for manufacturing semiconductor device
JP5206007B2 (ja) パワーモジュール構造
CN105144373A (zh) 半导体装置
JP5720514B2 (ja) 半導体装置の製造方法
CN104798194A (zh) 半导体器件
US9570323B2 (en) Semiconductor device leadframe
JP2012114455A (ja) 電力用半導体装置
JP6104545B2 (ja) 半導体装置の製造方法、および成形部材
US9190350B2 (en) Semiconductor device leadframe
US10615093B2 (en) Semiconductor device
US20230282541A1 (en) Semiconductor device
JP2009277959A (ja) 半導体装置及びその製造方法
JP2020115568A (ja) 半導体装置およびその製造方法
JP2008004971A (ja) 半導体装置およびその製造方法
JP2014007294A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant