KR102167858B1 - 파워 모듈 및 그 제조 방법 - Google Patents

파워 모듈 및 그 제조 방법 Download PDF

Info

Publication number
KR102167858B1
KR102167858B1 KR1020130037683A KR20130037683A KR102167858B1 KR 102167858 B1 KR102167858 B1 KR 102167858B1 KR 1020130037683 A KR1020130037683 A KR 1020130037683A KR 20130037683 A KR20130037683 A KR 20130037683A KR 102167858 B1 KR102167858 B1 KR 102167858B1
Authority
KR
South Korea
Prior art keywords
lead frame
sealing material
power module
die attach
semiconductor chip
Prior art date
Application number
KR1020130037683A
Other languages
English (en)
Other versions
KR20140121204A (ko
Inventor
전오섭
이덕용
Original Assignee
온세미컨덕터코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 온세미컨덕터코리아 주식회사 filed Critical 온세미컨덕터코리아 주식회사
Priority to KR1020130037683A priority Critical patent/KR102167858B1/ko
Publication of KR20140121204A publication Critical patent/KR20140121204A/ko
Application granted granted Critical
Publication of KR102167858B1 publication Critical patent/KR102167858B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 발명의 기술적 사상은 밀봉재의 두께, 특히 리드 프레임 하부 부분의 밀봉재의 두께를 감소시킴으로써, 파워 모듈의 열 방출 특성을 현저하게 향상시킬 수 있는 파워 모듈 및 그 파워 모듈의 제조 방법을 제공한다. 그 파워 모듈은 리드 프레임; 상기 리드 프레임의 상면 상에 배치된 적어도 하나의 반도체 칩; 상기 리드 프레임 및 상기 적어도 하나의 반도체 칩을 밀봉하는 밀봉재; 및 상기 리드 프레임의 하면 상에 배치되어 상기 리드 프레임의 하면을 지지하는 적어도 하나의 절연 블록;을 포함한다.

Description

파워 모듈 및 그 제조 방법{Power module and method for fabricating the same}
본 발명의 기술적 사상은 반도체 소자에 관한 것으로, 특히 파워 소자의 발열 특성을 개선할 수 있는 파워 모듈 및 그 제조방법에 관한 것이다.
일반적으로 파워 모듈은 하나 혹은 다수의 반도체 칩을 리드 프레임 내의 칩 실장 영역인 다이 어태치 패들(die attach paddle) 상에 탑재한 후, 밀봉재 예컨대 EMC(Epoxy Molding Compound)로, 밀봉하여 내부를 보호하는 구조를 가질 수 있다. 이러한 EMC는 절연성을 제공하는 절연 재료로 사용되는 동시에 열 배출을 위한 열 전달 경로로 이용될 수 있다. 최근 전자 기기의 고속도화, 대용량화, 고집적화에 따라 자동차, 산업기기, 가전 제품 등에 적용되는 제어용 전력 변환 시스템의 저비용, 소형 및 경량화를 구현하고, 저소음 및 고신뢰성의 특성을 얻기 위해서 파워 모듈에서 발생하는 열을 보다 효과적으로 방출해야 한다는 요구가 증가하고 있다.
본 발명의 기술적 사상이 해결하고자 하는 과제는 밀봉재의 두께, 특히 리드 프레임 하부 부분의 밀봉재의 두께를 감소시킴으로써, 파워 모듈의 열 방출 특성을 현저하게 향상시킬 수 있는 파워 모듈 및 그 파워 모듈의 제조 방법을 제공하는 데에 있다.
상기 과제를 해결하기 위하여, 본 발명의 기술적 사상은 리드 프레임; 상기 리드 프레임의 상면 상에 배치된 적어도 하나의 반도체 칩; 상기 리드 프레임 및 상기 적어도 하나의 반도체 칩을 밀봉하는 밀봉재; 및 상기 리드 프레임의 하면 상에 배치되어 상기 리드 프레임의 하면을 지지하는 적어도 하나의 절연 블록;을 포함하는 파워 모듈을 제공한다.
본 발명의 일 실시예에 있어서, 상기 적어도 하나의 절연 블록의 두께는 상기 리드 프레임 하부의 상기 밀봉재의 두께의 기준이 될 수 있다. 또한, 상기 적어도 하나의 절연 블록의 하면은 상기 밀봉재의 하면으로부터 노출될 수 있다.
본 발명의 일 실시예에 있어서, 상기 적어도 하나의 절연 블록은 상기 리드 프레임 하면에서 상기 반도체 칩이 배치된 부분에 대응하는 위치에 배치될 수 있다. 또한, 상기 반도체 칩은 파워 소자 칩 및 컨트롤 소자 칩을 포함하며, 상기 리드 프레임은 상기 파워 소자 칩이 배치된 제1 리드 프레임 및 상기 컨트롤 소자 칩이 배치된 제2 리드 프레임을 포함할 수 있다. 한편, 상기 제1 리드 프레임은 하측으로 구부러진 굴곡부를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 적어도 하나의 절연 블록은 몰딩 온도에 내성이 있는 절연 물질을 포함하며, 에폭시(epoxy) 접착제 또는 필름 접착제를 통해 상기 리드 프레임의 하면 상에 접착될 수 있다.
본 발명의 기술적 사상은 또한 상기 과제를 해결하기 위하여, 리드 프레임의 상면 상에 적어도 하나의 반도체 칩을 고정하는 단계; 상기 리드 프레임의 하면 상에 적어도 하나의 절연 블록을 고정하는 단계; 상기 리드 프레임 및 상기 적어도 하나의 반도체 칩을 전기적으로 연결하는 단계; 이동형(moving type) 몰드(mold)로 형성된 몰드 캐비티(mold cavity) 내에 상기 리드 프레임을 배치하고 밀봉재를 주입하는 단계; 및 상기 이동형 몰드를 이동하여 상기 밀봉재를 압축시키는 단계;를 포함하는 파워 모듈 제조방법을 제공한다.
본 발명의 일 실시예에 있어서, 상기 이동형 몰드는 상기 리드 프레임의 하면에 배치된 제1 몰드 및 상기 리드 프레임의 상면에 배치된 제2 몰드를 구비하고, 상기 밀봉재를 압축시키는 단계에서, 상기 제1 몰드가 상기 적어도 하나의 절연 블록에 터치할 때까지 상기 제1 몰드가 이동하여 상기 밀봉재를 압축시킬 수 있다.
본 발명의 일 실시예에 있어서, 상기 밀봉재를 압축시키는 단계에서, 상기 적어도 하나의 절연 블록이 상기 밀봉재의 하면으로부터 노출되도록 상기 제1 몰드를 이동하여 상기 밀봉재를 압축시킬 수 있다.
본 발명의 일 실시예에 있어서, 상기 적어도 하나의 절연 블록을 접착하는 단계에서, 상기 적어도 하나의 절연 블록을 에폭시 접착제 또는 필름 접착제를 이용하여 접착하고 열처리할(curing) 수 있다.
본 발명의 일 실시예에 있어서, 상기 밀봉재를 주입하는 단계에서, 지지 핀(support pin)이 상기 리드 프레임의 상면을 지지할 수 있다. 또한, 상기 밀봉재를 압축시키는 단계 이후에, 상기 지지 핀을 제거할 수 있다.
본 발명의 일 실시예에 있어서, 상기 적어도 하나의 반도체 칩은 파워 소자 칩 및 컨트롤 소자 칩을 포함하고, 상기 리드 프레임은 상기 파워 소자 칩이 고정되는 제1 리드 프레임 및 상기 컨트롤 소자 칩이 고정되는 제2 리드 프레임을 포함하며, 상기 적어도 하나의 반도체 칩을 고정하는 단계에서, 상기 파워 소자 칩을 상기 제1 리드 프레임 상면 상에 고정할 수 있다. 또한, 상기 적어도 하나의 절연 블록을 접착하는 단계에서, 상기 적어도 하나의 절연 블록을 상기 제1 리드 프레임의 하면 상에 접착할 있다.
더 나아가, 본 발명의 기술적 사상은 상기 과제를 해결하기 위하여, 제1 리드 프레임을 포함하는 리드 프레임; 상기 제1 리드 프레임의 상면 상에 배치된 적어도 하나의 파워 소자 칩; 상기 제1 리드 프레임 및 상기 적어도 하나의 파워 소자 칩을 밀봉하는 밀봉재; 및 상기 제1 리드 프레임의 하면 상에 배치되어 상기 ㅈ제1 리드 프레임의 하면을 지지하며, 상기 제1 리드 프레임의 하부에 형성된 상기 밀봉재의 하면으로부터 노출된 적어도 하나의 절연 블록;을 포함하는 파워 모듈을 제공한다.
본 발명의 일 실시예에 있어서, 상기 리드 프레임은 제2 리드 프레임을 더 포함하고, 상기 제2 리드 프레임 상면 상에 컨트롤 소자 칩이 배치되며, 상기 리드 프레임, 상기 파워 소자 칩 및 상기 컨트롤 소자 칩은 와이어 본딩을 통해 서로 전기적으로 연결될 수 있다.
본 발명의 기술적 사상에 따른 파워 모듈 및 그 제조 방법은 파워 소자 칩들이 실장되는 리드 프레임 부분, 즉 다이 어태치 패들 영역의 하부 면에 절연 블록이 배치되고, 이러한 절연 블록에 기초하여 다이 어태치 패들 영역 하부의 밀봉재의 두께가 최소화됨으로써, 파워 소자 칩들로부터 발생한 열이 밀봉재의 하면을 통해 빠르고 효율적으로 방출할 수 있다.
그에 따라, 본 발명의 기술적 사상에 따른 파워 모듈 및 그 제조 방법은 상기 우수한 열 방출 특성을 기반으로 하여 신뢰성 및 수명이 현저히 향상된 파워 모듈을 구현할 수 있도록 한다.
도 1은 본 발명의 일 실시예에 따른 파워 모듈에 대한 단면도이다.
도 2는 본 발명의 일 실시예에 따른 파워 모듈에 대한 단면도이다.
도 3은 도 1 또는 도 2의 파워 모듈에 적용될 수 있는 절연 블록의 수평 단면을 보여주는 평면도들이다.
도 4는 본 발명의 일 실시예에 따른 파워 모듈에 대한 단면도이다.
도 5a 및 도 5b는 파워 모듈의 동작 시의 발열 상태를 보여주는 시뮬레이션 사진들이다.
도 6a 내지 도 6g는 본 발명의 일 실시예에 따른 도 1의 파워 모듈을 제조하는 과정을 보여주는 단면도들이다.
도 7은 도 1의 파워 모듈의 후면 부분을 보여주는 사시도이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
이하의 설명에서 어떤 구성 요소가 다른 구성 요소에 연결된다고 기술될 때, 이는 다른 구성 요소와 바로 연결될 수도 있지만, 그 사이에 제3의 구성 요소가 개재될 수도 있다. 유사하게, 어떤 구성 요소가 다른 구성 요소의 상부에 존재한다고 기술될 때, 이는 다른 구성 요소의 바로 위에 존재할 수도 있고, 그 사이에 제3의 구성 요소가 개재될 수도 있다. 또한, 도면에서 각 구성 요소의 구조나 크기는 설명의 편의 및 명확성을 위하여 과장되었고, 설명과 관계없는 부분은 생략되었다. 도면상에서 동일 부호는 동일한 요소를 지칭한다. 한편, 사용되는 용어들은 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 파워 모듈에 대한 단면도이다.
도 1을 참조하면, 본 실시예의 파워 모듈(100)은 리드 프레임(110), 반도체 칩(120), 절연 블록(130), 와이어(140) 및 밀봉재(150)를 포함할 수 있다.
리드 프레임(110)은 전체 파워 모듈(100)의 구조를 지지하는 기능과 함께 리드 프레임(110)으로 실장되는 반도체 칩들(120)을 외부의 메인 보드 등에 전기적으로 연결시키는 매개체 기능을 할 수 있다. 이러한 리드 프레임(110)은 일반적으로 구리(Cu) 등과 같은 도전성 물질로 형성될 수 있다. 물론, 리드 프레임(110)의 재질이 구리에 한정되는 것은 아니다. 예컨대, 리드 프레임(110) 중 반도체 칩이 실장되는 부분, 즉 다이 어태치 패들(Die Attach Paddle) 영역(DAP)에는 알루미늄(Al)층 또는 니켈(Ni)층이 더 형성될 수 있다.
리드 프레임(110)은 도시된 바와 같이 두 개의 부분으로 구분될 수 있다. 즉, 리드 프레임(110)은 왼쪽의 제1 리드 프레임(112)과 오른쪽의 제2 리드 프레임(114)을 포함할 수 있다. 제1 리드 프레임(112)은 소정의 벤딩 부분(BP)이 형성되어, 반도체 칩들(120)이 실장되는 제1 리드 프레임(112)의 다이 어태치 패들 영역(DAP)은 밀봉재(150) 외곽으로 노출된 제1 리드 프레임(112) 부분에 대하여 소정 벤딩 깊이(bending depth)를 추가할 수 있다. 제2 리드 프레임(114)은 도시된 바와 같이 벤딩 부분 없이 수평 구조로 형성될 수 있다. 물론, 제2 리드 프레임(114)에 벤딩 부분이 형성될 수도 있다.
일반적으로 제1 리드 프레임(112)의 다이 어태치 패들 영역(DAP) 상에 파워 소자 칩이 실장되고, 이러한 파워 소자 칩으로부터 많이 열이 발생할 수 있다. 따라서, 제1 리드 프레임(112)에 벤딩 부분(BP)을 형성하여 다이 어태치 패들 영역(DAP)을 밀봉재(150)의 하면(152)과 더욱 가깝게 배치함으로써, 파워 소자 칩으로부터 발생한 열을 좀더 효율적이고 용이하게 방출할 수 있도록 한다.
참고로, 본 실시예의 파워 모듈(100)에서 리드 프레임(110)은 다른 지지 기판에 접착되지 않고 독립적으로 사용되는데, 이러한 구조를 풀-팩(full-pack) 모듈이라고 한다. 반면에 리드 프레임(110)이 다른 지지 기판에 접착되어 사용되는 구조가 있는데, 그러한 구조는 지지 기판의 종류에 따라 세라믹 기반 모듈(ceramic based module), 또는 DBC 기반 모듈(DBC based module) 등으로 불린다.
반도체 칩(120)은 파워 소자 칩(122)과 컨트롤 소자 칩(124)을 포함할 수 있다. 전술한 바와 같이 파워 소자 칩(122)은 제1 리드 프레임(112) 상에 실장될 수 있고, 컨트롤 소자 칩(124)은 제2 리드 프레임(114)에 실장될 수 있다. 경우에 따라, 반도체 칩(120)은 다른 종류의 반도체 칩, 예컨대 메모리 칩을 포함할 수도 있다.
반도체 칩(120)은 리드 프레임(110) 상에 접착층(125)을 통해 접착될 수 있다. 접착층(125)은 솔더링(soldering) 접착층, 소결(sintering) 접착층, 디퓨전(diffusion) 솔더링 접착층, 에폭시 접착층 등으로 이루어질 수 있다. 여기서, 소결 접착층은 은(Ag)을 주원료로 할 수 있다. 물론, 접착층이 상기 예시들에 한정되는 것은 아니다.
절연 블록(130)은 제1 리드 프레임(112)의 다이 어태치 패들 영역(DAP) 하면에 배치될 수 있다. 이러한 절연 블록(130)은 절연 물질로 형성되고 또한 열 전도성이 좋은 물질로 형성될 수 있다. 그에 따라, 파워 소자 칩(122)에서 발생한 열은 제1 리드 프레임(112), 밀봉재(150) 및 절연 블록(130)을 거쳐 밀봉재(150) 하면(152)으로 신속하고 용이하게 방출될 수 있다.
절연 블록(130)은 몰딩 온도에 내성이 있는 절연 물질로 형성될 수 있다. 예컨대, 파워 모듈(100)의 몰딩 공정은 175℃ 이상의 고온으로 진행될 수 있고, 절연 블록(130)은 이러한 고온의 몰딩 공정에서 충분히 견딜 수 있는 절연 물질로 형성될 수 있다. 이러한 절연 블록(130)은 반도체 칩을 리드 프레임(110) 상면 상에 접착시키는 공정과 동일 또는 유사한 공정을 통해 리드 프레임(110) 하면 상에 접착될 수 있다. 예컨대, 절연 블록(130)은 다이 어태치 패들 영역(DAP) 하면에 다수 개 배치될 수 있고, 에폭시 접착제 또는 필름 접착제 등의 접착제(135)를 통해 다이 어태치 패들 영역(DAP) 하면에 접착될 수 있다.
절연 블록(130)은 원기둥이나 다각 기둥 등 다양한 구조를 가질 수 있는데, 절연 블록(130)의 구조에 대해서는 도 3의 설명 부분에서 좀더 상세히 기술한다.
한편, 본 실시예의 파워 모듈(100)은 TCM(Transfer Compression Mold) 기술을 이용하여 몰딩 공정이 진행될 수 있고, 그러한 TCM 기술을 적용한 몰딩 공정에서 절연 블록(130)은 다이 어태치 패들 영역(DAP) 하부의 밀봉재(150)의 두께, 즉 밀봉재의 제1 하부 두께(Dda1)를 정하는 기준이 될 수 있다. 구체적으로, 밀봉재의 제1 하부 두께(Dda1)는 절연 블록(130)의 두께(Dib)에 접착제(135)의 두께를 합한 두께와 동일할 수 있다. 그에 따라, 절연 블록(130)의 하부면은 밀봉재(150)의 하면(152)과 동일 평면을 이룰 수 있고, 밀봉재(150)의 하면(152)으로부터 노출될 수 있다.
절연 블록(130)을 기준으로 밀봉재의 제1 하부 두께(Dda1)가 정해지므로, 밀봉재의 제1 하부 두께(Dda1)는 절연 블록(130)의 두께를 조절함으로써 적절하게 조절될 수 있다. 그에 대해서는 도 6a 내지 도 6g의 설명 부분에서 좀더 상세히 기술한다. 예컨대, 절연 블록(130)의 두께(Dib)는 100 내지 400㎛ 정도일 수 있고, 그에 따라, 밀봉재의 제1 하부 두께(Dda1)도 100 내지 400㎛ 정도일 수 있다. 참고로, 접착제(135)는 수십 ㎛ 정도의 매우 얇은 두께를 가지기 때문에, 절연 블록(130)의 두께가 거의 밀봉재의 제1 하부 두께(Dda1)에 대응한다고 봐도 무방하다.
와이어(140)는 반도체 칩(120)과 반도체 칩(120) 그리고 반도체 칩(120)과 리드 프레임(110)을 전기적으로 연결할 수 있다. 와이어(140)는 Al, 또는 Cu로 구성될 수 있으나, 이에 한정되는 것은 아니다. 예컨대, 와이어(140)는 은(Ag)이나 금(Au) 등과 같은 전기 전도도가 좋은 금속으로 형성될 수 있다.
밀봉재(150)는 반도체 칩(120)을 밀봉하여 외부의 물리적 및/또는 화학적 손상으로부터 반도체 칩(120)을 보호한다. 구체적으로, 밀봉재(150)는 리드 프레임(110)의 소정 부분, 반도체 칩(120), 그리고 와이어(140)를 밀봉할 수 있다. 이러한 밀봉재(150)는 레진과 같은 폴리머로 형성될 수 있다. 예컨대, 밀봉재(150)는 EMC(Epoxy Molding Compound)로 형성될 수 있다.
도시된 바와 같이, 밀봉재(150)는 노출된 리드 프레임(110)의 노출된 부분을 기준으로 상부가 더 두껍게 형성될 수 있다. 즉, 밀봉재(150)의 상부 두께(Du)는 밀봉재(150)의 하부 두께(Dd1)보다 더 클 수 있다. 이와 같이, 밀봉재(150)의 하부 두께(Dd1)가 밀봉재(150)의 상부 두께(Du)보다 더 얇게 되는 구조는 다이 어태치 패들 영역(DAP) 하면에 절연 블록(130)을 배치하고, TCM 기술을 이용하여 몰딩 공정을 진행함으로써 구현될 수 있다. 즉, 절연 블록(130)을 배치하여 TCM 기술을 적용함으로써, 밀봉재(150)의 제1 하부 두께(Dda1)를 최소화할 수 있고, 그에 따라 밀봉재(150)의 하부 두께(Dd1)가 감소하여 밀봉재의 상부 두께(Du)보다 얇게 될 수 있다.
참고로, 풀-팩 모듈 구조에서 열 방출 특성은 주로 밀봉재(150)의 제1 하부 두께(Dda1)에 의해 결정될 수 있다. 즉, 밀봉재(150), 예컨대 EMC의 열 전도도는 2.0 내지 2.2 W/m.K 정도이고, DBC(direct bonded copper) 기판 또는 세라믹 기판의 열 전도도는 20W/m.K 정도이다. 따라서, DBC 또는 세라믹 기반 모듈과 비슷한 정도로 열 방출 특성을 향상시키기 위해서, 밀봉재(150)의 제1 하부 두께(Dda1)를 얇게 하는 것이 바람직하다. 그러나 일반적인 풀-팩 모듈 구조의 경우 몰딩 공정 상의 제약으로 인해 밀봉재(150)의 제1 하부 두께(Dda1)를 400㎛ 이하로 할 수 없고, 그에 따라, 풀-팩 모듈의 열 방출 특성을 향상시키는데 한계가 있다. 한편, EMC의 열 전도도를 향상시키기 위하여 도전성 미세 필러(fine filler)를 포함시킨 미세 필러 EMC을 채용하는 것을 고려해 볼 수 있으나, 그러한 미세 필러 EMC의 경우 비용이 매우 비싸다는 단점이 있다.
본 실시예의 파워 모듈(100)은 파워 소자 칩들이 실장되는 리드 프레임(110) 부분, 즉 다이 어태치 패들 영역의 하부 면에 절연 블록(130)이 배치되고, 그러한 절연 블록(130)에 기초하여 다이 어태치 패들 영역 하부의 밀봉재의 두께가 최소화됨으로써, 파워 소자 칩들로부터 발생한 열이 밀봉재의 하면을 통해 빠르고 효율적으로 방출할 수 있다. 그에 따라, 본 실시예의 파워 모듈(100)은 상기 우수한 열 방출 특성을 기반으로 하여 신뢰성 및 수명이 현저히 향상된 파워 모듈을 구현할 수 있도록 한다.
도 2는 본 발명의 일 실시예에 따른 파워 모듈에 대한 단면도로서, 설명의 편의를 위해 도 1에서 이미 설명한 내용은 간단히 설명하거나 생략한다.
도 2를 참조하면, 본 실시예의 파워 모듈(100a)은 절연 블록(130a)의 구조에서 도 1의 파워 모듈(100)과 다를 수 있다. 즉, 도 1의 파워 모듈(100)에서는 다이 어태치 패들 영역(DAP) 상에 실장되는 2개의 파워 소자 칩에 대응하여 2개의 절연 블록(130)이 배치되었지만, 본 실시에의 파워 모듈(100a)에서는 2개의 파워 소자 칩에 대응하여 1개의 절연 블록(130a)이 배치될 수 있다.
본 실시예의 절연 블록(130a)의 사이즈, 즉 절연 블록(130a)의 수평 단면적은 기능적인 측면을 고려할 때, 도 1의 파워 모듈(100)의 절연 블록(130)보다 클 수 있다. 한편, 본 실시예의 절연 블록(130a)의 두께는 도 1의 파워 모듈(100)의 절연 블록(130)과 마찬가지로 다이 어태치 패들 영역(DAP) 하부에 형성되어야 할 밀봉재의 두께에 따라 적절히 결정될 수 있다. 또한, 절연 블록(130a)의 구조는 원기둥이나 다각 기둥 등과 같이 다양한 구조를 가질 수 있다.
참고로, 도 1 및 도 2는 파워 모듈(100, 100a)에 대한 수직 단면도로서, 절단된 부분의 반도체 칩(120) 및 절연 블록(130, 130a)만을 도시하고 있다. 그러나 도 5b나 도 7을 통해 알 수 있듯이, 리드 프레임(110) 상에 다수 개의 반도체 칩이 실장되고, 또한 절연 블록(130, 130a)이 다수 개 배치될 수 있다. 따라서, 도 1 및 도 2의 파워 모듈(100, 100a)에서, 2개의 절연 블록(130)과 1개의 절연 블록(130a)은 절단된 부분에 배치된 절연 블록의 개수만을 의미하는 것이지 파워 모듈 전체에 배치되는 절연 블록의 개수를 의미하는 것은 아니다. 한편, 절연 블록의 기능을 고려할 때, 파워 모듈 전체에 걸쳐 하나의 절연 블록이 형성되는 구조가 배제되는 것은 아니다.
도 3은 도 1 또는 도 2의 파워 모듈에 적용될 수 있는 절연 블록의 수평 단면을 보여주는 평면도들로서, 이해의 편의를 위해 도 1 및 도 2를 함께 참조하여 설명한다.
도 3을 참조하면, 도 1 또는 도 2의 파워 모듈(100, 100a)에 배치되는 절연 블록(130, 130a)은 기둥 형상을 가질 수 있고, 기둥 형상의 수평 단면은 다양한 형태를 가질 수 있다. 예컨대, 도시된 바와 같이 절연 블록(130, 130a)의 수평 단면은 (a)의 원형, (b)의 타원형, (c)의 사각형 및 (d)의 팔각형 형태를 가질 수 있다. 물론, 절연 블록(130, 130a)의 수평 단면이 상기 예시들에 한정되는 것은 아니다. 예컨대, 절연 블록(130, 130a)의 수평 단면은 삼각형, 오각형 등 다양한 다각형 형태를 가질 수 있다.
절연 블록(130, 130a)의 수평 단면이 원형, 타원형, 또는 다각형 형태를 가짐에 따라, 절연 블록(130, 130a)의 전체 구조는 원기둥, 타원 기둥, 또는 다각 기둥 등의 다양한 기둥 구조를 가질 수 있다. 한편, 도 1 또는 도 2의 파워 모듈(100, 100a)에서 볼 수 있듯이, 절연 블록(130, 130a)의 하면은 밀봉재(150)의 하면과 동일 평면을 이룰 수 있다. 그에 따라, 기둥 구조의 절연 블록(130, 130a)의 하면은 평면 형태를 가질 수 있다.
도 4는 본 발명의 일 실시예에 따른 파워 모듈에 대한 단면도로서, 설명의 편의를 위해 도 1에서 이미 설명한 내용은 간단히 설명하거나 생략한다.
도 4를 참조하면, 본 실시예의 파워 모듈(100b)은 밀봉재(150a)의 구조에서 도 1의 파워 모듈(100)과 다를 수 있다. 즉, 본 실시예의 파워 모듈(100b)에서, 다이 어태치 패들 영역(DAP) 하부의 밀봉재(150a)의 제1 하부 두께(Dda2)는 절연 블록(130)의 두께(Dib)에 접착제(135)의 두께를 합한 두께보다 더 클 수 있다. 그에 따라, 절연 블록(130)의 하면이 밀봉재(150a)의 하면(152)으로부터 노출되지 않을 수 있다.
지금까지 몇몇 실시예를 통해서, 절연 블록이 적용된 파워 모듈들에 대하여 설명하였다. 그러나 본 발명의 기술적 사상이 상기 실시예들에 한정되는 것은 아니다. 즉, 절연 블록이 다이 어태치 패들 영역(DAP) 하면에 배치되고, 상기 절연 블록에 기초하여 다이 어태치 패들 영역(DAP)의 하부의 밀봉재의 두께를 최소화한 다양한 형태의 파워 모듈 구조는 모두 본 발명의 기술적 사상에 속한다고 할 것이다.
도 5a 및 도 5b는 파워 모듈의 동작 시의 발열 상태를 보여주는 시뮬레이션 사진들로서, 5a는 파워 모듈 전체에 대하여 열에 대한 등곡선 형태로 발열 상태를 보여주고 있으며, 5b는 파워 모듈을 각 구성 요소들로 구분하여 해당 부분들의 발열 상태를 보여주고 있다.
도 5a 및 도 5b를 참조하면, 도 5a의 파워 모듈에서 중앙에 짙은 색깔 부분이 가장 높은 발열 상태를 보여주는 영역으로, 그 영역은 파워 소자 칩들이 실장되는 영역이다. 이는 도 5b의 파워 모듈을 통해 더욱 명확히 알 수 있다. 즉, 도 5b의 파워 모듈에서 중앙에 가장 짙은 색깔 부분들 각각은 파워 소자 칩에 해당하고, 그러한 각각의 파워 소자 칩에서 가장 열이 높게 발생함을 알 수 있다. 예컨대, 파워 모듈의 동작 중에 파워 소자 칩에서 발생하는 열은 100℃ 이상일 수 있다.
파워 소자 칩들에서 발생한 열은 결국 파워 소자 칩들과 주변 소자들의 성능을 열화시키거나 동작 불능 상태를 야기하여, 전체 파워 모듈의 수명 및 신뢰성을 저하시킬 수 있다. 따라서, 우수한 성능의 파워 모듈을 구현하기 위해서는 파워 소자 칩들에서 발생한 열을 효율적으로 빠르게 방출시키는 것이 매우 중요하며, 본 실시예에의 파워 모듈에서는 파워 소자 칩들이 실장되는 부분, 즉 다이 어태치 패들 영역(DAP) 하부의 밀봉재의 두께를 최소화함으로써, 열 방출 능력을 극대화할 수 있다.
하기 표 1은 EMC 후면(B/S) 두께에 따른 IGBT 파워 소자 칩의 열저항(Rthjc)을 보여준다. 여기서, EMC 후면(B/S) 두께는 mm 단위로 표시되고, LU는 U-phase low side에 대응하는 IGBT를, LV는 V-phase low side에 대응하는 IGBT를, LW는 W-phase low side에 대응하는 IGBT를, HU는 U-phase high side에 대응하는 IGBT를, HV는 V-phase high side에 대응하는 IGBT를, 그리고 HW는 W-phase high side에 대응하는 IGBT를 의미할 수 있다. 한편, Rthjc는 thermal resistance, junction to case의 약자로 단위는 ℃/W 이다.
EMC B/S THK, mm Rthjc_IGBT_LU Rthjc_IGBT_LV Rthjc_IGBT_LW Rthjc_IGBT_HU Rthjc_IGBT_HV Rthjc_IGBT_HW
0.25 3.61 3.85 3.78 2.94 2.41 2.79
0.35 4.34 4.63 4.54 3.41 2.81 3.24
0.45 4.95 5.26 5.15 3.80 3.16 3.63
0.55 5.48 5.81 5.68 4.15 3.48 3.96
0.65 5.95 6.30 6.14 4.46 3.76 4.28
표 1을 통해 확인할 수 있듯이, EMC의 후면의 두께가 얇아질수록 열 저항이 감소함을 알 수 있다. 따라서, EMC의 후면, 예컨대, 도 1의 파워 모듈(100)에서 밀봉재(150)의 제1 하부 두께(Dda1)를 얇게 하여 열 저항을 낮춤으로써, 전체 파워 모듈의 열 방출 성능을 향상시킬 수 있다. 참고로, 일반적으로 양산되고 있는 파워 모듈의 EMC 후면의 두께는 0.65mm 이상일 수 있다.
도 6a 내지 도 6g는 본 발명의 일 실시예에 따른 도 1의 파워 모듈을 제조하는 과정을 보여주는 단면도들로서, 설명의 편의를 위해 도 1을 함께 참조하여 설명한다.
도 6a를 참조하면, 리드 프레임(110) 상에 반도체 칩(120)을 실장한다. 구체적으로, 제1 리드 프레임(112)에 파워 소자 칩(122)을 실장하고, 제2 리드 프레임(114)에 컨트롤 소자 칩(124)을 실장한다. 여기서, 반도체 칩들의 실장은 솔더링 접착층, 소결 접착층, 디퓨전 솔더링 접착층, 에폭시 접착층 중 어느 하나의 접착층(125)을 통해 이루어질 수 있다.
한편, 도면에서, 파워 소자 칩(122)이 실장되는 제1 리드 프레임(112) 부분만을 다이 어태치 패들 영역(DAP)이라고 표시하고 있는데, 제2 리드 프레임(114) 상의 컨트롤 소자 칩(124)이 실장되는 부분도 다이 어태치 패들 영역(DAP)에 해당할 수 있음은 물론이다.
한편, 제1 리드 프레임(112)에는 벤딩 부분(BP)이 형성되어 다이 어태치 패들 영역(DAP)이 제1 리드 프레임(112)의 다른 부분이나 제2 리드 프레임(114)보다 낮은 부분에 위치할 수 있다. 이는 전술한 바와 같이 다이 어태치 패들 영역(DAP)을 되도록 밀봉재 하면으로 가깝게 배치하여 열 방출을 용이하게 하기 위함이다.
도 6b를 참조하면, 절연 블록(130)이 배치될 부분에 접착제(135)를 부착한다. 즉, 다이 어태치 패들 영역(DAP) 하면 상에 접착제(135)를 부착한다. 접착제(135)는 에폭시 접착제 또는 필름 접착제일 수 있다. 이러한 접착제(135)는 절연 블록(130)의 수평 단면적에 맞추어 적당한 사이즈로 형성될 수 있다. 예컨대, 도 1의 파워 모듈(100)에서와 같이 절단된 부분에 대응하여 절연 블록(130)이 2개 배치되는 경우에 2개의 접착제(135)가 부착될 수 있고, 도 2의 파워 모듈(100a)에서와 같이 절단된 부분에 대응하여 절연 블록(130a)이 1개 배치되는 경우에 1개의 접착제(135)가 부착될 수 있다.
도 6c를 참조하면, 접착제(135) 상에 절연 블록(130)을 배치하여 접착시킨다. 절연 블록(130) 접착 시에, 절연 블록(130) 접착의 견고성을 높이기 위하여 열처리(curing)가 동반될 수 있다. 이러한 절연 블록(130)의 형성은 반도체 칩(120)을 리드 프레임(110)에 실장시키는 것과 동일 또는 유사한 공정으로 진행될 수 있다.
절연 블록(130)은 원 기둥, 타원형 기둥, 또는 다각형 기둥 등 다양한 기둥 형태를 가짐을 도 3의 설명 부분에서 전술한 바와 같다.
한편, 절연 블록(130)의 두께(Dib)는 이후 몰딩 공정 중에 TCM 기술을 통해 형성하고자 하는 밀봉재(150)의 두께를 고려하여 결정될 수 있다. 예컨대, 절연 블록(130)은 다이 어태치 패들 영역(DAP) 하부에 배치되는 밀봉재(150)의 제1 하부 두께(Dda1)를 고려하여 적절한 두께를 가질 수 있다.
참고로, 절연 블록(130)의 두께(Dib) 및 그에 따른 밀봉재(150)의 제1 하부 두께(Dda1)가 얇을수록 파워 모듈(100)의 열 방출 성능이 우수할 수 있다. 그러나 밀봉재(150)가 반도체 칩(120)을 외부의 물리적 및/또는 화학적 손상으로부터 보호하고 전체 파워 모듈의 외형을 유지 및 지지하는 기능을 한다는 점을 고려하여, 밀봉재(150)의 제1 하부 두께(Dda1)는 소정 두께 이상으로 형성할 수 있다.
도 6d를 참조하면, 반도체 칩들(120) 사이와, 반도체 칩(120)과 리드 프레임(110) 사이에 와이어 본딩 공정을 수행한다. 이러한 와이어 본딩 공정을 통해, 반도체 칩(120)과 반도체 칩(120), 그리고 반도체 칩(120)과 리드 프레임(110)이 와이어(140)를 통해 전기적으로 연결될 수 있다. 와이어(140)는 Al, 또는 Cu로 구성될 수 있다. 그러나 이에 한정되지 않고, 은(Ag)이나 금(Au) 등과 같은 전기 전도도가 좋은 금속으로 형성될 수도 있다.
도 6e를 참조하면, 와이어 본딩 공정 후, 반도체 칩(120)이 실장된 리드 프레임(110)을 이동형(moving type) 몰드(mold, 210) 내에 배치하고 몰딩 공정을 수행한다. 이동형 몰드(210)는 상부 몰드(212) 및 하부 몰드(214)를 포함할 수 있고, 상부 몰드(212) 및 하부 몰드(214) 중 적어도 하나는 상하로 이동될 수 있다. 한편, 상부 몰드(212) 및 하부 몰드(214) 사이의 비어있는 공간을 몰드 캐비티(mold cavity)라 한다. 몰딩 공정에서 반도체 칩(120)이 실장된 리드 프레임(110)은 이동형 몰드(210)의 몰드 캐비티 내에 배치될 수 있다.
한편, 몰딩 공정에 대한 이해의 편의를 위해, 리드 프레임(110)을 포함한 전체 파워 모듈 구조를 뒤집어서 도시하였다. 즉, 도 6e에는 이동형 몰드(210)의 몰드 캐비티 내에 도 1의 파워 모듈(100)이 상하 반전된 형태에 대응하는 구조가 도시되고 있다.
몰딩 공정은 이동형 몰드(210)의 어느 한쪽, 예컨대, 왼쪽 게이트(gate) 부분으로부터 유동성의 밀봉재(150b), 예컨대 유동성 EMC를 주입하여 오른쪽 벤트(vent) 부분으로 흐르게 하여 몰드 캐비티 내를 채움으로써, 몰드 캐비티 내에 배치된 리드 프레임(110)을 밀봉재(150b)로 둘러싸는 공정을 의미한다. 몰딩 공정에서 EMC가 균일하고 보이드(void) 없이 리드 프레임(110)을 둘러싸도록 하기 위해서, 균형 잡힌 EMC 흐름이 이루어져야 한다. 이러한 균형 잡힌 EMC 흐름을 위해 리드 프레임(110)은 몰드 캐비티 내의 상하 중간 위치에 배치될 수 있다.
도시된 바와 같이 리드 프레임(110), 특히 외곽 부분의 리드 프레임(110) 부분은 상부 몰드(212) 및 하부 몰드(214)로부터 동일한 거리로 배치되고, 그에 따라, 밀봉재(150b) 흐름 공정이 완료된 후에 밀봉재(150b)의 상부 두께(Du) 및 최초 하부 두께(Dd0)는 거의 동일하게 될 수 있다. 한편, 밀봉재(150b) 흐름 공정이 완료된 후에, 다이 어태치 패들 영역(DAP) 하부 부분의 밀봉재(150b)는 최초 제1 하부 두께(Dda0)를 가질 수 있다.
참고로, 리드 프레임(110)이 몰드 캐비티 내의 상하 중간 위치에 배치되지 않고, 어느 한쪽으로 치우쳐 배치되는 경우 넓은 공간 쪽으로 밀봉재의 흐름이 빠른 반면, 좁은 공간 쪽으로의 밀봉재의 흐름은 늦어져 좁은 공간 쪽에 밀봉재가 일부 채워지지 않거나 다수의 보이드가 발생되어 몰딩 불량이 야기될 수 있다. 따라서, 리드 프레임(110)은 몰드 캐비티 내에 상하 균형이 맞도록 중간 위치에 배치되는 것이 바람직하다. 또한, 밀봉재(150b)의 최초 제1 하부 두께(Dda0)를 너무 얇게 하는 경우, 와이어(140)의 스위핑(sweeping)이나 쌔깅(sagging) 문제가 발생하여 와이어의 단락이나 오픈 발생할 수 있다. 그에 따라, 밀봉재(150b)의 최초 제1 하부 두께(Dda0)를 400㎛ 미만으로 하여 몰딩 공정을 진행하는 것은 매우 힘들다. 여기서, 스위핑은 와이어가 밀봉재의 흐름에 따라 한쪽 방향으로 휘어지는 현상을 의미하고, 쌔깅은 와이어가 밀봉재의 흐름에 따른 휘어짐에 기인하여 하부로 쳐지는 현상을 의미한다.
몰딩 공정에서 리드 프레임(110)의 비틀림이나 휘어짐 등을 방지하기 위하여 하부 몰드(214)에서 돌출된 지지 핀(250)이 리드 프레임(110)을 지지한다. 몰딩 공정에서 밀봉재(150b)가 한 방향으로 흐르면서 리드 프레임(110)에 힘을 가하기 때문에 그러한 힘에 의해 리드 프레임(110)이 비틀리거나 휘어질 수 있다. 또한, 몰딩 공정은 밀봉재(150b)의 유동성을 유지하기 위하여 비교적 높은 온도, 예컨대, 175℃ 이상으로 진행되고, 이러한 고온의 몰딩 공정에서 리드 프레임(110)의 불균일한 열 팽창에 의해서 비틀림이나 휘어짐이 발생할 수 있다. 따라서, 그러한 리드 프레임(110)의 비틀림이나 휘어짐을 방지하기 위하여 지지 핀(250)이 배치되어 리드 프레임(110)을 지지할 수 있다.
한편, 상부 몰드(212)로부터 돌출되어 리드 프레임(110)을 지지하도록 하는 지지 핀이 더 배치되도록 하는 것을 고려할 수 있으나, 차후의 TCM 공정을 진행하기 위하여 상부 몰드(212)와 밀봉재(150b) 사이에 릴리즈 필름(release film, 미도시)이 배치되기 때문에 상부 몰드(212)로부터 돌출된 지지 핀은 배치되지 않을 수 있다. 또한, 차후 TCM 기술 적용 시에 절연 블록(130)이 어느 정도 리드 프레임을 지지하는 기능을 수행할 수 있다.
도 6f를 참조하면, 이동형 몰드(210)의 기능을 이용하여 몰딩 공정에 TCM 기술을 적용한다. TCM 기술은 상부 몰드(212) 또는 하부 몰드(214) 중 어느 하나를 상하로 이동하여 밀봉재(150)를 압축함으로써, 밀봉재(150)의 두께를 줄이는 기술을 의미할 수 있다. 본 실시예에서는 상부 몰드(212)를 굵은 화살표 방향으로 이동시켜 밀봉재(150)의 최초 제1 하부 두께(Dda0)를 제1 하부 두께(Dda1)로 감소시킬 수 있다. 한편, TCM 기술은 유동성 밀봉재가 굳어지는 시간 내, 예컨대, 밀봉재인 유동성 EMC 물질의 겔화 시간(gelation time) 내에 이루어져야 함은 물론이다.
앞서 상부 몰드(212) 및 하부 몰드(214) 중 어느 하나를 상하로 이동시킨다는 의미는 본 도면에서와 같이 상하 반전된 구조의 파워 모듈(100)이 이동형 몰드에 배치되는 경우에, 상부로 배치된 상부 몰드(212)가 하부로 이동하여 밀봉재(150)가 압축되는 것을 의미하고, 만약, 파워 모듈(100)이 반전된 형태가 아니고 도 1과 같은 구조로 이동형 몰드에 배치되는 경우에 하부에 배치된 하부 몰드(214)가 상부로 이동하여 밀봉재(150)가 압축되는 것을 의미할 수 있다. 결국, 제1 리드 프레임(110)의 다이 어태치 패들 영역(DAP) 하면에 대향하는 상부 또는 하부 쪽의 몰드가 이동하여 밀봉재를 압축하여 밀봉재(150)의 최초 제1 하부 두께(Dda0)를 제1 하부 두께(Dda1)로 감소시키게 된다. 이하, 이해의 편의를 위해 상부 몰드(212)만이 이동하는 것으로 기술한다.
TCM 기술에서 상부 몰드(212)의 이동 거리는 다이 어태치 패들 영역(DAP) 하면에 배치된 절연 블록(130)의 두께에 의해 결정될 수 있다. 즉, 상부 몰드(212)가 하부로 이동하다가 절연 블록(130)의 하면에 닿게 되면 상부 몰드(212)의 이동이 종료될 수 있다. 상부 몰드(212)가 절연 블록(130)의 하면에 닿을 때까지 이동하므로, 밀봉재(150)의 하면은 절연 블록(130)의 하면과 동일 평면을 이룰 수 있고, 또한, 밀봉재(150)의 하면으로부터 절연 블록(130)의 하면이 노출될 수 있다.
한편, 도 4의 파워 모듈(100b)에서와 같이 절연 블록(130)의 하면이 밀봉재(150)의 하면으로부터 노출되지 않는 구조의 경우는 상부 몰드(212)가 절연 블록(130)의 하면에 닿기 전에 상부 몰드(212)의 이동이 종료될 수도 있다.
도 6g를 참조하면, TCM 기술 적용 후, 지지 핀(250)을 파워 모듈로부터 제거하고, 또한 파워 모듈(100)을 이동형 몰드(210)로부터 분리하여, 도 1과 같은 파워 모듈(100)을 완성한다. 한편, 파워 모듈(100)을 이동형 몰드(210)로부터 분리하는 과정에서, 상부 몰드(212)와 밀봉재(150) 사이에 릴리즈 필름(미도시)이 존재하여 분리가 좀더 용이하게 진행될 수 있다.
도 7은 도 1의 파워 모듈의 후면 부분을 보여주는 사시도이다.
도 7을 참조하면, 파워 모듈(100)의 후면 부분, 즉 파워 모듈(100)의 밀봉재(150)의 후면 부분이 도시되고 있는데, 전술한 바와 같이 절연 블록(130)의 하면이 밀봉재(150) 후면으로부터 노출되어 있음을 확인할 수 있다.
한편, 도 7에서 6개의 절연 블록(130)이 배치되고 있지만 이는 예시적인 것이고 다른 개수, 예컨대 7개 이상 또는 5개 이하의 개수로 절연 블록(130)이 배치될 수 있음은 물론이다. 또한, 어느 한쪽에 치우치지 않고 파워 모듈(100)의 밀봉재(150)의 후면 전체에 걸쳐서 배치될 수 있다. 다만, 다이 어태치 패들 영역(DAP)부분의 밀봉재(150)의 두께를 최소화하기 위해 절연 블록(130)이 배치되므로, 절연 블록(130)은 다이 어태치 패들 영역(DAP)이 존재하는 부분에 배치될 수 있다.
참고로, 도 7에서 리드 프레임(110)이 밀봉재(150) 외곽에서 상방(후면을 기준으로 상면 방향)으로 휘어져 있는데, 앞서 도 1, 도 2 및 도 4 등에서의 파워 모듈(100, 100a, 100b)은 리드 프레임(110)이 휘어지기 전까지만 도시된 것이다.
지금까지, 본 발명을 도면에 도시된 실시예를 참고로 설명하였으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100, 100a, 100b: 파워 모듈, 110: 리드 프레임, 112: 제1 리드 프레임, 114: 제2 리드 프레임, 120: 반도체 칩, 122: 파워 소자 칩, 124: 컨트롤 소자 칩, 125: 접착층, 130, 130a: 절연 블록, 135: 접착제, 140: 와이어, 150, 150a, 150b: 밀봉재, 210: 이동형 몰드, 212: 상부 몰드, 214: 하부 몰드, 250: 지지 핀

Claims (21)

  1. 파워 모듈로서,
    적어도 하나의 리드, 굴곡부, 및 제1 평면에 배향된 제1 다이 어태치 패들(die attach paddle)을 포함하는, 제1 리드 프레임;
    상기 제1 다이 어태치 패들의 상면 상에 배치된 적어도 하나의 제1 반도체 칩;
    적어도 하나의 리드 및 상기 제1 평면과는 다른 제2 평면의 제2 다이 어태치 패들을 포함하는 제2 리드 프레임으로서, 상기 제2 다이 어태치 패들의 둘레는 전부 상기 제1 다이 어태치 패들의 둘레의 외부에 위치하는, 제2 리드 프레임;
    상기 제2 다이 어태치 패들의 상면 상에 배치된 적어도 하나의 제2 반도체 칩;
    상기 제1 리드 프레임, 상기 제2 리드 프레임, 상기 적어도 하나의 제1 반도체 칩, 및 상기 적어도 하나의 제2 반도체 칩을 밀봉하기 위한 밀봉재; 및
    상기 제1 다이 어태치 패들의 상면에 대향하는 하면에 본딩된 복수의 세라믹 절연 블록
    을 포함하는 파워 모듈.
  2. 제1 항에 있어서,
    상기 복수의 세라믹 절연 블록의 두께는 상기 제1 다이 어태치 패들에 대한 밀봉재의 두께의 기준이 되는 것을 특징으로 하는 파워 모듈.
  3. 제1 항에 있어서,
    상기 복수의 세라믹 절연 블록의 하면은 상기 밀봉재의 하면을 통해 노출되는 것을 특징으로 하는 파워 모듈.
  4. 제1 항에 있어서,
    상기 복수의 세라믹 절연 블록은 상기 적어도 하나의 제1 반도체 칩의 둘레 내에서 상기 제1 다이 어태치 패들의 하면 상에 배치되는 것을 특징으로 하는 파워 모듈.
  5. 제4 항에 있어서,
    상기 적어도 하나의 제1 반도체 칩은 파워 소자 칩이고, 상기 적어도 하나의 제2 반도체 칩은 컨트롤 소자 칩인 것을 특징으로 하는 파워 모듈.
  6. 제1 항에 있어서,
    상기 적어도 하나의 제1 반도체 칩과 상기 적어도 하나의 제2 반도체 칩은 적어도 하나의 와이어 본딩을 통해 서로 전기적으로 연결되고,
    상기 제1 리드 프레임은 상기 적어도 하나의 제1 반도체 칩과 적어도 하나의 와이어 본딩을 통해 서로 전기적으로 연결되고, 상기 제2 리드 프레임은 상기 적어도 하나의 제2 반도체 칩과 적어도 하나의 와이어 본딩을 통해 서로 전기적으로 연결되는 것을 특징으로 하는 파워 모듈.
  7. 제1 항에 있어서,
    상기 복수의 세라믹 절연 블록은 에폭시(epoxy) 접착제 또는 필름 접착제를 통해 상기 제1 다이 어태치 패들의 하면에 본딩되는 것을 특징으로 하는 파워 모듈.
  8. 제1 항에 있어서,
    상기 제1 다이 어태치 패들의 하면에 대한 밀봉재의 두께는 400㎛ 이하인 것을 특징으로 하는 파워 모듈.
  9. 파워 모듈로서,
    굴곡부, 및 제1 평면에 배향된 제1 다이 어태치 패들을 포함하는, 제1 리드 프레임;
    상기 제1 다이 어태치 패들의 상면 상에 배치된 적어도 하나의 제1 반도체 칩;
    상기 제1 평면과는 다른 제2 평면의 제2 다이 어태치 패들을 포함하는 제2 리드 프레임으로서, 상기 제2 다이 어태치 패들의 둘레는 전부 상기 제1 다이 어태치 패들의 둘레의 외부에 위치하는, 제2 리드 프레임;
    상기 제2 다이 어태치 패들의 상면 상에 배치된 적어도 하나의 제2 반도체 칩;
    상기 제1 리드 프레임, 상기 제2 리드 프레임, 상기 적어도 하나의 제1 반도체 칩, 및 상기 적어도 하나의 제2 반도체 칩을 밀봉하기 위한 밀봉재;
    상기 제1 다이 어태치 패들의 상면에 대향하는 하면에 본딩된 복수의 세라믹 절연 블록; 및
    상기 밀봉재의 하나 이상의 지지 핀 개구부
    를 포함하는 파워 모듈.
  10. 제9 항에 있어서,
    상기 복수의 세라믹 절연 블록의 두께는 상기 제1 다이 어태치 패들에 대한 밀봉재의 두께의 기준이 되는 것을 특징으로 하는 파워 모듈.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
KR1020130037683A 2013-04-05 2013-04-05 파워 모듈 및 그 제조 방법 KR102167858B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130037683A KR102167858B1 (ko) 2013-04-05 2013-04-05 파워 모듈 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130037683A KR102167858B1 (ko) 2013-04-05 2013-04-05 파워 모듈 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20140121204A KR20140121204A (ko) 2014-10-15
KR102167858B1 true KR102167858B1 (ko) 2020-10-20

Family

ID=51992825

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130037683A KR102167858B1 (ko) 2013-04-05 2013-04-05 파워 모듈 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR102167858B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116169113B (zh) * 2023-04-21 2023-08-04 江苏芯德半导体科技有限公司 一种减少对pcb板热传导的qfn封装结构及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005311214A (ja) * 2004-04-26 2005-11-04 Mitsubishi Electric Corp 半導体装置およびその製造方法
WO2012137439A1 (ja) * 2011-04-05 2012-10-11 パナソニック株式会社 封止型半導体装置及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3333292B2 (ja) * 1993-12-28 2002-10-15 株式会社東芝 樹脂封止型半導体装置の製造方法
JPH098179A (ja) * 1995-06-15 1997-01-10 Toshiba Corp 樹脂封止型半導体装置、その製造方法、半導体封止用樹脂シートおよび半導体封止用樹脂組成物
KR100806061B1 (ko) * 2002-04-11 2008-02-21 페어차일드코리아반도체 주식회사 칩 손상이 방지되고 열 저항 특성이 개선이 개선된 전력용반도체 모듈
KR101239117B1 (ko) * 2011-04-15 2013-03-06 (주)엔하이앤시 전력 반도체 패키지 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005311214A (ja) * 2004-04-26 2005-11-04 Mitsubishi Electric Corp 半導体装置およびその製造方法
WO2012137439A1 (ja) * 2011-04-05 2012-10-11 パナソニック株式会社 封止型半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR20140121204A (ko) 2014-10-15

Similar Documents

Publication Publication Date Title
CN101752329B (zh) 带有堆积式互联承载板顶端散热的半导体封装及其方法
JP6115738B2 (ja) 半導体装置およびその製造方法
US20130015567A1 (en) Semiconductor device and production method for same
CN107078127B (zh) 电力用半导体装置及其制造方法
CN103346136A (zh) 功率模块及其封装方法
TW201330189A (zh) 封裝結構及其製造方法
JP6469660B2 (ja) 半導体装置の製造方法
JP2014072304A (ja) 半導体モジュールの製造方法、半導体モジュール
CN108417499A (zh) 空腔封装结构及其制造方法
CN111276447A (zh) 双侧冷却功率模块及其制造方法
JP2002329815A (ja) 半導体装置と、その製造方法、及びその製造装置
JP5444584B2 (ja) 半導体装置及びその製造方法
US9978662B2 (en) Semiconductor device and manufacturing method for same
JP2010050323A (ja) 電子装置およびその製造方法
KR102167858B1 (ko) 파워 모듈 및 그 제조 방법
JP5895549B2 (ja) 半導体装置及びその製造方法
CN102354688A (zh) 一种功率模块
JP5998033B2 (ja) 半導体装置及びその製造方法
US9397053B2 (en) Molded device with anti-delamination structure providing multi-layered compression forces
CN202394862U (zh) 一种功率模块
JP5849935B2 (ja) 半導体装置及び半導体装置の製造方法
JP6907670B2 (ja) 半導体装置および半導体装置の製造方法
CN202549841U (zh) 半导体模块
CN101834162A (zh) 芯片封装结构及方法
JP6104545B2 (ja) 半導体装置の製造方法、および成形部材

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant