JP2005311214A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2005311214A
JP2005311214A JP2004129254A JP2004129254A JP2005311214A JP 2005311214 A JP2005311214 A JP 2005311214A JP 2004129254 A JP2004129254 A JP 2004129254A JP 2004129254 A JP2004129254 A JP 2004129254A JP 2005311214 A JP2005311214 A JP 2005311214A
Authority
JP
Japan
Prior art keywords
die pad
semiconductor device
resin
insulator
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004129254A
Other languages
English (en)
Other versions
JP4515810B2 (ja
Inventor
Hiroyuki Ozaki
弘幸 尾崎
Hisashi Kawato
寿 川藤
Tatsuyuki Takeshita
竜征 竹下
Nobuhito Funakoshi
信仁 船越
Kenichi Hayashi
建一 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2004129254A priority Critical patent/JP4515810B2/ja
Publication of JP2005311214A publication Critical patent/JP2005311214A/ja
Application granted granted Critical
Publication of JP4515810B2 publication Critical patent/JP4515810B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】放熱特性に優れ、かつ安定した放熱効率が得られる半導体装置を提供する。
【解決手段】チップが樹脂でモールドされた半導体装置が、表面と裏面を備え、リード部１c、ダイパッド部１a、及びリード部１cとダイパッド部１aとを接続する接続部１bとを含むフレーム１と、ダイパッド部１aの表面に載置されたパワーチップ５と、対向する第１面と第２面とを備え、ダイパッド部１aの裏面がその第１面と接するように配置された絶縁体３と、絶縁体３の第１面上に、パワーチップを封止するように設けられたモールド樹脂２とを含む。モールド樹脂に封止された接続部１bは孔部を有する。
【選択図】図３

Description

本発明は、半導体装置およびその製造方法に関し、特に、パワーチップを含む電力用半導体装置およびその製造方法に関する。
従来の電力用の半導体装置では、パワーチップやＩＣチップが、それぞれフレーム上にダイボンドされ、更に、これらのチップは樹脂により封止されている。パワーチップは放熱量が大きいため、例えば、パワーチップが取り付けられたフレームが絶縁体の上に載置された状態で樹脂封止されるとともに、絶縁体の裏面にはヒートシンクが取り付けられ、半導体装置の放熱効率を高くしている（例えば、特許文献１）。
特開２０００−１３８３４３号
しかしながら、半導体装置の放熱効率は、フレームと絶縁体との間の密着性に依存するため、両者の接触が不十分な場合には、放熱特性が悪くなるという問題があった。また、両者の接触の程度がばらついた場合、半導体装置ごとに放熱効率がばらつくという問題もあった。
そこで、本発明は、放熱特性に優れ、かつ安定した放熱効率が得られる半導体装置の提供を目的とする。
本発明は、チップが樹脂でモールドされた半導体装置であって、表面と裏面を備え、リード部、ダイパッド部、及びリード部とダイパッド部とを接続する接続部とを含むフレームと、ダイパッド部の表面に載置されたパワーチップと、対向する第１面と第２面とを備え、ダイパッド部の裏面がその第１面と接するように配置された絶縁体と、絶縁体の第１面上に、パワーチップを封止するように設けられたモールド樹脂とを含み、モールド樹脂に封止された接続部が孔部を有することを特徴とする半導体装置である。
また、本発明は、チップを樹脂モールドした半導体装置の製造方法であって、表面と裏面を備え、孔部を有する接続部を介してリード部とダイパッド部が接続されたフレームを準備する工程と、第１面と第２面を有する絶縁体を準備する工程と、ダイパッド部の表面上にパワーチップを載置する工程と、ダイパッド部の裏面が絶縁体の第１面に接するように、絶縁体の第１面上にフレームを配置する工程と、パワーチップを埋め込むように、接続部の方向からダイパッド部上に封止用樹脂を充填する工程とを含むことを特徴とする半導体装置の製造方法である。
このように、本発明にかかる半導体装置では、パワーチップを搭載したダイパッド部と絶縁体との密着性が向上し、放熱特性が良好となる。
また、隣接するダイパッド部の絶縁距離を一定に確保でき、良好な絶縁特性が得られる。
実施の形態１．
図１は、全体が１００で表される、本実施の形態１にかかる半導体装置の斜視図である。また、図２は、図１の半導体装置１００の裏面図、図３は、図１の半導体装置１００をＩ−Ｉ方向に見た断面図である。
図１に示すように、半導体装置１００は、樹脂モールド型パッケージ構造からなり、複数の金属製のフレーム１が両側に設けられたモールド樹脂２を含む。モールド樹脂２は、好適にはエポキシ樹脂からなる。
図２に示すように、モールド樹脂２の裏面には、例えば銅からなる金属箔４が裏面に取り付けられた絶縁性の樹脂シート３が設けられている。樹脂シート３は、好適には、フィラーを含むエポキシ樹脂からなる。フィラーは、好適には、ＳｉＯ２、Ａｌ２Ｏ３、ＡｌＮ、Ｓｉ３Ｎ４、及びＢＮから選択される１又は複数の材料からなる。樹脂シート３の熱伝導率は、モールド樹脂２の熱伝導率より大きくなっている。
図３に示すように、半導体装置１００は、複数のフレーム１を含む。一のフレーム１には、ロジックチップのようなＩＣチップ７が載置されている。また、他方のフレーム１は、ダイパッド部１ａ、リード部１ｃ、及びダイパッド部１ａとリード部１ｃとを接続する接続部１ｂを含む。ダイパッド部１ａとリード部１ｃとは、段差を持って略並行となるように接続部１ｂを介して接続されている。
ダイパッド部１ａの上には、ＩＧＢＴやＦＷダイオードのようなパワーチップ５が載置されている。パワーチップ５、ＩＣチップ７、及びフレーム１の間は、例えば金やアルミニウムからなるボンディングワイヤ６、８で接続され、ＩＣチップ７により、パワーチップ５の動作が制御される。
一般に、パワーチップ５やＩＣチップ７は、はんだや銀ペーストを用いてフレーム１に固定される。また、パワーチップ５の接続にはアルミニウムのボンディングワイヤ８が用いられ、ＩＣチップ７の接続には、これより直径の小さな金のボンディングワイヤ６が用いられる。
なお、パワーチップ５やＩＣチップ７は、半導体装置１００の機能に応じて複数個設けても構わない。
上述のように、モールド樹脂２は、金属箔４が取り付けられた絶縁性の樹脂シート３を含み、モールド樹脂２の裏面から金属箔４が露出している。かかる金属箔４は、樹脂シート３をダメージから保護するため、樹脂シート３は高い絶縁性を維持できる。かかるダメージとしては、例えば、半導体装置１００を外部ヒートシンク（図示せず）に、ねじ止めする際に、半導体装置１００と外部ヒートシンクとの間に異物を噛み込んだままでねじ止めを行なった場合に発生するダメージが考えられる。
なお、ダメージが発生しにくい場合は、金属箔４を設けない構造を採用してもよい。この場合、モールド樹脂２の裏面からは、樹脂シート３が露出することとなる。
樹脂シート３の上には、ダイパッド部１ａの裏面が直接接するように、フレーム１が載置されている。樹脂シート３の面積は、ダイパッド部１ａの面積よりも大きくなっている。更に、パワーチップ５、ＩＣチップ７等は、モールド樹脂２で封止されている。
上述のように、樹脂シート３の熱伝導率はモールド樹脂２の熱伝導率より大きく、特に、２倍以上であることが好ましい。これにより、放熱特性に優れた半導体装置１００を得ることができる。
次に、図４に、半導体装置１００の内部のフレーム１の概略図を示す。図４中、フレーム１の延在する方向（紙面の上下方向）をＸ軸方向、その直交方向（紙面の左右方向）をＹ軸方向とする。ＸＹ平面は、樹脂シート３の表面と略並行な平面となる。また、ＸＹ平面に垂直な方向（紙面に垂直な方向）をＺ軸方向とする。
図４に示すように、半導体装置１００では、フレーム１の接続部１ｂに孔部１ｄが設けられている。
図５、６は、図４に示すフレーム１の部分概略図であり、孔部１ｄの形状等を詳細に示すものである。図５（ａ）、（ｂ）に示すように、孔部１ｄは、ダイパッド部１ａから接続部１ｂを経てリード部１ｃに至るように設けられている。孔部１ｄの終端部は、曲げ端部（図５に破線で示す位置）からフレーム１の板厚の半分以上の距離だけ離れていることが好ましい。かかる形状を採用することにより、フレーム１の曲げ加工に起因するダイパッド部１ａの平坦性の低下を防止し、ダイパッド部１ａと樹脂シート３との密着性を向上させることができる。
また、孔部１ｄの形状は、好適には略矩形形状であり、角部はＲ加工されていても構わない（半径Ｒの円周）。略矩形形状とすることにより、接続部１ｂの残存幅が略一定となる。また、Ｒ加工により、孔部１ｂの角における応力集中を防止し、モールド樹脂２の割れを防止できるとともに、プレス加工の安定性が向上する。例えば、Ｒの値（Ｒ加工の半径）は、フレーム１の板厚の半分程度が好ましい。即ち、接続部１ｂの剛性を小さくするためにはＲの値は小さい方が好ましいが、プレス打抜き加工で孔部１ｄを形成する場合のＲ加工の安定性を考えると、Ｒは板厚の半分程度が好適である。
また、図６（ａ）、（ｂ）に示すように、接続部１ｂ及びリード部１ｃの幅をＷ１、孔部１ｄの幅をＷ２、フレーム１（ダイパッド部１ａ、接続部１ｂ、リード部１ｃ）の板厚をｔとした場合、プレス加工の加工安定性を考慮すると以下の式（１）の関係が成立することが好ましい。
Ｗ１−Ｗ２ ＞ ｔ 式（１）
このように、孔部１ｄを備えた接続部１ｂを採用することにより、リード部１ｃに対してダイパッド部１ａをＸＹ平面内で動かす場合の剛性を殆ど小さくすることなく、Ｚ軸方向の剛性を小さくできる。これにより、ＸＹ面内でのダイパッド部１ａの変移を抑えながら、樹脂シート３にダイパッド部１ａを容易に密着させることが可能となる。
なお、Ｚ軸方向の剛性を小さくする方法として、接続部１ｂの幅（Ｗ１）を小さくすることも考えられる。しかしながら、この方法では、ＸＹ面内での剛性も小さくなるため、ＸＹ面内でのダイパッド部１ａの変移量が大きくなり、隣接するダイパッド部１ａ間の絶縁距離を確保することが困難となる。
次に、図７、８を参照しながら、半導体装置１００の製造方法について説明する。かかる製造方法は、以下の工程１〜８を含む。なお、図７、８は、図１のＩ−Ｉと同じ方向に見た断面図である。
工程１：図７（ａ）に示すように、例えば銅からなるフレーム１を準備する。続いて、一のフレーム１の上にＩＣチップ７を、他方のフレーム１のダイパッド部１ａの上にパワーチップ６を、それぞれ、はんだや銀ペースト等を用いて固定する。
工程２：図７（ｂ）に示すように、アルミニウムのボンディングワイヤ６を用いて、パワーチップ５同士、パワーチップ５とフレーム１、フレーム１同士を接続する（アルミワイヤボンド工程）。なお、ボンディングワイヤ６には、アルミニウムや金を主成分とする合金や、金や銅等の他の金属を用いても構わない。
工程３：図７（ｃ）に示すように、金のボンディングワイヤ８を用いて、ＩＣチップ７とフレーム１を接続する（金ワイヤボンド工程）。なお、ボンディングワイヤ８には、金を主成分とする合金や、アルミニウムや銅のような他の金属を用いても構わない。
工程４：図７（ｄ）に示すように、樹脂封止用金型２０を準備する。樹脂封止用金型２０は、上部金型２１と下部金型２２に分かれるようになっている。続いて、裏面に金属箔４を取り付けた絶縁性の樹脂シート３を準備し、樹脂封止用金型２０の内部の所定の位置に配置する。この場合、金属箔４の裏面が下部金型２２の内部底面に接するように、樹脂シート３が配置される。ここで、樹脂シート３には、半硬化状態の樹脂が用いられる。樹脂シート３は、例えばエポキシ樹脂からなり、上述のように、フィラーを含むことが好ましい。
なお、半硬化状態の樹脂とは、常温では固体であるが、高温では一旦溶融した後に完全硬化に向かう、硬化が未完全状態な熱硬化樹脂をいう。
工程５：図８（ｅ）に示すように、パワーチップ５等を実装したフレーム１を、樹脂封止用金型２０中の所定の位置に配置する。この場合、フレーム１のダイパッド部の裏面が樹脂シート３の上面に接するように、フレーム１を配置する。
工程６：図８（ｆ）に示すように、下部金型２２に上部金型２１を締め付けて固定する。続いて、トランスファモールド成形法により、例えばエポキシ樹脂からなる封止用樹脂１２を樹脂封止用金型２０内に充填する。封止用樹脂１２は、矢印３０の方向に充填され、これにより、孔部１ｄを設けた接続部１ｂの方向からダイパッド部１ａの上に充填される。
矢印３０の方向に加圧注入された封止用樹脂１２は、ダイパッド部１ａ上を流動し、加圧されることでダイパッド部１ａと樹脂シート３とを密着させる。上述のように、ダイパッド部１ａは、封止用樹脂１２により樹脂シート３と密着するように押圧されるが、ダイパッド部１ａは、ダイパッド部１ａを支える支持部１ｂとリード部１ｃを介して樹脂封止用金型２０に固定されている。このため、接続部１ｂに孔部１ｄを有さない従来の構造では、接続部１ｂの剛性が高く、ダイパッド部１ａのＺ軸方向の変形が抑制され、結果的にダイパッド部１ａと樹脂シート３とを密着させる圧力が低減してしまい、密着不良の原因となっていた。
これに対して半導体装置１００では、上述のように、Ｚ軸方向の剛性を下げ、ダイパッド部１ａと樹脂シート３との密着性を安定的に向上させることができる。また、ＸＹ面での剛性は小さくならないため、隣接するダイパッド部１ａの間の沿面距離を確保できる。
更に、矢印３０の方向から封止用樹脂１２を注入した場合、図９に示すように、封止用樹脂１２は、孔部１ｂを通って、選択的、優先的にダイパッド部１ａに流れ込む。このため、ダイパッド部１ａを樹脂シート３に押し付けて、ダイパッド部１ａと樹脂シート３との密着力を向上させることができる。
かかる工程で、樹脂封止用金型２０内に設置された半硬化状態の樹脂シート３は、まず、高温の樹脂封止用金型２０から熱をもらい、一旦溶融する。更に、溶融した樹脂シート３と、ダイパッド部１ａとが、加圧状態で注入される封止用樹脂１２により加圧され、固着される。
工程７：図８（ｇ）に示すように、封止用樹脂１２、樹脂シート３を加熱硬化させた後、樹脂封止用金型２０から取り出す。
工程４〜７は、いわゆるトランスファモールド工程となる。かかる工程では、樹脂シート３が溶融時に加圧されるが、樹脂封止用金型２０内全体が封止用樹脂１２により加圧されているため、樹脂シート３の厚さはほとんど変化しない。一方、樹脂封止用金型２０内の各部が封止用樹脂１２により同時に充填されるわけではなく、各部に圧力が均等にかかるまでの時間には、僅かであるが時間のずれが生じる。従って、樹脂シート３の特性としては、溶融時の流動性が小さい方が望ましい。
工程８：最後に、モールド樹脂２を完全硬化させるためのポストキュア、タイバーなどのフレーム余分部の切断等を行なう。更に、フレーム（外部端子）１の成形を行なうことにより、図１に示すような半導体装置１００が完成する。
なお、樹脂シート３は、エポキシ樹脂を主成分とし、主に熱伝導性を高める目的から、上述のようにＳｉＯ２等の絶縁性フィラーが充填されていることが好ましい。これらのフィラーは、また、樹脂シート３の線膨張係数を小さくする効果を持つため、ダイパッド部１ａや金属箔４との熱膨張係数の差が小さくなる。このため、温度変化に起因する剥離が発生しにくい、信頼性に優れたものとすることができる。
また、封止用樹脂１２も、樹脂シート３と同様に、エポキシ樹脂を主成分とする材料であることが好ましい。
また、樹脂シート３の裏面の金属箔４としては、金属板の他にセラミック等の絶縁性ブロックを用いても良い。
なお、本実施の形態１では、ＩＣチップ７等をボンディングワイヤ６、８にて接続しているが、例えば、金属薄板等の他の部材を用いても良い。更には、ＩＣチップ７とパワーチップ５の間の接続は、一旦中継フレームを介して接続する例を示したが、直接接続してもかまわない。
また、本実施の形態１では、ダイパッド部１ａと樹脂シート３とを直接接着したが、接着剤や密着性向上剤を介して接着しても良い。
実施の形態２．
図１０は、全体が２００で表される、本実施の形態２にかかる半導体装置の断面図である。図１０は、図１に示すＩ−Ｉ方向と同じ方向に見た断面図であり、図１０中、図３と同一符号は同一又は相当箇所を示す
半導体装置２００では、樹脂シート３の裏面に金属箔４が設けられていない点を除き、上述の半導体装置１００と同一構造となっている。
半導体装置２００においても、接続部１ｂに孔部１ｄが設けられたフレーム１を用いることにより、ダイパッド部１ａと樹脂シート３との密着性が向上し、半導体装置２００の放熱効率が向上する。更に、金属箔３を設けないため、コストの低減も可能となる。
実施の形態３．
図１１は、全体が３００で表される、本実施の形態３にかかる半導体装置の断面図である。図１１は、図１に示すＩ−Ｉ方向と同じ方向に見た断面図であり、図１１中、図３と同一符号は同一又は相当箇所を示す。
半導体装置３００では、段差の無いフレーム１、すなわち、ダイパッド部１ａ、接続部１ｂ、及びリード部１ｃが略同一平面にあるフレーム１が用いられる。フレーム１の接続部１ｂには、上述の半導体装置１００と同様、孔部１ｄが設けられている。
また、ダイパッド部１ａの裏面には、絶縁材３３を介して金属板３４が取り付けられている。絶縁材３３は、例えば、セラミックや樹脂から形成されるが、放熱効率を高めるために、モールド樹脂２より熱伝導率の大きな材料から形成される。
このように、段差の無いフレーム１においても、上述の半導体装置１００と同様に、ＸＹ平面内での剛性を小さくすることなく、Ｚ軸方向の剛性を小さくできる。従って、半導体装置３００においても、ダイパッド部１ａと絶縁材３３との密着性が向上し、半導体装置３００の放熱効率が向上する
なお、フレーム１と絶縁材３３との間に接着剤を介在させても良い。また、絶縁材３３と金属板３４との間に接着剤を介在させても良い。接着剤としては、例えば、エポキシ樹脂、シリコーン樹脂、ポリイミド樹脂、アクリル樹脂、エステル樹脂等の有機材料に、ＳｉＯ２、Ａｌ２Ｏ３、ＡｌＮ、Ｓｉ３Ｎ４、ＢＮ等のセラミックのフィラーを充填したものが用いられる。また、特に絶縁を要しない箇所には、銀や銅等の金属フィラーを充填してもよい。
実施の形態４．
図１２は、全体が４００で表される、本実施の形態４にかかる半導体装置の断面図である。図１２は、図１に示すＩ−Ｉ方向と同じ方向に見た断面図であり、図１２中、図３と同一符号は同一又は相当箇所を示す。
半導体装置４００でも、段差の無いフレーム１が用いられる。フレーム１の接続部１ｂには孔部１ｄが設けられている。
また、ダイパッド部１ａの裏面には、絶縁材３３が取り付けられている。絶縁材３３は、例えば、モールド樹脂２より熱伝導率の大きなセラミックや樹脂から形成される。
半導体装置４００でも、上述の半導体装置１００と同様に、ＸＹ平面内での剛性を小さくすることなく、Ｚ軸方向の剛性を小さくでき、ダイパッド部１ａと絶縁材３３との密着性を向上させ、半導体装置３００の放熱効率を向上させることができる。
また、絶縁材３３の裏面に金属板３４は設けないため、コストの低減が可能となる。
なお、フレーム１と絶縁材３３との間にエポキシ樹脂等の接着剤を介在させても良い。
本発明の実施の形態１にかかる半導体装置の斜視図である。 本発明の実施の形態１にかかる半導体装置の裏面図である。 本発明の実施の形態１にかかる半導体装置の断面図である。 本発明の実施の形態１にかかる半導体装置の内部のフレームを示す概略図である。 本発明の実施の形態１にかかるフレームの部分概略図である。 本発明の実施の形態１にかかるフレームの部分概略図である。 本発明の実施の形態１にかかる半導体装置の製造工程の断面図である。 本発明の実施の形態１にかかる半導体装置の製造工程の断面図である。 本発明の実施の形態１にかかる半導体装置の製造工程の概略図である。 本発明の実施の形態２にかかる半導体装置の断面図である。 本発明の実施の形態３にかかる半導体装置の断面図である。 本発明の実施の形態４にかかる半導体装置の断面図である。
符号の説明
１ フレーム、1ａ ダイパッド部、１ｂ 接続部、１ｃ リード部、１ｄ 孔部、２ モールド樹脂、３ 樹脂シート、４ 金属箔、５ パワーチップ、６、８ ボンディングワイヤ、７ ＩＣチップ、１００ 半導体装置。

Claims (9)

  1. チップが樹脂でモールドされた半導体装置であって、
    表面と裏面を備え、リード部、ダイパッド部、及び該リード部と該ダイパッド部とを接続する接続部とを含むフレームと、
    該ダイパッドの該表面に載置されたパワーチップと、
    対向する第１面と第２面とを備え、該ダイパッド部の該裏面がその第１面と接するように配置された絶縁体と、
    該絶縁体の該第１面上に、該パワーチップを封止するように設けられたモールド樹脂とを含み、
    該モールド樹脂に封止された該接続部が孔部を有することを特徴とする半導体装置。
  2. 上記リード部と上記ダイパッド部が段差を持つように上記接続部を介して接続されたことを特徴とする請求項１に記載の半導体装置。
  3. 上記孔部が、上記接続部から、上記リード部及び上記ダイパッド部まで延びて設けられたことを特徴とする請求項２に記載の半導体装置。
  4. 上記リード部、上記ダイパッド部、及び上記接続部が、略同一平面にあることを特徴とする請求項１に記載の半導体装置。
  5. 上記孔部から上記接続部の端部までの距離が、該接続部の板厚より大きいことを特徴とする請求項１〜４のいずれかに記載の半導体装置。
  6. 上記孔部が略矩形形状であることを特徴とする請求項１〜５のいずれかに記載の半導体装置。
  7. 上記絶縁体が、樹脂シート、セラミック、及び裏面に金属板を設けたセラミックからなる群から選択される一の絶縁体からなることを特徴とする請求項１〜６のいずれかに記載の半導体装置。
  8. チップを樹脂モールドした半導体装置の製造方法であって、
    表面と裏面を備え、孔部を有する接続部を介してリード部とダイパッド部が接続されたフレームを準備する工程と、
    第１面と第２面を有する絶縁体を準備する工程と、
    該ダイパッド部の該表面上にパワーチップを載置する工程と、
    該ダイパッド部の該裏面が該絶縁体の該第１面に接するように、該絶縁体の該第１面上に該フレームを配置する工程と、
    該パワーチップを埋め込むように、該接続部の方向から該ダイパッド部上に封止用樹脂を充填する工程とを含むことを特徴とする半導体装置の製造方法。
  9. 上記リード部と上記ダイパッド部が、段差を持つように上記接続部を介して接続され、上記封止用樹脂が、該孔部を通って上記ダイパッド部上に充填されることを特徴とする請求項８に記載の製造方法。

JP2004129254A 2004-04-26 2004-04-26 半導体装置およびその製造方法 Expired - Lifetime JP4515810B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004129254A JP4515810B2 (ja) 2004-04-26 2004-04-26 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004129254A JP4515810B2 (ja) 2004-04-26 2004-04-26 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2005311214A true JP2005311214A (ja) 2005-11-04
JP4515810B2 JP4515810B2 (ja) 2010-08-04

Family

ID=35439595

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004129254A Expired - Lifetime JP4515810B2 (ja) 2004-04-26 2004-04-26 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP4515810B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010086993A (ja) * 2008-09-29 2010-04-15 Sanyo Electric Co Ltd 樹脂シートおよびそれを用いた回路装置の製造方法
JP2014090137A (ja) * 2012-10-31 2014-05-15 Sanken Electric Co Ltd 半導体装置の製造方法および半導体装置
KR20140121204A (ko) * 2013-04-05 2014-10-15 페어차일드코리아반도체 주식회사 파워 모듈 및 그 제조 방법
CN108493181A (zh) * 2018-05-17 2018-09-04 深圳赛意法微电子有限公司 引线框架和半导体封装器件
CN112701093A (zh) * 2019-10-23 2021-04-23 三菱电机株式会社 半导体模块及电力转换装置
JPWO2022079759A1 (ja) * 2020-10-12 2022-04-21
WO2022138200A1 (ja) * 2020-12-23 2022-06-30 三菱電機株式会社 パワー半導体装置およびその製造方法ならびに電力変換装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62138455U (ja) * 1986-02-21 1987-09-01
JPS62219649A (ja) * 1986-03-20 1987-09-26 Hitachi Ltd 電子装置
JPH0328753U (ja) * 1989-07-28 1991-03-22
JPH0837268A (ja) * 1994-07-22 1996-02-06 Sony Corp リードフレーム
JPH09172126A (ja) * 1995-12-18 1997-06-30 Matsushita Electron Corp 樹脂封止型半導体装置およびその製造方法
JPH11260975A (ja) * 1998-03-09 1999-09-24 Hitachi Ltd 半導体装置およびその製造方法
JP2003124436A (ja) * 2001-10-19 2003-04-25 Hitachi Ltd 半導体装置
JP2003197664A (ja) * 2001-12-28 2003-07-11 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004087883A (ja) * 2002-08-28 2004-03-18 Sanyo Electric Co Ltd リードフレームおよびそれを用いた半導体装置の製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62138455U (ja) * 1986-02-21 1987-09-01
JPS62219649A (ja) * 1986-03-20 1987-09-26 Hitachi Ltd 電子装置
JPH0328753U (ja) * 1989-07-28 1991-03-22
JPH0837268A (ja) * 1994-07-22 1996-02-06 Sony Corp リードフレーム
JPH09172126A (ja) * 1995-12-18 1997-06-30 Matsushita Electron Corp 樹脂封止型半導体装置およびその製造方法
JPH11260975A (ja) * 1998-03-09 1999-09-24 Hitachi Ltd 半導体装置およびその製造方法
JP2003124436A (ja) * 2001-10-19 2003-04-25 Hitachi Ltd 半導体装置
JP2003197664A (ja) * 2001-12-28 2003-07-11 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004087883A (ja) * 2002-08-28 2004-03-18 Sanyo Electric Co Ltd リードフレームおよびそれを用いた半導体装置の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010086993A (ja) * 2008-09-29 2010-04-15 Sanyo Electric Co Ltd 樹脂シートおよびそれを用いた回路装置の製造方法
JP2014090137A (ja) * 2012-10-31 2014-05-15 Sanken Electric Co Ltd 半導体装置の製造方法および半導体装置
KR20140121204A (ko) * 2013-04-05 2014-10-15 페어차일드코리아반도체 주식회사 파워 모듈 및 그 제조 방법
KR102167858B1 (ko) * 2013-04-05 2020-10-20 온세미컨덕터코리아 주식회사 파워 모듈 및 그 제조 방법
CN108493181A (zh) * 2018-05-17 2018-09-04 深圳赛意法微电子有限公司 引线框架和半导体封装器件
CN112701093A (zh) * 2019-10-23 2021-04-23 三菱电机株式会社 半导体模块及电力转换装置
JPWO2022079759A1 (ja) * 2020-10-12 2022-04-21
JP7395010B2 (ja) 2020-10-12 2023-12-08 三菱電機株式会社 半導体モジュール
WO2022138200A1 (ja) * 2020-12-23 2022-06-30 三菱電機株式会社 パワー半導体装置およびその製造方法ならびに電力変換装置

Also Published As

Publication number Publication date
JP4515810B2 (ja) 2010-08-04

Similar Documents

Publication Publication Date Title
US7723839B2 (en) Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device
TWI404177B (zh) 功率半導體電路裝置及其製造方法
JP2005109100A (ja) 半導体装置およびその製造方法
US20100193920A1 (en) Semiconductor device, leadframe and method of encapsulating
CN101118895A (zh) 具有内置热沉的半导体器件
US8945992B2 (en) Power device package comprising metal tab die attach paddle (DAP) and method of fabricating the package
JP4146785B2 (ja) 電力用半導体装置
JP2005123495A (ja) 半導体装置の製造方法および半導体装置
JP2005191071A (ja) 半導体装置
JP2008263210A (ja) 電力用半導体装置
JP2006186170A (ja) 半導体装置
JP2005167075A (ja) 半導体装置
JP4515810B2 (ja) 半導体装置およびその製造方法
JP2006190728A (ja) 電力用半導体装置
JP2008181951A (ja) 固体撮像装置
US7816773B2 (en) Package structure and manufacturing method thereof
US6696750B1 (en) Semiconductor package with heat dissipating structure
JP4556732B2 (ja) 半導体装置及びその製造方法
JP2006210941A (ja) 半導体装置
KR200483254Y1 (ko) 반도체 패키지
JP4207791B2 (ja) 半導体装置
JP6907670B2 (ja) 半導体装置および半導体装置の製造方法
JP2009164511A (ja) 半導体装置およびその製造方法
JP6887476B2 (ja) 半導体パワーモジュール
JP2010141034A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061025

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100408

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100511

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100513

R150 Certificate of patent or registration of utility model

Ref document number: 4515810

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130521

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140521

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250