CN116169113B - 一种减少对pcb板热传导的qfn封装结构及其制备方法 - Google Patents
一种减少对pcb板热传导的qfn封装结构及其制备方法 Download PDFInfo
- Publication number
- CN116169113B CN116169113B CN202310432274.7A CN202310432274A CN116169113B CN 116169113 B CN116169113 B CN 116169113B CN 202310432274 A CN202310432274 A CN 202310432274A CN 116169113 B CN116169113 B CN 116169113B
- Authority
- CN
- China
- Prior art keywords
- chip
- packaging
- base island
- packaging frame
- pcb
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 67
- 238000002360 preparation method Methods 0.000 title claims abstract description 10
- 230000017525 heat dissipation Effects 0.000 claims abstract description 23
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 238000000465 moulding Methods 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 6
- 230000000694 effects Effects 0.000 abstract description 3
- 230000010354 integration Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 4
- 230000005855 radiation Effects 0.000 description 3
- 238000001816 cooling Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
本发明公开了一种减少对PCB板热传导的QFN封装结构及其制备方法，该封装结构包括封装框架，封装框架包括基岛、芯片和引脚，芯片设于基岛上，所述芯片与引脚通过引线连接。引脚设于封装框架的背面，封装框架的背面为PCB板贴装面，基岛设于封装框架的正面。本发明创造性的将基岛和芯片设置在封装框架的正面，而封装框架的背面是PCB板贴装面，芯片所产生的热量直接从封装框架的正面进行大部分散热，减少了传导到PCB板的热量，有效解决QFN封装结构的散热问题，能节省空间，更好地支撑集成电路封装产品的高密度化和集成化发展。本发明公开的QFN封装结构的制备方法，工艺简单，散热效果好。
Description
技术领域
本发明涉及半导体封装技术领域，更具体涉及一种减少对PCB板热传导的QFN封装结构及其制备方法。
背景技术
随着半导体行业的快速发展，集成电路封装产品也通过不断减小最小特征尺寸来提高各种电子元器件的集成密度。目前，集成度及功耗的快速提升，过热成为电子设备故障的首要原因。而QFN封装结构作为现阶段主流封装的一种，如何在板级散热方面做进一步提升也是一个亟待攻克的难关。
QFN封装（QuadFlatNo-leadsPackage，方形扁平无引脚封装）产品为表面贴装型封装之一，其在PCB板（Printed Circuit Board，中文名称为印制电路板，又称印刷线路板，是重要的电子部件，是电子元器件的支撑体，是电子元器件电气相互连接的载体）中应用很广。
传统的QFN封装结构中芯片与PCB板相临设置，如图1所示，引脚4、基岛2、芯片3都是设在封装框架1的背面102，封装框架1的背面102是PCB板贴装面。热量从芯片传导到PCB板，导致PCB板热量增加，增加了PCB板的热失效概率。而现有技术中存在的增加散热的方案，大部分是在QFN封装结构内置散热片，但是因为QFN封装结构中的散热焊盘与PCB板相临，热量不可避免的会先从芯片传导到PCB板，进而导致PCB板的热量增加。
因此，亟需一种新型的QFN封装结构，以解决散热问题。
发明内容
为了解决上述问题，本发明公开了一种减少对PCB板热传导的QFN封装结构及其制备方法，能够解决传统QFN封装结构的散热问题。
一方面，本发明公开了一种减少对PCB板热传导的QFN封装结构，该封装结构包括封装框架。封装框架包括基岛、芯片和引脚，芯片设于基岛上，所述芯片与引脚通过引线连接。引脚设于封装框架的背面，封装框架的背面为PCB板贴装面，基岛设于封装框架的正面。本发明创造性的将基岛和芯片设置在封装框架的正面，而封装框架的背面是PCB板贴装面，芯片所产生的热量直接从封装框架的正面进行大部分散热，减少了传导到PCB板的热量，有效解决QFN封装结构的散热问题。
在一些实施方式中，引脚设有向基岛方向延伸的连接部，所述连接部与芯片通过引线连接。因为将基岛和芯片都设置在了封装框架的正面，芯片和引脚之间的距离可能会增大，那么芯片与引脚之间则需要较长的引线来实现电性连接，由此可能会影响封装结构的良率。为了解决可能出现的该问题，可以通过在引脚上设有向基岛方向延伸的连接部，通过连接部和芯片实现电性连接，保证封装结构的良率。
在一些实施方式中，封装结构的正面设有散热结构，基岛设于散热结构上。通过散热结构的设置，辅助将热量散发出去，更加减少传导到PCB板的热量。
在一些实施方式中，引脚和连接部一体成型。
在一些实施方式中，封装框架还包括包覆芯片和基岛的塑封层。
另一方面，本发明还公开了上述QFN封装结构的制备方法，该方法包括以下步骤：
S1、提供封装框架，封装框架的背面为PCB板贴装面；在所述封装框架的背面设置引脚，封装框架的正面设置基岛；
S2、将芯片设置于基岛上，芯片和引脚之间通过引线电性连接；
S3、塑封封装框架，形成包覆芯片和基岛的塑封层。
在一些实施方式中，封装框架的正面先设置散热结构，再将基岛设置在散热结构上。
在一些实施方式中，引脚设有连接部；在芯片和连接部通过引线连接工艺时，在连接部和封装框架内的顶部之间设置支撑部。
与现有技术相比，本发明的有益效果是：
本发明公开的减少对PCB板热传导的QFN封装结构，创造性的将基岛和芯片设置在封装框架的正面，而封装框架的背面是PCB板贴装面，芯片所产生的热量直接从封装框架的正面进行大部分散热，减少了传导到PCB板的热量，有效解决QFN封装结构的散热问题。
本发明还提供了上述QFN封装结构的制备方法，工艺简单，散热效果好，能节省空间，更好地支撑集成电路封装产品的高密度化和集成化发展。
附图说明
图1为本发明背景技术中传统的封装结构的结构示意图；
图2为本发明实施例1中封装结构的结构示意图；
图3为本发明实施例2中封装结构的侧面结构示意图；
图4为本发明实施例3中封装结构的结构示意图；
图5为为本发明实施例4中封装结构制备方法中支撑部的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。
实施例1
本实施例公开了一种实施方式的减少对PCB板热传导的QFN封装结构。如图2所示，该封装结构包括封装框架1。封装框架1包括基岛2、芯片3和引脚4，芯片3设于基岛2上，芯片3与引脚4通过引线5连接。引脚4设于封装框架1的背面102，封装框架1的背面102为PCB板贴装面，基岛2设于封装框架1的正面101。封装框架1还包括包覆芯片3和基岛2的塑封层7。
本实施例中，创造性的将基岛2和芯片3设置在封装框架1的正面，而封装框架1的背面102是PCB板贴装面，芯片3所产生的热量直接从封装框架1的正面101进行大部分散热，减少了传导到PCB板的热量，有效解决了QFN封装结构的散热问题。
在具体实施时，引脚4设置一个凹台402，便于将引线5连接至引脚4。
本实施例仅示出了封装框架1中含有一个基岛2、芯片3的结构，具体实施时，基岛2、芯片3的数量可以根据集成电路的需要设置，基岛2、芯片3设置在封装框架1的正面101的整体结构不受其数量限制。
实施例2
本实施例公开了另一种实施方式的减少对PCB板热传导的QFN封装结构。如图3所示，该封装结构和实施例1的不同之处在于：引脚4设有向基岛2方向延伸的连接部401，连接部401与芯片3通过引线5连接。
因为将基岛2和芯片3都设置在了封装框架1的正面101，芯片3和引脚4之间的距离可能会增大，那么芯片3与引脚4之间则需要较长的引线5来实现电性连接，由此可能会影响封装结构的良率。为了解决可能出现的该问题，本实施例通过在引脚4上设有向基岛2方向延伸的连接部401，再通过连接部401和芯片3实现电性连接，以此来保证封装结构的良率。
具体实施时，引脚4和连接部401一体成型，结构简单。
实施例3
本实施例公开了另一种实施方式的减少对PCB板热传导的QFN封装结构。如图4所示，该封装结构和实施例1的不同之处在于：封装框架1的正面101设有散热结构6，基岛2设于散热结构6上。
本实施例中，通过散热结构6的设置，辅助将热量散发出去，更加减少传导到PCB板的热量。
具体实施时，散热结构6可以为散热片。
实施例4
本实施例公开了QFN封装结构的制备方法，该方法包括以下步骤：
S1、提供封装框架1，封装框架1的背面102为PCB板贴装面；在所述封装框架1的背面102设置引脚4，封装框架1的正面设置基岛2；
S2、将芯片3设置于基岛2上，芯片3和引脚4之间通过引线5电性连接；
S3、塑封封装框架1，形成包覆芯片3和基岛2的塑封层。
步骤S1中，引脚4还可以设置向基岛2方向延伸的连接部401，连接部401与芯片3通过引线5连接。
在步骤S2的引线5连接过程中，为了增加连接部401的结构稳定性，可以设置支撑部8。如图5所示，该支撑部8设置在连接部401和封装框架1内的顶部之间。设置支撑部8，可以防止芯片3与引脚4的连接部401之间进行引线5键合工艺时，劈刀的力将引脚4的连接部401弄变形，影响连接效果。完成引线5的连接之后，撤除支撑部8，再进行后续的步骤。
在具体实施时，封装框架1的正面先设置散热结构6，再将基岛2设置在散热结构6上。通过散热结构6的设置，辅助将热量散发出去，更加减少传导到PCB板的热量。
以上所述的仅是本发明的一些实施方式，应当指出，对于本领域的普通技术人员来说，在不脱离本发明的创造构思的前提下，还可以做出其它变形和改进，这些都属于本发明的保护范围。
Claims (1)
1.一种减少对PCB板热传导的QFN封装结构，包括封装框架，所述封装框架包括基岛、芯片和引脚，所述芯片设于基岛上，所述芯片与引脚通过引线连接，其特征在于，所述引脚设于封装框架的背面，所述封装框架的背面为PCB板贴装面，所述基岛设于封装框架的正面；所述引脚设有向基岛方向延伸的连接部，所述连接部与芯片通过引线连接；所述引脚和连接部一体成型；所述封装结构的正面设有散热结构，所述基岛设于散热结构上；所述封装框架还包括包覆芯片和基岛的塑封层；
所述QFN封装结构的制备方法包括以下步骤：
S1、提供封装框架，所述封装框架的背面为PCB板贴装面；在所述封装框架的背面设置引脚，封装框架的正面设置基岛；
S2、将芯片设置于基岛上，芯片和引脚之间通过引线电性连接；
S3、塑封封装框架，形成包覆芯片和基岛的塑封层；
在芯片和连接部通过引线连接工艺时，在连接部和封装框架内的顶部之间设置支撑部；完成引线的连接之后，撤除支撑部，再进行后续的步骤；
所述封装框架的正面先设置散热结构，再将基岛设置在散热结构上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310432274.7A CN116169113B (zh) | 2023-04-21 | 2023-04-21 | 一种减少对pcb板热传导的qfn封装结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310432274.7A CN116169113B (zh) | 2023-04-21 | 2023-04-21 | 一种减少对pcb板热传导的qfn封装结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116169113A CN116169113A (zh) | 2023-05-26 |
| CN116169113B true CN116169113B (zh) | 2023-08-04 |
Family
ID=86422233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310432274.7A Active CN116169113B (zh) | 2023-04-21 | 2023-04-21 | 一种减少对pcb板热传导的qfn封装结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116169113B (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN2911961Y (zh) * | 2006-06-13 | 2007-06-13 | 天水华天科技股份有限公司 | 芯片倒装型封装件 |
| KR20140121204A (ko) * | 2013-04-05 | 2014-10-15 | 페어차일드코리아반도체 주식회사 | 파워 모듈 및 그 제조 방법 |
| KR101458755B1 (ko) * | 2013-06-13 | 2014-11-07 | 에스티에스반도체통신 주식회사 | 히트 스프레더를 구비한 웨이퍼 레벨 패키지의 제조방법 |
| KR20170008023A (ko) * | 2015-07-13 | 2017-01-23 | 페어차일드코리아반도체 주식회사 | 반도체 패키지 및 그의 제조 방법 |
| CN109727943A (zh) * | 2019-02-27 | 2019-05-07 | 无锡新洁能股份有限公司 | 一种具有低热阻的半导体器件封装结构及其制造方法 |
| CN208873713U (zh) * | 2018-11-15 | 2019-05-17 | 镓能半导体（佛山）有限公司 | 一种氮化镓器件 |
| CN111192860A (zh) * | 2018-11-15 | 2020-05-22 | 镓能半导体（佛山）有限公司 | 一种氮化镓器件及氮化镓器件的封装方法 |
| CN112802823A (zh) * | 2021-03-30 | 2021-05-14 | 江苏芯德半导体科技有限公司 | 一种emi屏蔽的晶圆级芯片封装结构及封装方法 |
| CN114267598A (zh) * | 2021-12-07 | 2022-04-01 | 宜确半导体（苏州）有限公司 | 一种射频前端集成电路的封装结构以及封装方法 |
| CN114975337A (zh) * | 2022-06-02 | 2022-08-30 | 江苏长电科技股份有限公司 | 引线框架、半导体器件及封装工艺 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6781243B1 (en) * | 2003-01-22 | 2004-08-24 | National Semiconductor Corporation | Leadless leadframe package substitute and stack package |
| US7344919B2 (en) * | 2005-09-26 | 2008-03-18 | International Business Machines Corporation | Method for using gel package structure enhancing thermal dissipation between compressed printed circuit board and heat sink mechanical stiffener |
| SG132533A1 (en) * | 2005-11-21 | 2007-06-28 | St Microelectronics Asia | Ultra-thin quad flat no-lead (qfn) package and method of fabricating the same |
| DE102006000724A1 (de) * | 2006-01-03 | 2007-07-12 | Infineon Technologies Ag | Halbleiterbauteil mit Durchgangskontakten und mit Kühlkörper sowie Verfahren zur Herstellung des Halbleiterbauteils |
-
2023
- 2023-04-21 CN CN202310432274.7A patent/CN116169113B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN2911961Y (zh) * | 2006-06-13 | 2007-06-13 | 天水华天科技股份有限公司 | 芯片倒装型封装件 |
| KR20140121204A (ko) * | 2013-04-05 | 2014-10-15 | 페어차일드코리아반도체 주식회사 | 파워 모듈 및 그 제조 방법 |
| KR101458755B1 (ko) * | 2013-06-13 | 2014-11-07 | 에스티에스반도체통신 주식회사 | 히트 스프레더를 구비한 웨이퍼 레벨 패키지의 제조방법 |
| KR20170008023A (ko) * | 2015-07-13 | 2017-01-23 | 페어차일드코리아반도체 주식회사 | 반도체 패키지 및 그의 제조 방법 |
| CN208873713U (zh) * | 2018-11-15 | 2019-05-17 | 镓能半导体（佛山）有限公司 | 一种氮化镓器件 |
| CN111192860A (zh) * | 2018-11-15 | 2020-05-22 | 镓能半导体（佛山）有限公司 | 一种氮化镓器件及氮化镓器件的封装方法 |
| CN109727943A (zh) * | 2019-02-27 | 2019-05-07 | 无锡新洁能股份有限公司 | 一种具有低热阻的半导体器件封装结构及其制造方法 |
| CN112802823A (zh) * | 2021-03-30 | 2021-05-14 | 江苏芯德半导体科技有限公司 | 一种emi屏蔽的晶圆级芯片封装结构及封装方法 |
| CN114267598A (zh) * | 2021-12-07 | 2022-04-01 | 宜确半导体（苏州）有限公司 | 一种射频前端集成电路的封装结构以及封装方法 |
| CN114975337A (zh) * | 2022-06-02 | 2022-08-30 | 江苏长电科技股份有限公司 | 引线框架、半导体器件及封装工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116169113A (zh) | 2023-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2005470B1 (en) | Lead frame based, over-molded semiconductor package with integrated through hole technology (tht) heat spreader pin(s) and associated method of manufacturing | |
| US6559525B2 (en) | Semiconductor package having heat sink at the outer surface | |
| US6246111B1 (en) | Universal lead frame type of quad flat non-lead package of semiconductor | |
| USRE42653E1 (en) | Semiconductor package with heat dissipating structure | |
| US9130064B2 (en) | Method for fabricating leadframe-based semiconductor package with connecting pads top and bottom surfaces of carrier | |
| JP3291368B2 (ja) | ボールグリッドアレイ型半導体パッケージの構造 | |
| US7551455B2 (en) | Package structure | |
| JPH1174404A (ja) | ボールグリッドアレイ型半導体装置 | |
| JP2000058735A (ja) | リードフレーム、半導体装置及び半導体装置の製造方法 | |
| CN116169113B (zh) | 一种减少对pcb板热传导的qfn封装结构及其制备方法 | |
| KR20010056618A (ko) | 반도체패키지 | |
| KR950012925B1 (ko) | 반도체 리이드 프레임 | |
| JP2012074599A (ja) | 半導体装置の製造方法 | |
| KR0119757Y1 (ko) | 반도체 패키지 | |
| CN219267648U (zh) | 一种半导体芯片封装结构 | |
| US20230028579A1 (en) | Semiconductor device and a method of manufacturing of a semiconductor device | |
| CN102104031A (zh) | 单岛外露的双岛结构引线框 | |
| CN114068470A (zh) | 一种拓展球栅阵列封装i/o口的结构及其制作方法 | |
| JP3100833B2 (ja) | プラスティック・パッケージ | |
| JP2001053212A (ja) | Ｉｃパッケージおよびその製造方法 | |
| KR20050011208A (ko) | 방열판을 갖는 반도체 칩 패키지와 그 제조 방법 | |
| CN115696777A (zh) | 一种电源转换模块的qfn封装方法 | |
| KR20000009885A (ko) | 볼 그리드 어레이 타입의 반도체 패키지 | |
| KR0119755Y1 (ko) | 반도체 패키지 | |
| CN117293116A (zh) | 一种增强散热的半导体封装结构和生产方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: 210000 No. 8, Linchun Road, Pukou Economic Development Zone, Pukou District, Nanjing, Jiangsu Province Patentee after: Jiangsu Xinde Semiconductor Technology Co.,Ltd. Country or region after: China Address before: 210000 No. 8, Linchun Road, Pukou Economic Development Zone, Pukou District, Nanjing, Jiangsu Province Patentee before: Jiangsu Xinde Semiconductor Technology Co.,Ltd. Country or region before: China |
|
| CP03 | Change of name, title or address |