JPH07273669A

JPH07273669A - エラー訂正方法

Info

Publication number: JPH07273669A
Application number: JP4340294A
Authority: JP
Inventors: Yoichiro Sako; 曜一郎佐古; Kentaro Odaka; 健太郎小高
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1992-12-21
Filing date: 1992-12-21
Publication date: 1995-10-20

Abstract

(57)【要約】【目的】エラー訂正処理作業の簡易化を図る。【構成】エラー訂正時に用いるエラーロケーション多
項式として、受信されたｎワードのデータの中に２ワー
ドのエラーがあるとして求めた、Ａα²ⁱ＋Ｂαⁱ＋Ｃ＝０但し、ｉはエラーロケーションの係数Ａ，Ｂ，Ｃをそれ
ぞれのシンドロームから求めると共に、 α²ⁱ＋Ｄαⁱ＋Ｅ＝０但しｉはエラーロケーションとしたときの係数Ｄ，Ｅ及
びＤ²／Ｅを係数Ａ，Ｂ，Ｃを用いて求めて、Ａ＝Ｂ＝
Ｃ＝０か否か判別し、この判別結果よりエラー数、エラ
ーロケーション、エラー値を求めるようにした。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、バーストエラー及び
ランダムエラーの何れに対してもエラー訂正能力が高
く、然もエラー検出の見逃し又は誤った訂正を生ずるお
それが低減されたエラー訂正方法に関する。

【０００２】

【発明の概要】この発明は、エラー訂正時に用いるエラ
ーロケーション多項式として、受信されたｎワードのデ
ータの中に２ワードのエラーがあるとして求めた、Ａα²ⁱ＋Ｂαⁱ＋Ｃ＝０但し、ｉはエラーロケーションの係数Ａ，Ｂ，Ｃをそれ
ぞれのシンドロームから求めると共に、 α²ⁱ＋Ｄαⁱ＋Ｅ＝０但しｉはエラーロケーションとしたときの係数Ｄ，Ｅ及
びＤ²／Ｅを係数Ａ，Ｂ，Ｃを用いて求めて、Ａ＝Ｂ＝
Ｃ＝０か否か判別し、この判別結果よりエラー数、エラ
ーロケーション、エラー値を求めるようにしたもので、
エラー訂正処理作業の簡易化を図ることができる。

【０００３】

【従来の技術】本願出願人は、先にバーストエラーに対
して有効なデータ伝送方法としてクロスインターリーブ
と称するものを提案している。これは、第１の配列状態
にある複数チャンネルのＰＣＭデータ系列の各々に含ま
れる１ワードを第１のエラー訂正符号器に供給すること
によって第１のチェックワード系列を発生させ、この第
１のチェックワード系列及び複数チャンネルのＰＣＭデ
ータ系列を第２の配列状態とし、夫々に含まれる１ワー
ドを第２のエラー訂正符号器に供給することによって第
２のチェックワード系列を発生させるもので、ワード単
位でもって二重のインターリーブ（配列の並び変え）を
行なうものである。インターリーブは、共通のエラー訂
正ブロックに含まれるチェックワード及びＰＣＭデータ
を分散させて伝送し、受信側において元の配列に戻した
ときに、共通のエラー訂正ブロックに含まれる複数ワー
ドのうちのエラーワード数を少なくしようとするもので
ある。つまり、伝送時にバーストエラーが生じるとき
に、このバーストエラーを分散化することができる。か
かるインターリーブを二重に行なえば、第１及び第２の
チェックワードの夫々が別々のエラー訂正ブロックを構
成することになるので、チェックワードの何れか一方で
エラーを訂正できないときでも、その他方を用いてエラ
ーを訂正することができ、したがってエラー訂正能力を
一層向上させることができる。

【０００４】ところで、１ワード中の１ビットでも誤っ
ているときには、１ワード全体が誤っているものとして
取り扱われるので、ランダムエラーが比較的多い受信デ
ータを扱う場合には、必ずしもエラー訂正能力が充分で
あるとは言えない。

【０００５】これは、例えば１ブロック内の所定ワード
例えば２ワードエラーまで検出訂正でき、エラーロケー
ションが判っているときには、それ以上の３ワードエラ
ー或いは４ワードエラーも訂正することができる訂正能
力の高い誤り訂正符号（隣接（ｂ−ａｄｊａｃｅｎｔ）
コードの一種）を上述の多重インターリーブと組合せる
ことにより改善することができる。

【０００６】また、この誤り訂正符号は、１ワードエラ
ーだけを訂正の対象とする場合には、復号器の構成を頗
る簡単とできる特徴を有している。

【０００７】この種の誤り訂正符号について以下説明す
る。誤り訂正符号を記述する場合、ベクトル表現或いは
巡回群による表現が用いられる。まず、ＧＦ（２）上で
は、既約なｍ次の多項式Ｆ（ｘ）を考える。“０”と
“１”の元しか存在しない体ＧＦ（２）の上では、既約
な多項式Ｆ（ｘ）は、根を持たない。そこで（Ｆ（ｘ）
＝０）を満足する仮想的な根αを考える。このとき、零
元を含むαのべき乗で表わされる２^m個の相異なる元
０，α，α²，α ³‥‥α^2m-1は、拡大体ＧＦ（２^m）
を構成する。ＧＦ（２^m）は、ＧＦ（２）の上のｍ次の
既約多項式Ｆ（ｘ）を法とする多項式環である。ＧＦ
（２^m）の元は、１，α＝｛ｘ｝，α²＝｛ｘ²｝‥‥
α^m-1＝｛ｘ^m-1｝の線形結合で書き表わすことができ
る。即ち、 α₀＋ａ₁｛ｘ｝＋ａ₂｛ｘ²｝＋‥‥＋ａ_m-1｛ｘ
_m-1｝＝ａ₀＋ａ₁α＋ａ₂α²＋‥‥＋ａ_m-1α^m-1 あるいは（ａ_m-1，ａ_m-2‥‥ａ₂，ａ₁，ａ₀）ここ
で、ａ₀，ａ₁‥‥ａ _m-1∈ＧＦ（２）となる。一例と
して、ＧＦ（２⁸）を考えると、（ｍｏｄ．Ｆ（ｘ）＝
ｘ⁸＋ｘ⁴＋ｘ ³＋ｘ²＋１）で全ての８ビットのデー
タはａ₇ｘ⁷＋ａ₆ｘ⁶＋ａ₅ｘ⁵＋ａ₄ｘ⁴＋ａ₃ｘ³＋
ａ₂ｘ²＋ａ₁ｘ＋ａ ₀又は（ａ₇，ａ₆，ａ₅，
ａ₄，ａ₃，ａ₂，ａ₁，ａ₀）で書きあらわせるの
で、例えばａ₇をＭＳＢ側、ａ₀をＬＳＢ側に割り当て
る。ａ_nは、ＧＦ（２）に属するので、０又は１であ
る。

【０００８】また、多項式Ｆ（ｘ）から（ｍ×ｍ）の下
記の行列Ｔが導かれる。

【０００９】他の表現としては、巡回群を用いたものが
ある。これは、ＧＦ（２^m）から０元を除く、残りの元
が位数２^m-1の乗法群をなすことを利用するものであ
る。ＧＦ（２^m）の元の巡回群を用いて表現すると０，
１（＝α^2m-1），α，α²，α ³‥‥α^2m-2となる。

【００１０】さて、この発明の一例では、ｍビットを１
ワードとし、ｎワードで１ブロックを構成するとき、下
記のパリティ検査行列Ｈにもとづいてｋ個のチェックワ
ードを発生するようにしている。

【００１１】また、行列Ｔによっても同様にパリティ検
査行列Ｈを表現することができる。但し、Ｉは、（ｍ×ｍ）の単位行列である。

【００１２】上述のように、根αを用いた表現と生成行
列Ｔを用いた表現とはお互いに類似している。

【００１３】例えば、４個（ｋ＝４）のチェックワード
を用いる場合を例にとると、パリティ検査行列Ｈはとなる。受信データの１ブロックを列ベクトルＶ＝（Ｗ
^n-1，Ｗ ^n-2‥‥Ｗ ₁，Ｗ ₀）（但しＷ _i＝Ｗ_i＋
ｅ_i，ｅ_i：エラーパターン）とすると受信側で発生す
る４個のシンドロームＳ₀，Ｓ₁，Ｓ₂，Ｓ₃はとなる。この誤り訂正符号は、４ワードまでのエラー訂
正能力を有している。すなわち、ひとつのエラー訂正ブ
ロック内の２ワードエラーまでのエラー検出訂正が可能
であり、エラーロケーションがわかっているときには、
３ワードエラー又は４ワードエラーの訂正が可能であ
る。

【００１４】１ブロック中に４個のチェックワード（ｐ
＝Ｗ₃，ｑ＝Ｗ₂，ｒ＝Ｗ₁，ｓ＝Ｗ₀）が含まれる。
このチェックワードは、下記の４元連立方程式を解けば
求められる。但し、Σは、Σを意味する。ｐ＋ｑ＋ｒ＋ｓ＝ΣＷ_i＝ａ α³ｐ＋α²ｑ＋αｒ＋ｓ＝ΣαⁱＷ_i＝ｂ α⁶ｐ＋α⁴ｑ＋α²ｒ＋ｓ＝Σα²ⁱＷ_i＝ｃ α⁹ｐ＋α⁶ｑ＋α³ｒ＋ｓ＝Σα³ⁱＷ_i＝ｄ計算過程を省略し、結果のみを示すと、となる。このようにしてチェックワードｐ，ｑ，ｒ，ｓ
を形成するのが送信側に設けられた符号器の役目であ
る。

【００１５】次に、上述のように形成されたチェックワ
ードを含むデータが伝送され、受信された場合のエラー
訂正の基本的アルゴリズムについて説明する。（１）エラーがない場合：Ｓ₀＝Ｓ₁＝Ｓ₂＝Ｓ₃＝０（２）１ワードエラー（エラーロケーションｉにおける
エラーパターンをｅ_iとする）の場合：Ｓ₀＝ｅ_i，Ｓ
₁＝αⁱｅ_i，Ｓ₂＝α²ⁱｅ_i，Ｓ₃＝α³ⁱｅ_iしたが
って αⁱＳ₀＝Ｓ₁ αⁱＳ₁＝Ｓ₂ αⁱＳ₂＝Ｓ₃ となり、ｉを順次変えたときに、この関係が成立するか
どうかで１ワードエラーかどうかを判定できる。或いはとなり、αⁱのパターンを予めＲＯＭに記憶されている
変換テーブルを参照することにより、エラーロケーショ
ンｉが分かる。そのときのシンドロームＳ₀がエラーパ
ターンｅ_iそのものとなる。（３）２ワードエラー（ｅ_i，ｅ_j）の場合Ｓ₀＝ｅ_i＋ｅ_j Ｓ₁＝αⁱｅ_i＋α^jｅ_j Ｓ₂＝α²ⁱｅ_i＋α^2jｅ_j Ｓ₃＝α³ⁱｅ_i＋α^3jｅ_j 上式を変形すると α^jＳ₀＋Ｓ₁＝（αⁱ＋α^j）ｅ_i α^jＳ₁＋Ｓ₂＝αⁱ（αⁱ＋α^j）ｅ_i α^jＳ₂＋Ｓ₃＝α²ⁱ（αⁱ＋α^j）ｅ_i したがって αⁱ（α^jＳ₀＋Ｓ₁）＝α^jＳ₁＋Ｓ₂ αⁱ（α^jＳ₁＋Ｓ₂）＝α^jＳ₂＋Ｓ₃ が成立すれば、２ワードエラーと判定され、エラーロケ
ーションｉ，ｊが分かる。つまり、ｉ及びｊの組合せを
変えて、上式の関係が成立するかどうかを調べる。その
ときのエラーパターンは（４）３ワードエラー（ｅ_i，ｅ_j，ｅ_k）の場合：Ｓ₀＝ｅ_i＋ｅ_j＋ｅ_k Ｓ₁＝αⁱｅ_i＋α^jｅ_j＋α^kｅ_k Ｓ₂＝α²ⁱｅ_i＋α^2jｅ_j＋α^2kｅ_k Ｓ₃＝α³ⁱｅ_i＋α^3jｅ_j＋α^3kｅ_k 上式を変形すると α^kＳ₀＋Ｓ₁＝（αⁱ＋α^k）ｅ_i＋（α^j＋α^k）
ｅ_j α^kＳ₁＋Ｓ₂＝αⁱ（αⁱ＋α^k）ｅ_i＋α^j（α^j
＋α^k）ｅ_j α^kＳ₂＋Ｓ₃＝α²ⁱ（αⁱ＋α^k）ｅ_i＋α^2j（α^j
＋α^k）ｅ_j したがって α^j（α^kＳ₀＋Ｓ₁）＋（α^kＳ₁＋Ｓ₂）＝（αⁱ＋α^j）（αⁱ＋α^k）ｅ_i α^j（α^kＳ₁＋Ｓ₂）＋（α^kＳ₂＋Ｓ₃）＝αⁱ（αⁱ＋α^j）（αⁱ＋α^k）ｅ_i 上式から αⁱ（α^j（α^kＳ₀＋Ｓ₁）＋（α^kＳ₁＋Ｓ₂））＝α^j（α^kＳ₁＋Ｓ₂）＋（α^kＳ₂＋Ｓ₃）が成立すれば、３ワードエラーと判定できる。そのとき
の各エラーパターンはで求められる。実際には、３ワードエラーの訂正のため
の構成が複雑となり、訂正動作に要する時間も長くな
る。そこでポインタによってｉ，ｊ，ｋ，ｌのエラーロ
ケーションが分かっている場合と組合せ、そのときのチ
ェック用に上式を用い、エラー訂正演算を行なうことが
実用的である。（５）４ワードエラー（ｅ_i，ｅ_j，ｅ_k，ｅ_l）の場
合：Ｓ₀＝ｅ_i＋ｅ_j＋ｅ_k＋ｅ_l Ｓ₁＝αⁱｅ_i＋α^jｅ_j＋α^kｅ_k＋α^lｅ_l Ｓ₂＝α²ⁱｅ_i＋α^2jｅ_j＋α^2kｅ_k＋α^2lｅ_l Ｓ₃＝α³ⁱｅ_i＋α^3jｅ_j＋α^3kｅ_k＋α^3lｅ_l 上式を変形すると

【００１６】ポインタによってエラーロケーション
（ｉ，ｊ，ｋ，ｌ）が分かっている場合には、上述の演
算によってエラー訂正を行なうことができる。

【００１７】また、特公昭５６−２０５７５号公報には
次のようなエラー訂正方法が記載されている。

【００１８】すなわち、これはリード・ソロモン符号の
符号語に対し、 σ（ｘ）＝ｘ^e＋σ₁ｘ^e-1＋‥‥＋σ_e（ｅはエラー
数）で表わされるエラーロケーション多項式を求め、その根
を計算することによりエラーの訂正をするもので、次の
ステップからなる。上記符号語から複数のシンドロームＳ_iを発生す
る。下記の（ｉ）乃至（ｖ）の操作を行なって上記エラ
ー数ｅを調べることにより、上記シンドロームＳ_iと上
記エラーロケーション多項式の係数σ₁乃至σ_eとの関
係を示す方程式Ｓ_i+e＋σ₁Ｓ_i+e-1＋‥‥＋σ_e-1Ｓ
_i+1＋σ_eＳ_i＝０を解いて上記係数σ₁乃至σ_eを計
算する。（ｉ）すべてのシンドロームＳ_iが０であればｅ＝０と
する。（ii）Ｓ₀≠０のときにσ＝Ｓ₁／Ｓ₀を計算して、こ
のときＳ₂＋σＳ₁＝Ｓ ₃＝σＳ₂＝０であれば、ｅ＝
１とする。（iii ）Ｓ₀＝０及びＳ₁≠０のとき又は（ii）におい
てＳ₀≠０及びＳ₂＋σＳ₂≠０のときに、 σ₁＝（Ｓ₁Ｓ₂＋Ｓ₀Ｓ₃）／（Ｓ₁ ²＋Ｓ₀Ｓ₂）、 σ₂＝（Ｓ₁Ｓ₃＋Ｓ₂ ²）／（Ｓ₁ ²＋Ｓ₀Ｓ₂）及びＤ＝Ｓ₄＋σ₁Ｓ₃＋σ₂Ｓ₂を計算して、Ｄ＝０であ
れば、ｅ＝２とする。（iv）（ii）においてＳ₃＋σＳ₂≠０のとき、（iii
）においてＤ≠０のとき、又はＳ₀＝Ｓ₁＝０及びＳ²
≠０のときには、ｅ＝３とする。（ｖ）Ｓ₀＝Ｓ₁＝Ｓ₂＝０であり且つ３≦ｉ≦５とな
る或るｉについてＳ_i≠０であればｅ＞３とする。上記エラーロケーション多項式の根を計算してエラ
ーロケーション及びエラー値を算出し、このエラーロケ
ーション及びエラー値を用いて符号語のエラーを訂正す
る。

【００１９】

【発明が解決しようとする問題点】上述の従来技術のエ
ラー訂正の基本的アルゴリズムは、シンドロームＳ₀〜
Ｓ ₃を用いて第１ステップでエラーの有無をチェック
し、第２ステップで１ワードエラーかどうかをチェック
し、第２ステップで１ワードエラーかどうかをチェック
し、第３ステップで２ワードエラーかどうかをチェック
するもので、２ワードエラーまでも訂正しようとすると
きには、全てのステップを終了するまでに要する時間が
長くなり、特に２ワードエラーのエラーロケーションを
求めるときにこのような問題が生じる。

【００２０】また、エラーワード数がわかった後に、エ
ラーロケーション多項式の根を計算してエラーロケーシ
ョン及びエラー値を算出する処理も必要であり、訂正処
理ステップが多数必要で、この点でも訂正処理時間が長
くなる欠点がある。

【００２１】

【問題点を解決するための手段】この発明においては、
例えば前記従来技術の前者の例のようなエラー訂正符号
を用いるエラー訂正方法において、受信されたｎワード
のデータ中に２ワードのエラーがあるとして求めたエラ
ーロケーション方程式Ａα²ⁱ＋Ｂαⁱ＋Ｃ＝０但しｉはエラーロケーションの各項の係数Ａ，Ｂ，Ｃを
上記それぞれのシンドロームから求めると共に、エラー
ロケーション方程式を α²ⁱ＋Ｄαⁱ＋Ｅ＝０但しｉはエラーロケーションとしたときの各項の係数
Ｄ，Ｅ及びＤ²／Ｅを上記係数Ａ，Ｂ，Ｃを用いて求
め、Ａ＝Ｂ＝Ｃ＝０か否かを判別し、上記係数が上記関
係を満たすときには、上記シンドロームを用いてエラー
無しか１ワードエラーが存在するかを判定し、１ワード
エラーが存在すると判定されたときには、上記シンドロ
ームを用いてこの１ワードエラーを訂正し、上記係数が
上記関係を満たさないときは、上記Ｄ²／Ｅと２ワード
エラーが存在するとしたときのそのエラーロケーション
の差ｔとの関係式を満たすときには２ワードエラーが存
在すると判定し、２ワードエラーが存在すると判定され
たときには、上記各項の係数を用いて２ワードエラーを
訂正する。

【００２２】

【作用】係数Ａ，Ｂ，Ｃを求め、この係数がＡ＝Ｂ＝Ｃ
＝０を満たすか否かでエラーワード数がチェックされ
る。また、この係数が用いられてエラーロケーション及
びエラー値が求められる。したがって、エラー訂正処理
作業が簡易化され、短時間になる。

【００２３】

【実施例】この発明によるエラー訂正方法の一例を、前
記従来技術の前者のエラー訂正符号の符号語に適用した
場合を例にとって説明する。

【００２４】これは２ワードエラーの訂正を想定する場
合に適用して有効なもので、２ワードエラー（ｅ_i，ｅ
_j）の場合のシンドロームＳ₀，Ｓ₁，Ｓ₂，Ｓ₃に関
する式は、前述と同様に、Ｓ₀＝ｅ_i＋ｅ_j Ｓ₁＝αⁱｅ_i＋α^jｅ_j Ｓ₂＝α²ⁱｅ_i＋α^2jｅ_j Ｓ₃＝α³ⁱｅ_i＋α^3jｅ_j この式を変形すると（αⁱＳ₀＋Ｓ₁）（αⁱＳ₂＋Ｓ₃）＝（αⁱＳ₁＋
Ｓ₂）² 更に変形して下記のエラーロケーション方程式を求め
る。（Ｓ₀Ｓ₂＋Ｓ₁ ²）α²ⁱ＋（Ｓ₁Ｓ₂＋Ｓ₀Ｓ₃）α
ⁱ＋（Ｓ₁Ｓ₃＋Ｓ₂ ²）＝０ここで、各式の係数をＳ₀Ｓ₂＋Ｓ₁ ²＝ＡＳ₁Ｓ₂＋Ｓ₀Ｓ₃＝ＢＳ₁Ｓ₃＋Ｓ₂ ²＝Ｃとおく。上式の各係数Ａ，Ｂ，Ｃを用いることにより２
ワードエラーの場合のエラーロケーションを求めること
ができる。（１）エラーがない場合：Ａ＝Ｂ＝Ｃ＝０，Ｓ₀＝０，Ｓ₃＝０のときにエラーがないと判定される。（２）１ワードエラーの場合：Ａ＝Ｂ＝Ｃ＝０，Ｓ₀≠０，Ｓ₃≠０のときに１ワードエラーと判定される。（αⁱ＝Ｓ₁／
Ｓ₀）からエラーロケーションｉが分かり、（ｅ_i＝Ｓ
₀）を用いてエラー訂正がなされる。（３）２ワードエラーの場合、２ワード以上のエラーの場合には、（Ａ≠０，Ｂ≠０，
Ｃ≠０）が成立し、その判定が頗る簡単となる。また、
このときＡα²ⁱ＋Ｂαⁱ＋Ｃ＝０（但し、ｉ＝０〜（ｎ−１））
が成立している。ここで（Ｂ／Ａ＝Ｄ，Ｃ／Ａ＝Ｅ）と
おくとＤ＝αⁱ＋α^j，Ｅ＝αⁱ・α^j であり α²ⁱ＋Ｄαⁱ＋Ｅ＝０となる。ここで、２つのエラーロケーションの差がｔで
ある。つまり（ｊ＝ｉ＋ｔ）とするとＤ＝αⁱ（１＋α^t），Ｅ＝α^2i+t と変形される。したがってとなる。ＲＯＭに（ｔ＝１〜（ｎ−１））の夫々に関す
る、（α^-t＋α^t）の値を予め書込んでおき、ＲＯＭの
出力と受信ワードから演算された（Ｄ²／Ｅ）の値との
一致を検出することでｔが求まる。もし、この一致関係
が成立しなければ、３ワード以上のエラーである。そこ
でＸ＝１＋α^t Ｙ＝１＋α^-t＝（Ｄ²／Ｅ）＋Ｘとおくことにより αⁱ＝Ｄ／Ｘ，α^j＝Ｄ／Ｙとなり、エラーロケーションｉ及びｊが求められる。エ
ラーパターンｅ_i，ｅ_jはと求められ、エラー訂正を行なうことができる。

【００２５】上述の訂正アルゴリズムは、２ワードエラ
ーの訂正まで行なうときに、エラーロケーションを求め
るのに要する時間を、基本的アルゴリズムに比べて頗る
短くすることができる。

【００２６】なお、チェックワードの数ｋをより増加さ
せれば、エラー訂正能力が一層向上する。例えば（ｋ＝
６）とすれば、６ワードまでのエラー訂正能力を有す
る。すなわち、３ワードエラーまで検出訂正でき、エラ
ーロケーションが分かっているときに、６ワードエラー
まで訂正できる。

【００２７】次に、この発明をオーディオＰＣＭ信号の
記録再生に適用した具体例について図面を参照して説明
する。

【００２８】図１は、記録系に設けられる誤り訂正エン
コーダを全体して示すもので、その入力側にオーディオ
ＰＣＭ信号が供給される。オーディオＰＣＭ信号は、左
右のステレオ信号の夫々をサンプリング周波数ｆ_S（例
えば４４．１〔ｋＨｚ〕）でもってサンプリングし、１
サンプルを１ワード（２を補数とするコードで１６ビッ
ト）に変換することで形成されている。したがって左チ
ャンネルのオーディオ信号に関しては、（Ｌ₀，Ｌ₁，
Ｌ₂‥‥）と各ワードが連続するＰＣＭデータが得ら
れ、右チャンネルのオーディオ信号に関しても（Ｒ_O，
Ｒ₁，Ｒ₂‥‥）と各ワードが連続するＰＣＭデータが
得られる。この左右のチャンネルのＰＣＭデータが夫々
６チャンネルずつに分けられ、計１２チャンネルのＰＣ
Ｍデータ系列が入力される。所定のタイミングにおいて
は、（Ｌ_6n，Ｒ_6n，Ｌ_6n+1，Ｒ_6n+1，Ｌ_6n+2，Ｒ_6n+2，
Ｌ_6n+3，Ｒ_6n+3，Ｌ_6n+4，Ｒ_6n+4）の１２ワードが入力
される。この例では、１ワードを上位８ビットと下位８
ビットとに分け、１２チャンネルを更に２４チャンネル
として処理している。ＰＣＭデータの１ワードを簡単の
ために、Ｗ_iとして表わし、上位８ビットに関しては、
Ｗ_i，ＡとＡのサフィックスを付加し、下位８ビットに
関してはＷ_i，ＢとＢのサフィックスを付加して区別し
ている。例えばＬ_6nがＷ_12n，Ａ及びＷ_12n，Ｂの２つ
に分割されることになる。

【００２９】この２４チャンネルのＰＣＭデータ系列が
まず偶奇インターリーバ（１）に対して供給される。
（ｎ＝０，１，２‥‥）とすると、Ｌ_6n（＝Ｗ_12n，
Ａ，Ｗ₁₂ _n，Ｂ），Ｒ_6n（＝Ｗ_12n+1，Ａ，Ｗ_12n+1，
Ｂ）、Ｌ_6n+2（＝Ｗ_12n+4，Ａ，Ｗ_12n+4，Ｂ），Ｒ
_6n+2（＝Ｗ_12n+5，Ａ，Ｗ_12n+5，Ｂ），Ｌ_6n+4（＝Ｗ
_12n+ ₈，Ａ，Ｗ_12n+8，Ｂ），Ｒ_6n+4（＝Ｗ_12n+9，
Ａ，Ｗ_12n+9，Ｂ）の夫々が偶数番目のワードであり、
これ以外が奇数番目のワードである。偶数番目のワード
からなるＰＣＭデータ系列の夫々が偶奇インターリーバ
１の１ワード遅延回路２Ａ，２Ｂ，３Ａ，３Ｂ，４Ａ，
４Ｂ，５Ａ，５Ｂ，６Ａ，６Ｂ，７Ａ，７Ｂによって１
ワード遅延される。勿論、１ワードより大きい例えば８
ワードを遅延させるようにしても良い。また、偶奇イン
ターリーバ１では、偶数番目のワードからなる１２個の
データ系列が第１〜第１２番目までの伝送チャンネルを
占め、奇数番目のワードからなる１２個のデータ系列が
第１３〜第２４番目までの伝送チャンネルを占めるよう
に変換される。

【００３０】偶奇インターリーバ１は、左右のステレオ
信号の夫々に関して連続する２ワード以上が誤り、然も
このエラーが訂正不可能となることを防止するためのも
のである。例えば（Ｌ_i-1，Ｌ_i，Ｌ_i+1）と連続する
３ワードを考えると、Ｌ_iが誤っており、然もこのエラ
ーが訂正不可能な場合に、Ｌ_i-1又はＬ_i+1が正しいこ
とが望まれる。それは、誤っているデータＬ_iを補正す
る場合において、前の正しいワードＬ_i-1でもってＬ_i
を補間（前値ホールド）したり、Ｌ_i-1及びＬ _i+1の平
均値でもってＬ_iを補間するためである。偶奇インター
リーバ１の遅延回路２Ａ，２Ｂ〜７Ａ，７Ｂは、隣接す
るワードが異なるエラー訂正ブロックに含まれるように
するために設けられている。また、偶数番目のワードか
らなるデータ系列と奇数番目のワードからなるデータ系
列毎に伝送チャンネルをまとめているのは、インターリ
ーバしたときに、近接する偶数番目のワードと奇数番目
のワードとの記録位置間の距離をなるべく大とするため
である。

【００３１】偶奇インターリーバ１の出力には、第１の
配列状態にある２４チャンネルのＰＣＭデータ系列が現
れ、その夫々から１ワードずつが取り出されて符号器８
に供給され、第１のチェックワードＱ_12n，Ｑ_12n+1，
Ｑ_12n+2，Ｑ_12n+3が形成される。第１のチェックワー
ドを含んで構成される第１のエラー訂正ブロックは、（Ｗ_12n-12，Ａ，Ｗ_12n-12，Ｂ，Ｗ_12n+1-12，Ａ，Ｗ
_12n+1-12，Ｂ，Ｗ_12n+4-12，Ａ，Ｗ_12n+4-12，Ｂ，Ｗ
_12n+5-12，Ａ，Ｗ_12n+5-12，Ｂ，Ｗ_12n+8-12，Ａ，Ｗ
_12n+8-12，Ｂ，Ｗ_12n+9-12，Ａ，Ｗ_12n+9-12，Ｂ，Ｗ
_12n+2，Ａ，Ｗ_12n+2，Ｂ，Ｗ_12n+3，Ａ，Ｗ_12n+3，
Ｂ，Ｗ_12n+6，Ａ，Ｗ_12n+6，Ｂ，Ｗ_12n+7，Ａ，Ｗ
_12n+7，Ｂ，Ｗ_12n+10，Ａ，Ｗ_12n+10，Ｂ，Ｗ_12n+11，
Ａ，Ｗ_12n+11，Ｂ，Ｑ _12n，Ｑ_12n+1，Ｑ_12n+2，Ｑ
_12n+3）となる。第１の符号器８では、１ブロックのワード数：
（ｎ＝２８）、１ワードのビット数：（ｍ＝８）、チェ
ックワード数：（ｋ＝４）の符号化がなされている。

【００３２】この２４個のＰＣＭデータ系列と、４個の
チェックワード系列とがインターリーバ９に供給され
る。インターリーバ９では、偶数番目のワードからなる
ＰＣＭデータ系列と奇数番目のワードからなるＰＣＭデ
ータ系列との間にチェックワード系列が介在するように
伝送チャンネルの位置を変えてから、インターリーブの
ための遅延処理を行なっている。この遅延処理は、第１
番目の伝送チャンネルを除く他の２７個の伝送チャンネ
ルの夫々に対して、１Ｄ，２Ｄ，３Ｄ，４Ｄ‥‥２６
Ｄ，２７Ｄ（但し、Ｄは単位遅延量で例えば４ワード）
の遅延量の遅延回路を挿入することでなされている。

【００３３】インターリーバ９の出力には、第２の配列
状態にある２８個のデータ系列が現れ、このデータ系列
の夫々から１ワードずつ取り出されて符号器１０に供給
され、第２のチェックワードＰ_12n，Ｐ_12n+1，Ｐ
_12n+2，Ｐ_12n+3が形成される。第２のチェックワード
を含んで構成される３２ワードからなる第２のエラー訂
正ブロックは、下記のものとなる。（Ｗ_12n-12，Ａ，Ｗ_12n-12(D+1)，Ｂ，Ｗ
_{12n+1-12(2D+1)}，Ａ，Ｗ_12n+1-12(3D- ₁₎，Ｂ，Ｗ
_{12n+4-12(4D+1)}，Ａ，Ｗ_{12n+4-12(5D+1)}，Ｂ，Ｗ
_{12n+5-12(6D+1)}，Ａ，Ｗ_{12n+5-12(7D+1)}，Ｂ‥‥Ｑ
_12n-12(12D)，Ｑ_{12n+1-12(13D)}，Ｑ_12n+2-12(1 _4D)，
Ｑ_{12n+3-12(15D)}，‥‥Ｗ_{12n+10-12(24D)}，Ａ，Ｗ
_{12n+10-12(25D)}，Ｂ，Ｗ_{12+11-12(26D)}，Ａ，Ｗ
_{12n+11-12(27D)}，ＢＰ_12n，Ｐ₁₂₊₁，Ｐ₁₂₊₂，Ｐ₁₂₊₃）

【００３４】かかる第１及び第２のチェックワードを含
む３２個のデータ系列のうちで、偶数番目の伝送チャン
ネルに対して１ワードの遅延回路が挿入されたインター
リーバ１１が設けられており、また第２のチェックワー
ド系列に対してインバータ１２，１３，１４，１５が挿
入される。インターリーバ１１によってブロック同士の
境界にまたがるエラーが訂正不可能となるワード数のエ
ラーとなり易いことに対処している。また、インバータ
１２〜１５は、伝送時におけるドロップアウトによって
１ブロック中の全てのデータが“０”となり、これを再
生系において正しいものと判別してしまう誤動作を防止
するため設けられている。同様の目的で第１のチェック
ワード系列に対してもインバータを挿入するようにして
も良い。

【００３５】そして、最終的に得られる２４個のＰＣＭ
データ系列と８個のチェックワード系列との夫々から取
り出された３２ワード毎に直列化され、図２に示すよう
に、その先頭に１６ビットの同期信号が付加されて１伝
送ブロックとなされて伝送される。図２では、図示の簡
単のため第ｉ番目の伝送チャンネルから取り出された１
ワードをｕ_iとして表示している。伝送系の具体的な例
としては、磁気記録再生装置、回転ディスク装置などが
あげられる。

【００３６】上述の符号器８は、前述したような誤り訂
正符号に関するもので、（ｎ＝２８，ｍ＝８，ｋ＝４）
であり、同様の符号器１０は、（ｎ＝３２，ｍ＝８，ｋ
＝４）である。

【００３７】再生されたデータが１伝送ブロックの３２
ワード毎に図３に示す誤り訂正デコーダの入力に加えら
れる。再生データであるために、エラーを含んでいる可
能性がある。エラーがなければ、このデコーダの入力に
加えられる３２ワードは、誤り訂正エンコーダの出力に
現れる３２ワードと一致する。誤り訂正デコーダでは、
エンコーダにおけるインターリーブ処理と対応するデイ
ンターリーブ処理を行って、データの順序を元に戻して
から誤り訂正を行なう。

【００３８】まず、奇数番目の伝送チャンネルに対して
１ワードの遅延回路が挿入されたデインターリーバ１６
が設けられ、また、チェックワード系列に対してインバ
ータ１７，１８，１９，２０が挿入され、初段の復号器
２１に供給される。復号器２１では、図４に示すよう
に、パリティ検査行列Ｈ_c1と入力の３２ワード（Ｖ^T）
とから、シンドロームＳ₁₀，Ｓ₁₁，Ｓ₁₂，Ｓ₁₃が発生さ
れ、これにもとづいてエラー訂正が行なわれる。αは
（Ｆ（ｘ）＝ｘ⁸＋ｘ⁴＋ｘ³＋ｘ²＋１）のＧＦ（２
⁸）の元である。復号器２１からは、２４個のＰＣＭデ
ータ系列と４個のチェックワード系列とが現れ、このデ
ータ系列の１ワード毎にエラーの有無を示す少なくとも
１ビットのポインタ（エラーを含むときに“１”、そう
でないときに“０”）が付加されている。この図４及び
後述の図５において、並びに以下の説明では、受信され
た１ワードＷ _iを単位にＷ_iとして表わしている。

【００３９】この復号器２１の出力データ系列がデイン
ターリーバ２２に供給される。デインターリーバ２２
は、誤り訂正エンコーダにおけるインターリーバ９でな
される遅延処理をキャンセルするためのもので、第１番
目の伝送チャンネルから第２７番目の伝送チャンネルま
での夫々に（２７Ｄ，２６Ｄ，２５Ｄ‥‥２Ｄ，１Ｄ）
と遅延量が異ならされた遅延回路が挿入されている。デ
インターリーバ２２の出力が次段の復号器２３に供給さ
れる。復号器２３では、図５に示すように、パリティ検
査行列Ｈ_C2と入力の２８ワードから、シンドローム
Ｓ₂₀，Ｓ₂₁，Ｓ₂₂，Ｓ ₂₃が発生され、これにもとづいて
エラー訂正が行なわれる。

【００４０】かかる次段の復号器２３の出力に現れるデ
ータ系列が偶奇デインターリーバ２４に供給される。偶
奇デインターリーバ２４では、偶数番目のワードからな
るＰＣＭデータ系列と奇数番目のワードからなるＰＣＭ
データ系列とが互いちがいの伝送チャンネルに位置する
ように戻されると共に、奇数番目のワードからなるＰＣ
Ｍデータ系列に対して１ワード遅延回路が挿入されてい
る。この偶奇デインターリーバ２４の出力には、誤り訂
正エンコーダの入力に供給されるのと全く同様の配列と
所定番目の伝送チャンネルとを有するＰＣＭデータ系列
が得られることになる。図３では、図示されてないが、
偶奇デインターリーバ２４の次に補正回路が設けられて
おり、復号器２１，２３で訂正しきれなかったエラーを
目立たなくするような補正例えば平均値補間が行なわれ
る。

【００４１】この発明の一例では、初段の復号器２１に
おいて１ワードエラーまで訂正するようにしている。そ
して、ひとつのエラー訂正ブロック内において２ワード
以上のエラーがあると検出された場合には、このエラー
訂正ブロック内の３２ワード又はチェックワードを除く
２８ワードの全てのワードに対してエラーがあることを
示す少なく共１ビットのポインタを付加する。このポイ
ンタは、例えばエラーがあるときは、“１”、そうでな
いときには、“０”とされるものである。なお、初段の
復号の際、上述の所定のワード数を訂正した場合におい
てもエラーが存在したことを示すポインタを付加するよ
うにしてもよい。

【００４２】１ワードが８ビットの場合には、最上位ビ
ットの更に上位の１ビットとしてポインタが付加され、
１ワードが９ビットとなされ、デインターリーバ２２で
処理されて次段の復号器２３に供給される。

【００４３】次段の復号器２３においては、このポイン
タによって示される第１のエラー訂正ブロック内のエラ
ーワードの個数又はエラーロケーションを用いてエラー
訂正を行なう。図６は、この次段の復号器２３における
エラー訂正の一例を示しており、図６及び以下の説明で
は、ポインタによるエラーワードの個数をＮ_pで表わ
し、ポインタによるエラーロケーションをＥ_iで表わ
す。また、図６において、Ｙは肯定を表わし、Ｎは否定
を表わす。（１）エラーの有無をシンドロームＳ₂₀〜Ｓ₂₃によって
調べる。（Ｓ₂₀＝Ｓ₂₁＝Ｓ₂₂＝Ｓ₂₃＝０）のときは、エ
ラーなしとする。その場合、（Ｎ_P≦ｚ₁）かどうかを
調べる。（Ｎ_P≦ｚ₁）であれば、エラーなしと判定し
て、そのエラー訂正ブロック内のポインタをクリア
（“０”）とする。（Ｎ_P＞ｚ₁）であれば、シンドロ
ームによる検出が誤っているものとしてポインタをその
ままとしておくか、そのブロック内の全てのワードのポ
インタを“１”にする。ｚ₁としては、かなり大きく例
えば１４とする。（２）エラーがある場合にシンドロームの演算によって
１ワードエラーかどうかを調べる。１ワードエラーの場
合に、エラーロケーションｉを求める。このシンドロー
ムの演算により求められるたエラーロケーションｉがポ
インタによるものと一致するかどうかが検出される。ポ
インタによるエラーロケーションが複数個あるときは、
その何れかと一致するかどうかが調べられる。（ｉ＝Ｅ
_i）であれば、次に（Ｎ_p≦ｚ₂）かどうかが調べられ
る。ｚ₂は例えば１０である。（Ｎ _P≦ｚ₂）であれ
ば、これは１ワードエラーと判断し、１ワードエラーの
訂正を行なう。（Ｎ_P＞ｚ₂）であれば、１ワードエラ
ーと判断することは危険なので、ポインタをそのままと
しておくか、又は全てのワードをエラーとみなして各ポ
インタを“１”とする。

【００４４】（ｉ≠Ｅ_i）の場合には、（Ｎ_p≦ｚ₃）
かどうかが調べられる。ｚ₃はかなり小さい数で例えば
３である。（Ｎ_P≦ｚ₃）が成立するときは、シンドロ
ームの演算でもってエラーロケーションｉについての１
ワードエラーを訂正する。

【００４５】（Ｎ_P＞ｚ₃）の場合では、更に（Ｎ_P≦
ｚ₄）かどうかが調べられる。つまり、（ｚ₃＜Ｎ_P≦
ｚ₄）のときは、シンドロームによる１ワードエラーの
判定が誤っている割には、Ｎ_Pが小さすぎることを意味
するから、そのブロックの全ワードのポインタを“１”
とする。逆に（Ｎ_P＞ｚ₄）であれば、ポインタをその
ままとする。ｚ₄は例えば５である。

【００４６】（３）１ワードエラーでもない場合では、
（Ｎ_P≦ｚ₅）かどうかが判断され、（Ｎ_P≦ｚ₅）の
ときは、ポインタの信頼性が乏しいので、全てのワード
のポインタを“１”とする。（Ｎ_P＞ｚ₅）のときは、
ポインタをそのままとする。

【００４７】（４）図６で破線で示すように、ポインタ
によるエラーロケーションを用いてＭワードまでの訂正
を行なうようにしても良い。例えば４ワードエラーまで
の訂正が可能である。この場合、ポインタによって示さ
れるエラーロケーションに基づいてエラーの訂正を行な
う。（Ｎ_P≠Ｍ）の場合には、ポインタをそのままとし
ておくか、又は全てのワードのポインタを、エラーを示
すものに変える。

【００４８】なお、１ブロック内のエラーを示すポイン
タの個数Ｎ_Pに対する比較値ｚ₁〜ｚ₅の具体的数値
は、あくまで一例である。上述の例におけるエラー訂正
符号は、５ワードエラー以上の場合に、これをエラーな
しと判断するおそれがあり、また４ワードエラー以上の
場合にはこれを１ワードエラーと判断するおそれがある
ので、このような見逃し又は誤った訂正が生じる確率な
どを考慮して比較値を適切な値とすることができる。

【００４９】この図３に示す誤り訂正デコーダでは、第
１のチェックワードＱ_12n，Ｑ_12n+ ₁，Ｑ_12n+2，Ｑ
_12n+3を用いてエラー訂正と第２のチェックワードＰ
_12n，Ｐ _12n+1，Ｐ_12n+2，Ｐ_12n+3を用いたエラー訂
正とを夫々１回ずつ行なっている。この各エラー訂正を
２回以上（実際的には、２回程度）ずつ行なうようにす
れば、訂正された結果のよりエラーが減少されたことを
利用できるから、エラー訂正能力をより増すことができ
る。このように、更に後段に復号器を設ける場合には、
復号器２１，２３においてチェックワードの訂正も行な
っておく必要がある。

【００５０】なお、上述の例では、インターリーバ９に
おける遅延処理として、遅延量をＤずつ異ならせるよう
にしたが、このような規則的な遅延量の変化と異なり、
不規則的なものとしても良い。、また、第２のチェック
ワードＰ_iは、ＰＣＭデータのみならず、第１のチェッ
クワードＱ_iをも含んで構成される誤り訂正符号であ
る。これと同様に、第１のチェックワードＱ_iが第２の
チェックワードＰ_iをも含むようにすることも可能であ
る。具体的には、第２のチェックワードＰ_iを帰還して
第１のチェックワードを形成する符号器に供給すれば良
い。

【００５１】なお、初段の復号器２１において１ワード
エラーを訂正したときでも、この訂正された１ワードが
含まれるエラー訂正ブロック内の全てのワードのポイン
タを“１”とすれば、より一層検出ミス、誤った訂正を
行なうおそれを防止できる。

【００５２】

【発明の効果】この発明によれば、エラーロケーション
多項式として受信されたデータの中に２ワードのエラー
があるとして求めたＡα²ⁱ＋Ｂαⁱ＋Ｃ＝０とα²ⁱ＋Ｄ
αⁱ＋Ｅ＝０を用いるようにしたことにより、この式の
係数を用いてエラー数のチェックが簡単にできる。ま
た、この式の係数はエラーロケーション及びエラー値を
求める演算にも使用される。したがって、エラー訂正作
業が簡易化され、処理時間を短くすることができる。

【図面の簡単な説明】

【図１】本発明が適用された誤り訂正エンコーダの一例
のブロック図である。

【図２】伝送時の配列を示すブロック図である。

【図３】誤り訂正デコーダの一例のブロック図である。

【図４】誤り訂正デコーダの復号器の動作の説明に用い
る図である。

【図５】誤り訂正デコーダの復号器の動作の説明に用い
る図である。

【図６】誤り訂正デコーダの復号器の動作の説明に用い
る図である。

【符号の説明】

１，９，１１インターリーバ８，１０符号器１６，２２，２４デインターリーバ２１，２３復号器

Claims

【特許請求の範囲】

【請求項１】ｎワードで１ブロックを構成し、パリテ
ィ行列Ｈを、但しαはＧＦ（２）上の既約多項式をＦ（ｘ）とすると
きにＦ（ｘ）＝０を満足する根である。と表現したとき
に、受信されたｎワードからなる１ブロックのデータＶ^Tと
上記パリティ検査行列Ｈとからの演算によって４個のシンドロームＳ₀，Ｓ₁，Ｓ₂，
Ｓ₃を求め、このシンドロームに基づいてエラーを訂正
する方法において、上記受信されたｎワードのデータ中に２ワードのエラー
があるとして求められたエラーロケーション方程式Ａα²ⁱ＋Ｂαⁱ＋Ｃ＝０但しｉはエラーロケーションの各項の係数Ａ，Ｂ，Ｃを
上記それぞれのシンドロームから求めると共に、エラー
ロケーション方程式を α²ⁱ＋Ｄαⁱ＋Ｅ＝０但しｉはエラーロケーションとしたときの各項の係数
Ｄ，Ｅ及びＤ²／Ｅを上記係数Ａ，Ｂ，Ｃを用いて求
め、Ａ＝Ｂ＝Ｃ＝０か否かを判別し、上記係数が上記関係を満たすときには、上記シンドロー
ムを用いてエラー無しか１ワードエラーが存在するかを
判定し、１ワードエラーが存在すると判定されたときに
は、上記シンドロームを用いてこの１ワードエラーを訂
正し、上記係数が上記関係を満たさないときは、上記Ｄ²／Ｅ
と２ワードエラーが存在するとしたときのそのエラーロ
ケーションの差ｔとの関係式を満たすときには２ワード
エラーが存在すると判定し、２ワードエラーが存在する
と判定されたときには、上記各項の係数を用いて２ワー
ドエラーを訂正するようにしたことを特徴とするエラー
訂正方法。
【請求項２】請求項１においてＤ²／Ｅとエラーロケ
ーションの差ｔとの関係式とはＤ²／Ｅ＝α^-t＋α^tであるエラー訂正方法。
【請求項３】請求項１において、エラーロケーション
の差ｔと係数Ｄに基づいて夫々のエラーロケーションを
求め、このエラーロケーションで指示されるエラーを訂
正するようにしたエラー訂正方法。
【請求項４】夫々のエラーロケーションをｉ，ｊとす
るときにこのエラーロケーションｉ，ｊは αⁱ＝Ｄ／（１＋α^t） α^j＝Ｄ／（１＋α^-t）から求めるようにした請求項３記載のエラー訂正方法。
【請求項５】２ワードエラーが存在するときの夫々の
エラーロケーションをｉ，ｊとするときに夫々のエラー
パターンｅ_i，ｅ_jを係数Ｄを用いて求め、このエラー
パターンに基づいてエラー訂正を行なう請求項１記載の
エラー訂正方法。
【請求項６】エラーパターンｅ_iは、（α^jＳ₀＋Ｓ₁）／Ｄあるいはエラーロケーションの差ｔを用いて（Ｓ₀／Ｙ）＋（Ｓ₁／Ｄ）但しＹ＝１＋α^-t によって求め、またエラーパターンｅ_iは（αⁱＳ₀＋Ｓ₁）／Ｄあるいはエラーロケーションの差ｔを用いて（Ｓ₀／Ｘ）＋（Ｓ₁／Ｄ）但しＸ＝１＋α^t によって求められる請求項５記載のエラー訂正方法。