JPH0361381B2 - - Google Patents

Info

Publication number
JPH0361381B2
JPH0361381B2 JP55084428A JP8442880A JPH0361381B2 JP H0361381 B2 JPH0361381 B2 JP H0361381B2 JP 55084428 A JP55084428 A JP 55084428A JP 8442880 A JP8442880 A JP 8442880A JP H0361381 B2 JPH0361381 B2 JP H0361381B2
Authority
JP
Japan
Prior art keywords
error
word
error correction
words
errors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP55084428A
Other languages
English (en)
Other versions
JPS5710561A (en
Inventor
Yoichiro Sako
Kentaro Odaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP8442880A priority Critical patent/JPS5710561A/ja
Priority to CA000379913A priority patent/CA1161565A/en
Priority to ES503164A priority patent/ES8203542A1/es
Priority to SE8103836A priority patent/SE451928B/sv
Priority to DK270581A priority patent/DK158485C/da
Priority to IT22478/81A priority patent/IT1194807B/it
Priority to GB8118998A priority patent/GB2079994B/en
Priority to AT0275181A priority patent/AT379460B/de
Priority to CH4097/81A priority patent/CH653504A5/de
Priority to AU72019/81A priority patent/AU542428B2/en
Priority to BR8103911A priority patent/BR8103911A/pt
Priority to FR8112242A priority patent/FR2485299B1/fr
Priority to DE3124425A priority patent/DE3124425C2/de
Priority to NL8103001A priority patent/NL191136C/xx
Publication of JPS5710561A publication Critical patent/JPS5710561A/ja
Priority to CA000463143A priority patent/CA1201811B/en
Priority to US06/684,161 priority patent/US4546474A/en
Publication of JPH0361381B2 publication Critical patent/JPH0361381B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/18Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1806Pulse code modulation systems for audio signals
    • G11B20/1809Pulse code modulation systems for audio signals by interleaving

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Detection And Correction Of Errors (AREA)
  • Error Detection And Correction (AREA)

Description

【発明の詳細な説明】 本発明は、バーストエラー及びランダムエラー
の何れに対してもエラー訂正能力が高く、然もエ
ラー検出の見逃し又は誤つた訂正を行なうおそれ
が低減されたエラー訂正方法に関する。
本願出願人は、先にバーストエラーに対して有
効なデータ伝送方法としてクロスインターリーブ
と称するものを提案している。これは、第1の配
列状態にある複数チヤンネルのPCMデータ系列
の各々に含まれる1ワードを第1のエラー訂正符
号器に供給することによつて第1のチエツクワー
ド系列を発生させ、この第1のチエツクワード系
列及び複数チヤンネルのPCMデータ系列を第2
の配列状態とし、夫々に含まれる1ワードを第2
のエラー訂正符号器に供給することによつて第2
のチエツクワード系列を発生させるもので、ワー
ド単位でもつて二重のインターリーブ(配列の並
び変え)を行なうものである。インターリーブ
は、共通のエラー訂正ブロツクに含まれるチエツ
クワード及びPCMデータを分散させて伝送し、
受信側において元の配列に戻したときに、共通の
エラー訂正ブロツクに含まれる複数ワードのうち
のエラーワード数を少なくしようとするものであ
る。つまり、伝送時にバーストエラーが生じると
きに、このバーストエラーを分散化することがで
きる。かかるインターリーブを二重に行なえば、
第1及び第2のチエツクワードの夫々が別々のエ
ラー訂正ブロツクを構成することになるので、チ
エツクワードの何れか一方でエラーを訂正できな
いときでも、その他方を用いてエラーを訂正する
ことができ、したがつてエラー訂正能力を一層向
上させることができる。ところで、1ワード中の
1ビツトでも誤つているときには、1ワード全体
が誤つているものとして取り扱われるので、ラン
ダムエラーが比較的多い受信データを扱う場合に
は、必ずしもエラー訂正能力が充分であるとは言
えない。
そこで1ブロツク内の所定ワード例えば2ワー
ドエラーまで検出訂正でき(最大検出訂正可能エ
ラー数2ワード)、エラーロケーシヨンが判つて
いるときには、例えば3ワードエラー或いは4ワ
ードエラーも訂正することができる(最大訂正可
能エラー数4ワード)訂正能力の高い誤り訂正符
号(隣接(b−adjacent)コードの一種)を上述
の多重インターリーブと組合せる。また、この誤
り訂正符号は、1ワードエラーだけを訂正の対象
とする場合には、復号器の構成を頗る簡単とでき
る特徴を有している。
また、第2のエラー訂正ブロツクに対する初段
の復号を行ない、次に第1の配列状態に戻してか
ら第1のエラー訂正ブロツクに対する次段の復号
を行なう場合、初段の復号でエラー検出の見逃
し、誤つた訂正が生じると、この見逃し、誤つた
訂正が次段の復号において新たな見逃し、誤つた
訂正の要因となり、全体としてみたこれらの誤動
作の生じるおそれがつよくなる。
本発明では、初段の復号の際に、例えば2ワー
ドエラーまで訂正すると共に、例えば2ワード以
上の数のワードが誤つていることを初段の復号で
検出した際には、そのブロツク内に含まれる各ワ
ードに対してエラーがあることを示すポインタを
付加し、次段の復号でこのポインタの状態を判別
することにより、次段の復号でのエラーの見逃
し、誤つた訂正のおそれを防止している。このよ
うにして、エラー検出及び訂正の際の見逃し、誤
つた訂正のおそれを軽減し、例えばオーデイオ
PCM信号を伝送する際に、誤つた訂正にもとづ
く異音が発生するような問題点を解決している。
まず、本発明に用いる誤り訂正符号について説
明する。誤り訂正符号を記述する場合、ベクトル
表現或いは巡回群による表現が用いられる。ま
ず、GF(2)上では、既約なm次の多項式F(x)を
考える。“0”と“1”の元しか存在しない体GF
(2)の上では、既約な多項式F(x)は、根を持た
ない。そこで(F(x)=0)を満足する仮想的な
根αを考える。このとき、零元を含むαのべき乗
で表わされる2m個の相異なる元0、α、α2、α3
α2m-1は、拡大体GF(2m)を構成する。GF(2m
は、GF(2)の上のm次の既約多項式F(x)を法と
する多項式環である。GF(2m)の元は、1、α=
{x}、α2={x2}、…、αm-1={xm-1}の線形結合
でかきあらわすことができる。即ち a0+a1{x}+a2{x2}+…+an-1{xm-1} =a0+a1α+a2α2+…+an-1αm-1 あるいは(an-1、an-2、…、a2、a1、a0)ここ
で、a0、a1、…、an-1∈GF(2)となる。
一例として、GF(28)を考えると、(mod.F
(x)=x8+x4+x3+x2+1)で全ての8ビツトの
データは a7x7+a4x6+a5x5+a4x4+a3x3 +a2x2+a1x+a0 又は(a7、a6、a5、a4、a3、a2、a1、a0)で書き
あらわせるので、例えばa7をMSB側、a0をLSB
側に割り当てる。aoは、GF(2)に属するので、0
又は1である。
また、多項式F(x)から(m×m)の下記の
行列Tが導かれる。
T=0 1 0 〓 0 0 0 1 〓 0 … … … … 0 0 0 〓 1 a0 a1 a2 〓 an-1 他の表現としては、巡回群を用いたものがあ
る。これは、GF(2m)から0元を除く、残りの元
が位数2m−1の乗法群をなすことを利用するもの
である。GF(2m)の元を巡回群を用いて表現する
と0、1(=α2m-1)、α、α2、α3、…α2m-2とな
る。
さて、本発明の一例では、mビツトを1ワード
とし、nワードで1ブロツクを構成するとき、下
記のパリテイ検査行列Hにもとづいてk個のチエ
ツクワードを発生するようにしている。
H=1 αn-1 α2(n-1) 〓 α(k-1)(n-1) 1 αn-2 α2(n-2) 〓 α(k-1)(n-2) … … … … 1 α α2 〓 αk-1 1 1 1 〓 1 また、行列Tによつても同様にパリテイ検査行
列Hを表現することができる。
H=I Tn-1 T2(n-1) 〓 T(k-1)(n-1)n-2 T2(n-2) 〓 T(k-1)(n-2) … … … … 1 α α2 〓 Tk-1 1 I I 〓 I 但し、Iは、(m×m)の単位行列である。
上述のように、根αを用いた表現と生成行列T
を用いた表現とはお互いに類似している。
例えば、4個(k=4)のチエツクワードを用
いる場合を例にとると、パリテイ検査行列Hは H=1 αn-1 α2(n-1) α3(n-1) 1 αo-2 α2(n-2) α3(n-2) … … … …1 α α2 α3 1 1 1 1 となる。受信データの1ブロツクを列ベクトルV
=(W^o-1、W^o-2、…、W^1、W^0)(但しW^i=Wi+
ei、ei:エラーパターン)とすると受信側で発生
する4個のシンドロームS0、S1、S2、S3は S0 S1 S2 S3=H・VT となる。この誤り訂正符号は、4ワードまでのエ
ラー訂正能力を有している。すなわち、ひとつの
エラー訂正ブロツク内の2ワードエラーまでのエ
ラー検出訂正が可能であり、エラーロケーシヨン
がわかつているときには、3ワードエラー又は4
ワードエラーの訂正が可能である。
1ブロツク中に4個のチエツクワード(p=
W3、q=W2、r=W1、s=W0)が含まれる。
このチエツクワードは、下記のようにして求めら
れる。但し、Σは、o-1i=4 を意味する。
p+q+r+s=ΣWi=a α3p+α2q+2r+s=ΣαiWi=b α6p+α4q+α2r+s=Σα2iWi=c α9p+α6q+α3r+s=Σα3iWi=d 計算過程を省略し、結果のみを示すと p q r s=α212 α153 α152 α209 α156 α2 α135 α152 α158 α138 α2 α153 α218 α158 α156 α212a b c d となる。このようにしてチエツクワードp、q、
r、sを形成するのが送信側に設けられた符号器
の役目である。
次に、上述のように形成されたチエツクワード
を含むデータが伝送され、受信された場合のエラ
ー訂正の基本的アルゴリズムについて説明する。
〔1〕 エラーがない場合:S0=S1=S2=S3=0 〔2〕 1ワードエラー(エラーパターンをeiとす
る)の場合:S0=ei S1=αiei S2=α2iei S3
α3iei したがつて αiS0=S1 αiS1=S2 αiS2=S3 となり、iを順次変えたときに、上記の関係が
成立するかどうかで1ワードエラーかどうかを
判定することができる。或いは S1/S0=S2/S1=S3/S2=αi となり、αiのパターンを予めROMに記憶され
ている変換テーブルを参照することによりエラ
ーロケーシヨンiが分かる。そのときのシンド
ロームS1がエラーパターンeiそのものとなる。
〔3〕 2ワードエラー(ei、ej)の場合 S0=ei+ej S1=αiei+αjej S2=α2iei+α2jej S3=α3iei+α3jej 上式を変形すると αjS0+S1=(αi+αj)ei αjS1+S2=αi(αi+αj)ei αjS2+S3=α2i(αi+αj)ei したがつて αi(αjS0+S1)=αjS1+S2 αi(αjS1+S2)=αjS2+S3 が成立すれば、2ワードエラーと判定され、そ
のときのエラーパターンは ei=S0+α-jS1/1+αi-j ej=S0+α-iS1
1+αj-i 〔4〕 3ワードエラー(ei、ej、ek)の場合 S0=ei+ej+ek S1=αiei+αjej+αkek S2=α2iei+α2jej+α2kek S3=α3iei+α3jej+α3kek 上式を変形すると αkS0+S1=(αi+αk)ei+(αj+αk)ej αkS1+S2=αi(αi+αk)ei+αj(αj+αk)ei αkS2+S3=α2i(αi+αk)ei+α2j(αj+αk)e
j したがつて αj(αkS0+S1)+αkS1+S2)=(αi+αj)(αi
+αk
ei αj(αkS1+S2)+(αkS2+S3)=αi(αi+αj
(αi
αk)ei 上式から αi(αj(αkS0+S1)+(αkS1+S2)) =αj(αkS1+S2)+(αkS2+S3) が成立すれば、3ワードエラーと判定できる。
但し、(S0≠0、S1≠0、S2≠0)であること
を条件としている。そのときの各エラーパター
ンは ei=S0+(α-j+α-k)S1+α-j-kS2/(1+αi-
j
)(1+αi-k) ej=S0+(α-k+α-i)S1+α-k-iS2/(1+αj-
i
)(1+αj-k) ek=S0+(α-i+α-j)S1+α-i-jS2/(1+αk-
i
)(1+αk-i) で求められる。実際には、3ワードエラーの訂
正のための構成が複雑となり、訂正動作に要す
る時間も長くなる。そこでポインタによつて
i、j、k、lのエラーロケーシヨンが分かつ
ている場合と組合せ、そのときのチエツク用に
上式を用い、エラー訂正動作を行なうことが実
用的である。
〔5〕 4ワードエラー(ei、ej、ek、el)の場合: S0=ei+ej+ek+el S1=αiei+αjej+αkek+αlel S2=α2iei+α2jej+α2kek+α2lel S3=α3iei+α3jej+α3kek+α3lel 上式を変形すると ei=S0+(α-j+α-k+α-l)S1+(α-j-k
+α-k-l+α-l-j)S2+α-j-k-lS3/(1+αi-j)(
1+αi-k)(1+αi-l) ej=S0+(α-k+α-l+α-i)S1+(α-k-l
+α-l-i+α-i-k)S2+α-k-l-iS3/(1+αj-i)(
1+αj-k)(1+αj-l) ek=S0+(α-l+α-i+α-j)S1+(α-l-i
+α-i-j+α-j-l)S2+α-l-i-jS3/(1+αk-i)(
1+αk-j)(1+αk-l) el=S0+(α-i+α-j+α-k)S1+(α-i-j
+α-j-k+α-k-i)S2+α-i-j-kS3/(1+αl-i)(
1+αl-j)(1+αl-k) ポインタによつてエラーロケーシヨン(i、
j、k、l)が分かつている場合には、上述の
演算によつてエラー訂正を行なうことができ
る。
上述のエラー訂正の基本的アルゴリズムは、シ
ンドロームS0〜S3を用いて第1ステツプでエラー
の有無をチエツクし、第2ステツプで1ワードエ
ラーかどうかをチエツクし、第3ステツプで2ワ
ードエラーかどうかをチエツクするもので、2ワ
ードエラーまでも訂正しようとするときには、全
てのステツプを終了するまでに要する時間が長く
なり、特に2ワードエラーのエラーロケーシヨン
を求めるときにこのような問題が生じる。そこ
で、このような問題を生ぜず、2ワードエラーの
訂正を想定する場合に適用して有効な変形された
アルゴリズムについて以下に説明する。
2ワードエラー(ei、ej)の場合のシンドロー
ムS0、S1、S2、S3に関する式は、前述と同様に S0=ei+ej S1=αiei+αjej S2=α2iei+α2jej S3=α3iei+α3jej この式を変形すると (αiS0+S1)(αiS2+S3)=(αiS1+S22 更に変形して下記のエラーロケーシヨン多項式
を求める。
(S0S2+S1 2)α2i+(S1S2+S0S3)αi +(S1S3+S2 2)=0 ここで、各式の係数を S0S2+S1 2=A S1S2+S0S3=B S1S3+S2 2=C とおく。上式の各係数A、B、Cを用いることに
より2ワードエラーの場合のエラーロケーシヨン
を求めることができる。
〔1〕 エラーがない場合:A=B=C=0、S0
0、S3=0 〔2〕 1ワードエラーの場合: A=B=C=0、S0≠0、S3≠0 のときに1ワードエラーと判定される。(αi
S1/S0)からエラーロケーシヨンiが分かり、(ei =S0)を用いてエラー訂正がなされる。
〔3〕 2ワードエラーの場合: 2ワード以上のエラーの場合には、(A≠0、
B≠0、C≠0)が成立し、その判定が頗る簡
単となる。また、このとき Aα2i+Bαi+C=0 (但し、i=0〜(n−1)) が成立している。ここで(B/A=D、C/A=E) とおくと D=αi+αj、E=αi・αj であり α2i+Dαi+E=0 となる。ここで、2つのエラーロケーシヨンの
差がtであるつまり(j=i+t)とすると D=αi(1+αt)、E=α2i+t と変形される。したがつて D2/E=(1+αt2/αt=α-t+αt となる。ROMに(t=1〜(n−1))の
夫々に関する(α-t+αt)の値を予め書込んで
おき、ROMの出力と受信ワードから演算され
た(D2/E)の値との一致を検出することでtが 求まる。もし、この一致関係が成立しなけれ
ば、3ワード以上のエラーである。そこで X=1+αt Y=1+α-t=D2/E+X とおくことにより αi=D/X、αj=D/Y となり、エラーロケーシヨンi及びjが求めら
れる。エラーパターンei、ejは ei=(αjS0+S1)/D=S0/Y+S1/D ej=(αiS0+S1)/D=S0/X+S1/D と求められ、エラー訂正を行なうことができ
る。
上述の変形された訂正アルゴリズムは、2ワ
ードエラーの訂正まで行なうときに、エラーロ
ケーシヨンを求めるのに要する時間を、基本的
アルゴリズムに比べて頗る短くすることができ
る。
なお、チエツクワードの数kをより増加させ
れば、エラー訂正能力が一層向上する。例えば
(k=6)とすれば、6ワードまでのエラー訂
正能力を有する。すなわち、3ワードエラーま
で検出訂正でき、エラーロケーシヨンが分かつ
ているときに、6ワードエラーまで訂正でき
る。
以下、本発明をオーデイオPCM信号の記録再
生に適用した具体例について図面を参照して説明
する。第1図は、記録系に設けられる誤り訂正エ
ンコーダを全体として示すもので、その入力側に
オーデイオPCM信号が供給される。オーデイオ
PCM信号は、左右のステレオ信号の夫々をサン
プリング周波数fs(例えば44.1〔kHz〕)でもつてサ
ンプリングし、1サンプルを1ワード(2を補数
とするコードで16ビツト)に変換することで形成
されている。したがつて左チヤンネルのオーデイ
オ信号に関しては、(L0、L1、L2…)と各ワード
が連続するPCMデータが得られ、右チヤンネル
のオーデイオ信号に関しても(R0、R1、R2…)
と各ワードが連続するPCMデータが得られる。
この左右のチヤンネルのPCMデータが夫々6チ
ヤンネルずつに分けられ、計12チヤンネルの
PCMデータ系列が入力される。所定のタイミン
グにおいては、(L6o、R6o、L6o+1、R6o+1、L6o+2
R6o+2、L6o+3、R6o+3、L6o+4、R6o+4、L6o+5
R6o+5)の12ワードが入力される。この例では、
1ワードを上位8ビツトと下位8ビツトとに分
け、12チヤンネルを更に24チヤンネルとして処理
している。PCMデータの1ワードを簡単のため
に、Wiとして表わし、上位8ビツトに関しては、
Wi、AとAのサフイツクスを付加し、下位8ビ
ツトに関しては、Wi、BとBのサフイツクスを
付加して区別している。例えばL6oがW12o、A及
びW12o、Bの2つに分割されることになる。
この24チヤンネルのPCMデータ系列がまず偶
奇インターリーバ1に対して供給される。(n=
0、1、2…)とすると、L6o(=W12o、A、
W12o、B)、R6o(=W12o+1、A、W12o+1、B)、
L6o+2(=W12o+4、A、W12o+4、B)、R6o+2(=
W12o+5、A、W12o+5、B)、L6o+4(=W12o+8、A、
W12o+8、B)、R6o+4(=W12o+9、A、W12o+9、B)
の夫々が偶数番目のワードであり、これ以外が奇
数番目のワードである。偶数番目のワードからな
るPCMデータ系列の夫々が偶奇インターリーバ
1の1ワード遅延回路2A,2B,3A,3B,
4A,4B,5A,5B,6A,6B,7A,7
Bによつて1ワード遅延される。勿論、1ワード
より大きい例えば8ワードを遅延させるようにし
ても良い。また、偶奇インターリーバ1では、偶
数番目のワードからなる12個のデータ系列が第1
〜第12番目までの伝送チヤンネルを占め、奇数番
目のワードからなる12個のデータ系列が第13〜第
24番目までの伝送チヤンネルを占めるように変換
される。
偶奇インターリーバ1は、左右のステレオ信号
の夫々に関して連続する2ワード以上が誤り、然
もこのエラーが訂正不可能となることを防止する
ためのものである。例えば(Li-1、Li、Li+1)と
連続する3ワードを考えると、Liが誤つており、
然もこのエラーが訂正不可能な場合に、Li-1又は
Li+1が正しいことが望まれる。それは、誤つてい
るデータLiを補正する場合において、前の正しい
ワードLi-1でもつてLiを補間(前値ホールド)し
たり、Li-1及びLi+1の平均値でもつてLiを補間す
るためである。偶奇インターリーバ1の遅延回路
2A,2B〜7A,7Bは、隣接するワードが異
なる誤り訂正ブロツクに含まれるようにするため
に設けられている。また、偶数番目のワードから
なるデータ系列と奇数番目のワードからなるデー
タ系列毎とに伝送チヤンネルをまとめているの
は、インターリーブしたときに、近接する偶数番
目のワードと奇数番目のワードとの記録位置間の
距離をなるべく大とするためである。
偶奇インターリーバ1の出力には、第1の配列
状態にある24チヤンネルのPCMデータ系列が現
れ、その夫々から1ワードずつが取り出されて符
号器8に供給され、第1のチエツクワードQ12o
Q12o+1、Q12o+2、Q12o+3が形成される。第1のチ
エツクワードを含んで構成される第1のエラー訂
正ブロツクは (W12o-12、A、W12o-12、B、W12o+1-12、A、
W12o+1-12、B、W12o+4-12、A、W12o+4-12、B、
W12o+5-12、A、W12o+5-12、B、W12o+8-12、A、
W12o+8-12、B、W12o+9-12、A、W12o+9-12、B、
W12o+2、A、W12o+2、B、W12o+3、A、W12o+3
B、W12+6、A、W12o+6、B、W12o+7、A、
W12o+7、B、W12o+10、A、W12o+10、B、
W12o+11、A、W12o+11、B、Q12o、Q12o+1
Q12o+2、Q12o+3) となる。第1の符号器8では、1ブロツクのワー
ド数:(n=28)、1ワードのビツト数:(n=
8)、チエツクワード数:(k=4)の符号化がな
されている。
この24個のPCMデータ系列と、4個のチエツ
クワード系列とがインターリーバ9に供給され
る。インターリーバ9では、偶数番目のワードか
らなるPCMデータ系列と奇数番目のワードから
なるPCMデータ系列との間にチエツクワード系
列が介在するように伝送チヤンネルの位置を変え
てから、インターリーブのための遅延処理を行な
つている。この遅延処理は、第1番目の伝送チヤ
ンネルを除く他の27個の伝送チヤンネルの夫々に
対して、1D、2D、3D、4D、…、26D、27D(但
し、Dは単位遅延量で例えば4ワード)の遅延量
の遅延回路を挿入することでなされている。
インターリーバ9の出力には、第2の配列状態
にある28個のデータ系列が現れ、このデータ系列
の夫々から1ワードずつが取り出されて符号器1
0に供給され、第2のチエツクワードP12o
P12o+1、P12o+2、P12o+3が形成される。第2のチ
エツクワードを含んで構成される32ワードからな
る第2のエラー訂正ブロツクは、下記のものとな
る。
(W12o-12、A、W12o-12(D+1)、B、
W12o+1-12(2D+1)、A、W12o+1-12(3D+1)、B、
W12o+4-12(4D+1)、A、W12o+4-12(5D+1)、B、
W12o+5-12(6D+1)、A、W12o+5-12(7D+1)、B、…
Q12o-12(12D)、Q12o+1-12(13D)、Q12o+2-12(14D)
Q12o+3-12(15D)、…W12o+10-12(24D)、A、
W12o+10-12(25D)、B、W12o+11-12(26D)、A、
W12o+11-12(27D)、B、P12o、P12o+1、P12o+2
P12o+3) かかる第1及び第2のチエツクワードを含む32
個のデータ系列のうちで、偶数番目の伝送チヤン
ネルに対して1ワードの遅延回路が挿入されたイ
ンターリーバ11が設けられており、また第2の
チエツクワード系列に対してインバータ12,1
3,14,15が挿入される。インターリーバ1
1によつてブロツク同士の境界にまたがるエラー
が訂正不可能となるワード数のエラーとなり易い
ことに対処している。また、インバータ12〜1
5は、伝送時におけるドロツプアウトによつて1
ブロツク中の全てのデータが“0”となり、これ
を再生系において正しいものと判別してしまう誤
動作を防止するため設けられている。同様の目的
で第1のチエツクワード系列に対してもインバー
タを挿入するようにしても良い。
そして、最終的に得られる24個のPCMデータ
系列と8個のチエツクワード系列との夫々から取
り出された32ワード毎に直列化され、第2図に示
すように、その先頭に16ビツトの同期信号が付加
されて1伝送ブロツクとなされて伝送される。第
2図では、図示の簡単のため第i番目の伝送チヤ
ンネルから取り出された1ワードをuiとして表示
している。伝送系の具体的な例としては、磁気記
録再生装置、回転デイスク装置などがあげられ
る。
上述の符号器8は、前述したような誤り訂正符
号に関するもので、(n=28、m=8、k=4)
であり、同様の符号器10は、(n=32、m=8、
k=4)である。
再生されたデータが1伝送ブロツクの32ワード
毎に第3図に示す誤り訂正デコーダの入力に加え
られる。再生データであるために、エラーを含ん
でいる可能性がある。エラーがなければ、このデ
コーダの入力に加えられる32ワードは、誤り訂正
エンコーダの出力に現れる32ワードと一致する。
誤り訂正エンコーダでは、エンコーダにおけるイ
ンターリーブ処理と対応するデインターリーブ処
理を行なつて、データの順序を元に戻してから誤
り訂正を行なう。
まず、奇数番目の伝送チヤンネルに対して1ワ
ードの遅延回路が挿入されたデインターリーバ1
6が設けられ、また、チエツクワード系列に対し
てインバータ17,18,19,20が挿入さ
れ、初段の復号器21に供給される。復号器21
では、第4図に示すように、パリテイ検査行列
Hc1と入力の32ワード(VT)とから、シンドロー
ムS10、S11、S12、S13が発生され、これにもとづ
いて前述のようなエラー訂正が行なわれる。αは
(F(x)=x8+x4+x3+x2+1)のGF(28)の元
である。復号器21からは、24個のPCMデータ
系列と4個のチエツクワード系列とが現れ、この
データ系列の1ワード毎にエラーの有無を示す少
なくとも1ビツトのポインタ(エラーがあるとき
は“1”、そうでないときは“0”)が付加されて
いる。この第4図及び後述の第5図において、並
びに以下の説明では、受信された1ワードW^iを
単にWiとして表わしている。
この復号器21の出力データ系列がデインター
リーバ22に供給される。デインターリーバ22
は、誤り訂正エンコーダにおけるインターリーバ
9でなされる遅延処理をキヤンセルするためのも
ので、第1番目の伝送チヤンネルから第27番目の
伝送チヤンネルまでの夫々に(27D、26D、25D、
…2D、1D)と遅延量が異ならされた遅延回路が
挿入されている。デインターリーバ22の出力が
次段の復号器23に供給される。復号器23で
は、第5図に示すように、パリテイ検査行列Hc2
と入力の28ワードとから、シンドロームS20
S21、S22、S23が発生され、これにもとづいてエ
ラー訂正が行なわれる。
かかる次段の復号器23の出力に現れるデータ
系列が偶奇デインターリーバ24に供給される。
偶奇デインターリーバ24では、偶数番目のワー
ドからなるPCMデータ系列と奇数番目のワード
からなるPCMデータ系列とが互いちがいの伝送
チヤンネルに位置するように戻されると共に、奇
数番目のワードからなるPCMデータ系列に対し
て1ワード遅延回路が挿入されている。この偶奇
デインターリーバ24の出力には、誤り訂正エン
コーダの入力に供給されるのと全く同様の配列と
所定番目の伝送チヤンネルとを有するPCMデー
タ系列が得られることになる。第3図では、図示
されてないが、偶奇デインターリーバ24の次に
補正回路が設けられており、復号器21,23で
訂正しきれなかつたエラーを目立たなくするよう
な補正例えば平均値補間が行なわれる。
本発明の一例では、初段の復号器21において
2ワードエラーまで訂正するようにしている。こ
の場合のエラー訂正のアルゴリズムとしては、前
述の変形されたものが適用される。これと共に、
初段の復号器21において第2のエラー訂正ブロ
ツク内の32ワード又はチエツクワードを除く28ワ
ードの全てのワードに対してエラーの有無を示す
1ビツトのポインタを付加する。このポインタ
は、エラーがあるときには、“1”、そうでないと
きには、“0”とされるものである。1ワードが
8ビツトの場合には、最上位ビツトの更に上位の
1ビツトとしてポインタが付加され、1ワードが
9ビツトとなされ、デインターリーバ22で処理
されて次段の復号器23に供給される。
初段の復号器21においてポインタを付加する
態様としては、3通りありうる。
その第1の態様(FC1)は、2ワードエラーを
越えるワード数すなわち3ワード以上のエラーが
あると判定される場合には、そのブロツクの全て
のワードにエラーがあることを示す即ち“1”の
ポインタを付加する。
その第2の態様(FC2)は、2ワードのエラー
があると判定される場合には、その2ワードのエ
ラーを訂正すると共に、そのブロツクの全てのワ
ードに“1”のポインタを付加する。したがつて
訂正された2ワードエラーを含むブロツクの全て
のワードのポインタも“1”とされる。
その第3の態様(FC3)は、1ワードのエラー
があると判定される場合にはその1ワードのエラ
ーを訂正すると共に、そのブロツクの全てのワー
ドのポインタを“1”とする。
次段の復号器23では、このポインタを用いて
エラー訂正を行なうが、次段の復号の方法もいく
つかの態様がある。そのひとつは、1ワードエラ
ーまでの訂正とする態様(RC1)であり、他のひ
とつは、2ワードエラーまでの訂正とする態様
(RC2)であり、また各々に関してポインタによ
るエラーロケーシヨンを用いたエラー訂正の態様
(RC3)を組合わせることが考えられる。
初段の復号器21におけるポインタを付加する
態様FC1、FC2、FC3のうちで、FC1よりFC2
FC2よりFC3という関係で次段の復号の際のエラ
ー検出の見逃し、誤つたエラー訂正のおそれを少
なくできる。しかし、その反面、エラーが訂正さ
れたワード或いは本来エラーを含まないワードで
あるにも拘らず、ポインタが“1”である場合が
増大し、したがつて次段の復号を行なつたときで
も、エラー訂正しにくくなる。そのような意味で
2段の復号器21,23の考えられる組合せとし
ては、(FC1→RC1)(FC1→RC2)(FC2→RC1
(FC2→RC2)(FC3→RC3)が実際的である。
本発明の一例では、上述の組合せのうちで
(FC2→RC2)の組合せを用いた場合を説明して
いる。この次段の復号器23において、ポインタ
を用いてどのようにエラー訂正が行なわれるか説
明する。即ち次段の復号器23においては、この
ポインタによつて示される第1のエラー訂正ブロ
ツク内のエラーワードの個数又はエラーロケーシ
ヨンを併用してエラー訂正を行なう。第6図は、
この次段の復号器23におけるエラー訂正の一例
を示しており、第6図及び以下の説明では、ポイ
ンタによるエラーワードの個数をNpで表わし、
ポインタによるエラーロケーシヨンをEiで表わ
す。また、第6図において、Yを肯定を表わし、
Nは否定を表わす。次段の復号器23では、2ワ
ードエラーまで訂正するので、エラー訂正のアル
ゴリズムとしては、変形されたアルゴリズムが好
ましい。つまり、第6図に示されるフローチヤー
トの最初において前述のエラーロケーシヨン多項
式(Aα2i+Bαi+C=0)が演算され、この各係
数A、B、CとシンドロームS20〜S23とを用いた
エラー訂正が行なわれる。これと共に、1ブロツ
ク内に含まれるエラーを示すポインタの総数Np
が数えられる。勿論、シンドロームを用いて第6
図において破線で示すように、エラーがないこと
の検出、1ワードエラーの検出、2ワードエラー
の検出を段階的に行なう基本的なアルゴリズムを
用いても良い。
(1) エラーがないかどうかを調べる。(A=B=
C=0、S20=0、S23=0)のときは、一応エ
ラーなしとする。その場合、(Np≦z1)かどう
かを調べる。(Np≦z1)であれば、エラーなし
と判定し、そのエラー訂正ブロツク内のポイン
タをクリア(“0”)とする。(Np>z1)であれ
ば、シンドロームによる検出が正しくないと判
定し、ポインタをそのままとしておくか、その
ブロツク内の全てのワードのポインタを“1”
にする。z1としては、かなり大きく例えば14と
する。
(2) 1ワードエラーかどうかを調べる。(A=B
=C=0、S20≠0、S23≠0)のときに1ワー
ドエラーと一応判定し、(S21/S20=αi)からエラ ーロケーシヨンiを求める。このエラーロケー
シヨンiがポインタによるものと一致するかど
うかが検出される。ポインタによるエラーロケ
ーシヨンが複数個あるときは、その何れかと一
致するかどうかが調べられる。(i=Ei)であ
れば、次に(Np≦z2)かどうかが調べられる。
z2は、例えば10である。(Np≦z2)であれば、
1ワードエラーと判断し、(ei=S20)を用いて
エラー訂正が行なわれる。(i=Ei)でも、
(Np>z2)であれば、1ワードエラーの割に
は、ポインタの個数が多すぎるので、1ワード
エラーと判断することは危険であると判断し、
ポインタをそのままとしておくか、又は全ての
ワードをエラーとみなして各ワードのポインタ
を“1”とする。
(i≠Ei)の場合には、(Np≦z3)かどうか
が調べられる。z3はかなり小さい数で例えば3
である。(Np≦z3)が成立するときは、シンド
ロームの演算でもつてエラーロケーシヨンiに
ついての1ワードエラーを訂正する。
(Np>z3)の場合では、更に(Np≦z4)か
どうかが調べられる。つまり、(z3<Np≦z4
のときは、シンドロームによる1ワードエラー
の判定が誤つている割には、Npが小さすぎる
ことを意味するから、そのブロツクの全ワード
のポインタを“1”とする。逆に(Np>z4
であれば、ポインタをそのままとする。
(3) 2ワードエラーかどうかが調べられる。2ワ
ードエラーであれば、演算によつてエラーロケ
ーシヨン(i、j)が検出される。(A≠0、
B≠0、C≠0)で且つ(D2/E=α-t+αt、但 し、t=1〜27)のときは、2ワードエラーと
判断され、(αi=D/X、αj=D/Y)によつてエラ ーロケーシヨン(i、j)が求められる。この
エラーロケーシヨンi、jとポインタによるエ
ラーロケーシヨンEi、Ejとの一致が検出され
る。(i=Ei、j=Ej)のときは、エラーを示
すポインタの個数が所定値z5と比較される。
(Np≦z5)であれば、エラーロケーシヨンi、
jに関する2ワードエラーが訂正される。この
訂正は、エラーパターンei、ejを前述のように
求めることでなされる。(Np>z5)のときは、
例えば3ワード以上のエラーを2ワードエラー
と誤つて検出しているおそれが高いとして訂正
を行なわず、ポインタをそのままとしておく
か、そのブロツク内の全てのワードエラーとす
る。
エラーロケーシヨンのチエツクを行なう場
合、(i=Ei、J≠Ej)又は(i≠Ei、j=Ej)
の何れかの一致関係が成立するときは、(Np≦
z6)かどうかが調べられる。(Np≦z6)のとき
は、エラーロケーシヨンi、jに関する2ワー
ドエラーの訂正を行なう。(Np>z6)のとき
は、(Np≦z7)かどうかが調べられる。これ
は、エラーロケーシヨンの一致関係が一部成立
しているときにおいて、エラーを示すポインタ
の個数の多少をチエツクするもので、もし
(Np≦z7)のときには、エラーを示すポインタ
の数が少なすぎると判断し、そのブロツクの全
てのワードのポインタを“1”にする。(Np>
z7)のときには、ポインタの信頼性が高いと考
えられるので、ポインタをそのままとしてお
く。
(i≠Ei、j≠Ej)のときは、(Np≦z8)か
どうかが調べられる。Npがかなり少ないとき
は、エラーロケーシヨン多項式を用いて得られ
た結果をポインタより重視して、i、jに関す
る2ワードエラーの訂正がなされる。(Np>
z8)のときは、更に(Np≦z9)かどうかが調
べられる。これは、(Np≦z7)の場合と同様
に、そのブロツクのポインタをそのままとする
か、全てのワードのポインタを“1”とするか
のためのチエツクである。
(4) 上述の(1)(2)(3)のどの場合にも該当しない即ち
2ワードをこえるエラーがある場合には、エラ
ー訂正が行なわれない。そして(Np≦z10)か
どうかが調べられる。(Np≦z10)であれば、
ポインタの信頼性が低いと判断し、全てのワー
ドのポインタを“1”とする。(Np>z10)で
あれば、ポインタをそのままとしておく。
(5) 2ワードエラーでもない場合において、*印
で示すように、ポインタによるエラーロケーシ
ヨンを用いて3ワードエラーを訂正するように
しても良い。つまり、(Np=3)の場合は、ポ
インタによるエラーロケーシヨン(i、j、
k)についての3ワードエラーの訂正を行な
う。(Np≠3)のときは、ポインタをそのまま
とするか、又は全てのワードのポインタを
“1”とする。
なお、1ブロツク内のエラーを示すポインタの
総数Npと比較される値ziは、エラー訂正符号の
もつ正しくない検出を生じる確率(上述の例で
は、5ワードエラー以上の場合にこれをエラーな
しと判断するおそれがあり、また4ワードエラー
以上の場合に、これを1ワードエラーと判断する
おそれがあり、3ワード以上の2ワードエラーと
判断するおそれがある)などを考慮して適切な値
とすることができる。
上述の第3図に示す誤り訂正デコーダでは、第
1のチエツクワードQ12o、Q12o+1、Q12o+2
Q12o+3を用いたエラー訂正と第2のチエツクワー
ドP12o、P12o+1、P12o+2、P12o+3を用いたエラー訂
正とを夫々1回ずつ行なつている。この各エラー
訂正を2回以上(実際的には、2回程度)ずつ行
なうようにすれば、訂正された結果のよりエラー
が減少されたことを利用できるから、エラー訂正
能力をより増すことができる。このように、更に
後段に復号器を設ける場合には、復号器21,2
3においてチエツクワードの訂正も行なつておく
必要がある。
なお、上述の例では、インターリーバ9におけ
る遅延処理として、遅延量をDずつ異ならせるよ
うにしたが、このような規則的な遅延量の変化と
異なり、不規則的なものとしても良い。また、第
2のチエツクワードPiは、PCMデータのみなら
ず、第1のチエツクワードQiをも含んで構成さ
れる誤り訂正符号である。これと同様に、第1の
チエツクワードQiが第2のチエツクワードPiを
も含むようにすることも可能である。具体的に
は、第2のチエツクワードPiを帰還して第1のチ
エツクワードを形成する符号器に供給すれば良
い。
以上の説明から理解されるように、本発明に依
れば、初段の復号において、第2のにチエツクワ
ードに対応して定まる最大検出訂正可能エラー数
(ポインタの使用なしにエラーの検出及び訂正が
行える最大数)に等しい所定数までのエラーを訂
正すると共に、少なくともエラーが上記所定数を
越えて存在することが検出されたときには、その
エラー訂正対象ブロツクのすべてのワードに対し
エラーの存在を指示するポインタを設定し、次段
の復号においては、エラーシンドロームから求め
られたエラーロケーシヨンを用いて訂正可能な場
合でも、そのエラー訂正対象ブロツク内のポイン
タの数が予め設定された値以内の場合のみエラー
の訂正を行うようにしたため、初段におけるポイ
ンタの信頼性を向上し、後段におけるエラーの見
逃し、誤つた訂正を極力防止できる。
【図面の簡単な説明】
第1図は本発明が適用された誤り訂正エンコー
ダの一例のブロツク図、第2図は伝送時の配列を
示すブロツク図、第3図は誤り訂正デコーダの一
例のブロツク図、第4図、第5図及び第6図は誤
り訂正デコーダの復号器の動作の説明に用いる図
である。 1,9,11はインターリーバ、8,10は符
号器、16,22,24はデインターリーバ、2
1,23は復号器である。

Claims (1)

  1. 【特許請求の範囲】 1 第1の配列状態にある複数チヤンネルの
    PCMデータ系列の各々に含まれる1ワードとこ
    れに対する第1のチエツクワードとからなる第1
    のエラー訂正ブロツクが形成され、上記複数チヤ
    ンネルのPCMデータ系列と上記第1のチエツク
    ワード系列をチヤンネルごとに異なる時間遅延さ
    せることによつて第2の配列状態とし、この第2
    の配列状態にある複数チヤンネルのPCMデータ
    系列と第1のチエツクワード系列との各々に含ま
    れる1ワードとこれに対する第2のチエツクワー
    ドとからなる第2のエラー訂正ブロツクとして伝
    送されたデータを受信し、上記第2のチエツクワ
    ードを用いて上記第2のエラー訂正ブロツクに対
    する初段の復号を行い、次に第2の配列状態にあ
    る複数チヤンネルのPCMデータ系列と第1のチ
    エツクワード系列とをチヤンネルごとに異なる時
    間遅延させることによつて第1の配列状態とし、
    この後に第1のチエツクワードを用いて第1のエ
    ラー訂正ブロツクに対する次段の復号を行うエラ
    ー訂正方法であつて、 上記前段の復号においては、上記第2のチエツ
    クワードに対応して定まる最大検出訂正可能エラ
    ー数に等しい所定数までのエラーを訂正するとと
    もに、少なくともエラーが上記所定数を越えて存
    在することが検出されたときには、そのエラー訂
    正対象ブロツクのすべてのワードに対しエラーの
    存在を指示するポインタを設定し、 上記後段の復号においては、 エラーシンドロームから求められたエラーロケ
    ーシヨンを用いてエラー訂正が可能な場合であつ
    ても、そのエラー訂正対象ブロツク内における上
    記前段の復号の際に設定されたポインタの数が前
    もつて設定された値以内であるときに限り上記エ
    ラーシンドロームから求められたエラーロケーシ
    ヨンで指示されるエラーを訂正するようにしたこ
    とを特徴とするエラー訂正方法。
JP8442880A 1980-06-20 1980-06-20 Error correcting method Granted JPS5710561A (en)

Priority Applications (16)

Application Number Priority Date Filing Date Title
JP8442880A JPS5710561A (en) 1980-06-20 1980-06-20 Error correcting method
CA000379913A CA1161565A (en) 1980-06-20 1981-06-16 Method of error correction
ES503164A ES8203542A1 (es) 1980-06-20 1981-06-17 Un metodo de correccion de error
SE8103836A SE451928B (sv) 1980-06-20 1981-06-18 Sett att avkoda digital information for korrigering av fel
DK270581A DK158485C (da) 1980-06-20 1981-06-19 Fremgangsmaade til fejl-korrigering i datatransmissionssystemer
IT22478/81A IT1194807B (it) 1980-06-20 1981-06-19 Metodo per la correzione di errori
GB8118998A GB2079994B (en) 1980-06-20 1981-06-19 Methods of digital data error correction
AU72019/81A AU542428B2 (en) 1980-06-20 1981-06-22 Data error correction and prediction
CH4097/81A CH653504A5 (de) 1980-06-20 1981-06-22 Verfahren zur fehlerkorrektur bei einer pcm-datenuebertragung.
AT0275181A AT379460B (de) 1980-06-20 1981-06-22 Dekodiergeraet zur dekodierung einer uebertragenen kodierten, digitalen information
BR8103911A BR8103911A (pt) 1980-06-20 1981-06-22 Processo de correcao de erros
FR8112242A FR2485299B1 (fr) 1980-06-20 1981-06-22 Procede de correction d'erreurs
DE3124425A DE3124425C2 (de) 1980-06-20 1981-06-22 Verfahren und Vorrichtung zu Fehlererkennung und Fehlerkorrektur
NL8103001A NL191136C (nl) 1980-06-20 1981-06-22 Inrichting voor meerkanalige transmissie van pulsgemoduleerde informatiewoorden met foutcorrectie.
CA000463143A CA1201811B (en) 1980-06-20 1984-09-13 Method of error correction
US06/684,161 US4546474A (en) 1980-06-20 1984-12-21 Method of error correction

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8442880A JPS5710561A (en) 1980-06-20 1980-06-20 Error correcting method

Publications (2)

Publication Number Publication Date
JPS5710561A JPS5710561A (en) 1982-01-20
JPH0361381B2 true JPH0361381B2 (ja) 1991-09-19

Family

ID=13830304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8442880A Granted JPS5710561A (en) 1980-06-20 1980-06-20 Error correcting method

Country Status (1)

Country Link
JP (1) JPS5710561A (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8200207A (nl) * 1982-01-21 1983-08-16 Philips Nv Werkwijze met foutkorrektie voor het overdragen van blokken databits, een inrichting voor het uitvoeren van een dergelijke werkwijze, een dekodeur voor gebruik bij een dergelijke werkwijze, en een inrichting bevattende een dergelijke dekodeur.
US4504948A (en) * 1982-12-29 1985-03-12 International Business Machines Corporation Syndrome processing unit for multibyte error correcting systems
EP0144431B1 (en) * 1983-03-12 1990-10-24 Sony Corporation Error-correcting apparatus
JP2533076B2 (ja) * 1983-04-30 1996-09-11 ソニー株式会社 エラ−訂正のための符号化方法
JPS601673A (ja) * 1983-06-17 1985-01-07 Sony Corp 誤り検出方法
JPH0634311B2 (ja) * 1983-06-18 1994-05-02 ソニー株式会社 デイジタル情報信号の記録方法
JPS6059571A (ja) * 1983-09-13 1985-04-05 Matsushita Electric Ind Co Ltd 情報記録再生装置
JPS60116230A (ja) * 1983-11-28 1985-06-22 Matsushita Electric Ind Co Ltd 積符号の復号方法
JPH0812612B2 (ja) * 1983-10-31 1996-02-07 株式会社日立製作所 誤り訂正方法及び装置
JPS6213127A (ja) * 1985-07-10 1987-01-21 Clarion Co Ltd 復号方式
US4845714A (en) * 1987-06-08 1989-07-04 Exabyte Corporation Multiple pass error correction process and apparatus for product codes
US5247523A (en) * 1989-07-12 1993-09-21 Hitachi, Ltd. Code error correction apparatus
JPH0827731B2 (ja) * 1993-09-17 1996-03-21 株式会社日立製作所 誤り訂正方法及び装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS539437A (en) * 1976-07-15 1978-01-27 Hitachi Ltd Correcting system for error track prinority instruction
JPS5555412A (en) * 1978-10-17 1980-04-23 Victor Co Of Japan Ltd Signal recording and reproducing device
JPS55161445A (en) * 1979-06-04 1980-12-16 Mitsubishi Electric Corp Coding and decoding system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS539437A (en) * 1976-07-15 1978-01-27 Hitachi Ltd Correcting system for error track prinority instruction
JPS5555412A (en) * 1978-10-17 1980-04-23 Victor Co Of Japan Ltd Signal recording and reproducing device
JPS55161445A (en) * 1979-06-04 1980-12-16 Mitsubishi Electric Corp Coding and decoding system

Also Published As

Publication number Publication date
JPS5710561A (en) 1982-01-20

Similar Documents

Publication Publication Date Title
JPH0353817B2 (ja)
JPH0351140B2 (ja)
US4546474A (en) Method of error correction
JPH0376051B2 (ja)
KR860000500B1 (ko) 에러정정방법
US5946328A (en) Method and means for efficient error detection and correction in long byte strings using integrated interleaved Reed-Solomon codewords
JPH0436487B2 (ja)
WO1985002958A1 (en) Method and apparatus for decoding error correction code
JP4290881B2 (ja) エラー訂正コードを含む磁気媒体上へのデータの格納のための方法及び装置
JPH0361381B2 (ja)
JPH0831806B2 (ja) エラー訂正方法
JPS6151814B2 (ja)
JPH0353818B2 (ja)
JP2002509331A5 (ja)
JPH01129534A (ja) 誤り検出訂正方法
JPH0353816B2 (ja)
JPH0361380B2 (ja)
JPH0361379B2 (ja)
JPH048974B2 (ja)
JPH047848B2 (ja)
JPH044776B2 (ja)
JP2684031B2 (ja) データの復号化方法
KR920000397B1 (ko) 에러정정방법
KR920000396B1 (ko) 에러정정방법(error訂正方法)
JP2796291B2 (ja) 誤り訂正方式