JPH0351140B2 - - Google Patents

Info

Publication number
JPH0351140B2
JPH0351140B2 JP56127595A JP12759581A JPH0351140B2 JP H0351140 B2 JPH0351140 B2 JP H0351140B2 JP 56127595 A JP56127595 A JP 56127595A JP 12759581 A JP12759581 A JP 12759581A JP H0351140 B2 JPH0351140 B2 JP H0351140B2
Authority
JP
Japan
Prior art keywords
error
word
words
error correction
pointer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56127595A
Other languages
English (en)
Other versions
JPS5829237A (ja
Inventor
Yoichiro Sako
Kentaro Odaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP56127595A priority Critical patent/JPS5829237A/ja
Priority to CA000406845A priority patent/CA1184678A/en
Priority to AT82304042T priority patent/ATE23071T1/de
Priority to EP82304042A priority patent/EP0072640B1/en
Priority to DE8282304042T priority patent/DE3273916D1/de
Publication of JPS5829237A publication Critical patent/JPS5829237A/ja
Priority to US06/615,670 priority patent/US4541092A/en
Publication of JPH0351140B2 publication Critical patent/JPH0351140B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/18Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1806Pulse code modulation systems for audio signals
    • G11B20/1809Pulse code modulation systems for audio signals by interleaving
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • H03M13/15Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)

Description

【発明の詳細な説明】 この発明は、パーストエラー及びランダムエラ
ーの何れに対してもエラー訂正能力が高く、然も
エラー検出の見逃し又は誤つた訂正を生じるおそ
れが低減されたエラー訂正方法に関する。
本願出願人は、先にパーストエラーに対して有
効なデータ伝送方法としてクロスインターリーブ
と称するものを提案している。これは、第1の配
列状態にある複数チヤンネルのPCMデータ系列
の各々に含まれる1ワードを第1のエラー訂正符
号器に供給することによつて第1のチエツクワー
ド系列を発生させ、この第1のチエツクワード系
列及び複数チヤンネルのPCMデータ系列を第2
の配列状態とし、夫々に含まれる1ワードを第2
のエラー訂正符号器に供給することによつて第2
のチエツクワード系列を発生させるもので、ワー
ド単位でもつて二重のインターリーブ(配列の並
び変え)を行なうものである。インターリーブ
は、共通のエラー訂正ブロツクに含まれるチエツ
クワード及びPCMデータを分散させて伝送し、
受信側において元の配列に戻したときに、共通の
エラー訂正ブロツクに含まれる複数ワードのうち
のエラーワード数を少なくしようとするものであ
る。つまり、伝送時にパーストエラーが生じると
きに、このパーストエラーを分散化することがで
きる。かかるインターリーブを二重に行なえば、
第1及び第2のチエツクワードの夫々が別々のエ
ラー訂正ブロツクを構成することになるので、チ
エツクワードの何れか一方でエラーを訂正できな
いときでも、その他方を用いてエラーを訂正する
ことができ、したがつてエラー訂正能力を一層向
上させることができる。ところで、1ワード中の
1ビツトでも誤つているときには、1ワード全体
が誤つているものとして取り扱われるので、ラン
ダムエラーが比較的多い受信データを扱う場合に
は、必ずしもエラー訂正能力が充分であるとは言
えない。
そこで1ブロツク内のKワード例えば2ワード
エラーまで訂正でき、エラーロケーシヨンが判つ
ているときには、Mワード例えば4ワードエラー
までも訂正することができる。訂正能力の高いエ
ラー訂正符号(隣接(b−adjacent)コードの一
種)を上述の多重インターリーブと組合せること
が考えられる。また、このエラー訂正符号は、1
ワードエラーだけを訂正の対象とする場合には、
復号器の構成を頗る簡単とできる特徴を有してい
る。
また、第2のエラー訂正ブロツクに対する初段
の復号を行ない、次に第1の配列状態に戻してか
ら第1のエラー訂正ブロツクに対する次段の復号
を行なう場合、初段の復号でエラーがあるにも拘
らずエラーがないと判断するようなエラー検出の
見逃し、4ワードエラーをノワードエラーとして
検出し、それによる誤つた訂正が生じると、この
見逃し、誤つた訂正が次段の復号において新たな
見逃し、誤つた訂正の要因となり、全体としてみ
たこれらの誤動作の生じるおそれがつよくなる。
また、訂正するエラーワード数が多くなると、上
述の見逃し、誤つた訂正の生じる確率が一般的に
大きくなる。
この発明では、初段の復号の際に、例えば1ワ
ードエラー及び2ワードエラーの訂正を行ない、
これと共に、例えば3ワード以上のワードが誤つ
ていることを初段の復号で検出するようになし、
また、1ワードエラーとして訂正された場合、2
ワードエラーとして訂正された場合、3ワード以
上のエラーとして検出された場合の各々を区別で
きる3種類のポインタを付加するようにし、次段
の復号でこのポインタ状態を判別して訂正を行な
うことにより、次段の復号での見逃し、誤つた訂
正のおそれを防止している。このようにして、エ
ラー検出及び訂正の際の見逃し、誤つた訂正のお
それを軽減し、例えばオーデイオPCM信号を伝
送する際に、誤つた訂正による異音が発生するよ
うな問題点を解決している。
まず、この発明の一例に用いるエラー訂正符号
について説明する。エラー訂正符号を記述する場
合、ペクトル表現或いは巡回群による表現が用い
られる。まず、GF2上では、既約なm次の多項
式F(x)を考える。“0”と“1”の元しか存在
しない体GF(2)の上では、既約な多項式F(x)
は、根を持たない。そこで(F(x)=0)円満足
する仮想的な根αを考える。このとき、零元を含
むαののべき乗で表わされる2m個の相異なる元
0,α,α2,α3…α2m-1は、拡大体GF(2m)を構
成する。GF(2m)は、GF(2)の上のm次の既約多
項式F(x)を法とする多項式環である。GF(2m
の元は、1,α,{x},α2=(x2},…,αm-1
{xm-1}の線形結合でかきあらわすことできる。
即ち α0+α1{x}+α2{x2}+…αn-1{xm-1) =α0+α1α+α2α2+…+αn-1αm-1 あるいは(αn-1,αn-2,…,α2,α1,α0)ここ
で、α0,α1,…,αn-1∈GF(p)となる。
一例として、GF(28)を考えると、(mod.F
(x)=x8+x4+x3+x2+1)で全ての8ビツトの
データは α7x7+α6x6+α5x5+α4x4+α3x3+α2x2+α1x+
α0 又はα7,α6,α5,α4,α3,α2,α1,α0)で書き

わせるので、例えばα7をMSB側、α0をLSB側に
割り当てる。αoは、GF(2)に属するので、0又は
1である。
また、多項式F(x)から(m×m)の下記の
行列Tが導かれる。
T=0 0……0 α0 1 0……0 α1 0 1……0 α2 〓 〓 〓 〓 0 0……1 αn-1 他の表現としては、巡回群を用いたものがあ
る。これは、GF(2m)から0元を除く、残の元が
位数2m−1の乗法群をなすことを利用するもので
ある。GF(2m)の元を巡回群を用いて表現すると 0,1(=α2m-1),α,α2,α3,……α2m-2 となる。
さて、この発明の一例では、mビツトを1ワー
ドとし、nワードで1ブロツクを構成するとき、
下記のパリテイ検査行列Hにもとずいてk個のチ
エツクワードを発生するようにしている。
H=1 αn-1 α2(n-1) 〓 α(k-1)(n-1) 1 αn-2 α2(n-2) 〓 α(k-1)(n-2) ……1 ……α ……α2 〓 ……αk-1 1 1 1 〓 1 また、行列Tによつても同様にパリテイ検査行
列Hを表現することができる。
H=I Tn-1 T2(n-1) 〓 T(k-1)(n-1) I Tn-2 T2(n-2) 〓 T(k-1)(n-2) ……I ……T1 ……T2 〓 ……Tk-1 I I I 〓 I 但し、Iは、(m×m)の単位行列である。
上述のように、根αを用いた表現と生成行列T
を用いて表現との両者は本質的に同一である。
更に、4個(k=4)のチエツクワードを用い
る場合を例にとると、パリテイ検査行列Hは H=1 αn-1 α2(n-1) α3(n-1) 1 αn-2 α2(n-2) α3(n-2) ……1 ……α ……α2 ……α3 1 1 1 1 となる。受信データの1ブロツクを列ベクトル V=(W^o-1,W^o-2,……W^1,W^0)(但しW^i=Wi
ei,ei:エラーパタン)とすると受信側で発生
する4個のシンドロームS0,S1,S2,S3は S0 S1 S2 S3=H・VT となる。このエラー訂正符号は、ひとつのエラー
訂正ブロツク内の2ワードエラーまでのエラー訂
正が可能であり、エラーロケーシヨンがわかつて
いるときには、3ワードエラー又は4ワードエラ
ーの訂正が可能である。
1ブロツク中に4個のチエツクワード(p=
W3,q=W2,r=W1,s=W0)が含まれる。
このチエツクワードは、下記のようにして求めら
れる。但し、 Σは、o=1i=4 を意味する。
p+q+r+s=ΣWi=a α3p+α2q+αr+s=ΣαiWi=b α6p+α4q+α2r+s=Σα2iWi=c α9p+α6q+α3r+s=Σα3iWi=d 計算過程を省略し、結果のみを示すと p q r s=α212α153α152α209 α156α2 α135α152 α158α138α2 α153 α218α158α156α212a b c d となる。このようにしてチエツクワードp,q,
r,sを形成するのが送信側に設けられた符号器
の役目である。
次に、上述のように形成されたチエツクワード
を含むデータが伝送され、受信された場合のエラ
ー訂正の基本的アルゴリズムについて説明する。
〔1〕 エラーがない場合:S0=S1=S2=S3=0 〔2〕 1ワードエラー(エラーパターンをeiと
する)の場合:S0=ei S1=αiei S2=α2iei S3
α3iei したがつて αiS0=S1 αiS1=S2 αiS2=S3 となり、iを順次変えたときに、上記の関係が成
立するかどうかで1ワードエラーかどうかを判定
することができる。或いは S1/S0=S2/S1=S3/S2=αi となり、αiのパターンを予めROMに記憶されて
いるものと比較してエラーロケーシヨンiが分か
る。そのときのシンドロームS0がエラーパターン
eiそのものとなる。
〔3〕 2ワードエラー(ei,ej)の場合 S0=ei+ej S1=αiei+αjej S2=α2iei+α2jej S3=α3 iei+α3jej 上式を変形すると αjS0+S1=(αi+αj)ei αjS1+S2=αi(αiαj)ei αjS2+S3=α2i(αi+αj)ei したがつて αi(αjS0+S1)=αjS1+S2 αi(αjS1+S2)=αjS2+S3 が成立すれば、2ワードエラーと判定され、エラ
ーロケーシヨンi,jが分かる。つまり、i及び
jの組合せを変えて上式の関係が成立するかどう
かを調べる。そのときのエラーパターンは eii=S0+α-jS1/1+αi-j ej=S0+α-iS1/1
+αj-i 〔4〕 3ワードエラー(ei,ej,ek)の場合 S0=ei+ej+ek S1=αiei+αjej+αkek S2=α2iei+α2jej+α2kek S3=α3iei+α3jej+α3kek 上式を変形すると αkS0+S1=(αi+αk)ei+(αj+αk)ej αkS1+S2=αi(αi+αk)ei+αj(αj+αk)e
j αkS2+S3=α2i(αi+αk)ei+α2j(αj+αk
)ej したがつて αj(αkS0+S1)+(αkS1+S2)=(αi+αj) (αi+αk)ei αj(αkS1+S2)+(αkS2+S3)=αi(αi+αj
) (αi+αk)ei 上式から αi(αj(αkS0+S1)+(αkS1+S2))=αj
αkS1
S2)+(αkS2+S3) が成立すれば、3ワードエラーと判定できる。但
し、(S0≠0,S1≠0,S2≠0)であることを条
件としている。そのときの各エラーパターンは ei=S0+(α-j+α-k)S1+α-j-kS2/(1+αi-
j
)(1+αi-k) ej=S0+(α-k+α-i)S1+α-k-iS2/(1+αj-
i
)(1+αj-k) ek=S0+(α-i+α-j)S1+α-i-jS2/(1+αk-
1
)(1+αk-1) で求められる。実際には、3ワードエラーの訂正
のための構成が複雑となり、訂正動作に要する時
間も長くなる。そこでポインタによつてi,j,
kのエラーロケーシヨンが分かつている場合と組
合せ、そのときのチエツク用に上式を用い、エラ
ー訂正動作を行なうことが実用的である。
〔5〕 4ワードエラー(ei,ej,ek,el)の場合 S0=ei+ej+ek+el S1=αiei+αjej+αkek+αlel S2=α2iei+α2jej+α2kek+α2lel S3=α3iei+α3jej+α3kek+α3lel 上式を変形すると ei=S0+(α-j+α-k+α-l)S1+(α-j-k
α-k-l+α-l-j)S2+α-j-k-lS3/(1+αi-j)(1
+αi-k)(1+αi-l) ei=S0+(α-k+α-l+α-i)S1+(α-k-l
α-l-i+α-i-k)S2+α-k-l-iS3/(1+αj-i)(1
+αj-k)(1+αj-l) ek=S0+(α-l+α-i+α-j)S1+(α-l-i
α-i-j+α-j-l)S2+α-l-i-jS3/(1+αk-i)(1
+αk-j)(1+αk-l) el=S0+(α-i+α-j+α-k)S1+(α-i-j
α-j-k+α-k-i)S2+α-i-j-kS3/(1+αl-i)(1
+αl-j)(1+αl-k) ポインタによつてエラーロケーシヨン(i,
j,k,l)が分かつている場合には、上述の演
算によつてエラー訂正を行なうことができる。
上述のエラー訂正の基本的アルゴリズムは、シ
ンドロームS0〜S3を用いて第1ステツプでエラー
の有無をチエツクし、第2ステツプで1ワードエ
ラーかどうかをチエツクし、第3ステツプで2ワ
ードエラーかどうかをチエツクするもので、2ワ
ードエラーまでも訂正しようとするときには、全
てのステツプを終了するまでに要する時間が長く
なり、特に2ワードエラーのエラーロケーシヨン
を求めるときのこのような問題が生じる。そこ
で、このような問題を生ぜず、2ワードエラーの
訂正を想定する場合に適用して有効な変形された
アルゴリズムについて以下に説明する。
2ワードエラー(ei,ej)の場合のシンドロー
ムS0,S1,S2,S3に関する式は、前述と同様に S0=ei+ej S1=αiei+αjei S2=α2iei+α2jej S3=α3iei+α3jej この式を変形すると (αiS0+S1)(αiS2+S3)=(αiS1+S22 更に変形して下記のエラーロケーシヨン多項式
を求むる。
(S1S2+S1 2)α2i+(S1S2+S0S3)αi+(S1S3
S2 2)=0 ここで、各式の係数を S0S2+S1 2=A S1S2+S0S3=B S1S3+S2 2=C とおく。上式の各係数A,B,Cを用いることに
より2ワードエラーの場合のエラーロケーシヨン
を求めることができる。
〔1〕 エラーがない場合:A=B=C=0,S0
=0,S3=0 〔2〕 1ワードエラーの場合:A=B=C=
0,S0≠0,S3≠0 のときに1ワードエラーと判定される。(αi
S1/S0)からエラーロケーシヨンiが分かり、(ei= S0)を用いてエラー訂正がなされる。
〔3〕 2ワードエラーの場合: 2ワード以上のエラーの場合には、(A≠0,
B≠0,C≠0)が成立し、その判定が頗る簡単
となる。また、このとき Aα2i+Bαi+C=0(但し、i=0〜(n−
1)) が成立している。ここで(B/A=D,C/A=E)と おくと D=αi+αj,E=αi・αj であり α2i+Dαi+E=0 となる。ここで、2つのエラーロケーシヨンの差
がtであるつまり(j=i+t)とすると D=αi(1+αt),E=α2i+t と変形される。したがつて D2/E=(1+αt2/αt=α-t+αt となる。ROMに(t=1〜(n−1))の夫々
に関する、(α-t+αt)の値を予め書き込んでお
き、ROMの出力と受信ワードから演算された
(D2/E)の値との一致を検出することでtが求ま る。もし、この一致関係が成立しなければ、3ワ
ード以上のエラーである。そこで X=1+αt Y=1+α-t=D2/E+X とおくことにより αi=D/X,αj=D/Y となり、エラーロケーシヨンi及びjが求められ
る。エラーパターンei,ejは ei=(αjS0+S1)/D=S0/Y+S1/D ej=(αiS0+S1)/D=S0/X+S1/D と求められ、エラー訂正を行なうことができる。
上述の変形された訂正アルゴリズムは、2ワー
ドエラーの訂正まで行なうときに、エラーロケー
シヨンを求めるのに要する時間を、基本的アルゴ
リズムに比べて頗る短くすることができる。
なお、チエツクワードの数kをより増加させれ
ば、エラー訂正能力が一層向上する。例えば(k
=6)とすれば、3ワードエラーまで訂正でき、
エラーロケーシヨンが分かつているときに、6ワ
ードエラーまで訂正できる。
上述のエラー訂正において、1ワードエラーの
訂正に際して、4ワード以上のエラーを1ワード
エラーとあやまつて検出し、訂正する第1の可能
性があり、また3ワード以上のエラーを2ワード
エラーとあやまつて検出し、訂正する第2の可能
性があり、この第2の可能性は、第1の可能性よ
り大きいが、何れの可能性も比較的小さい。
以下、この発明をオーデイオPCM信号の記録
再生に適用した具体例について図面を参照して説
明する。第1図は、記録系に設けられる誤り訂正
エンコーダを全体として示すもので、その入力側
にオーデイオPCM信号が供給される。オーデイ
オPCM信号は、左右のステレオ信号の夫々をサ
ンプリング周波数s(例えば44.1〔kHz〕)でもつ
てサンプリングし、1サンプルを1ワード(2を
補数とするコードで16ビツト)に変換することで
形成されている。したがつて左チヤンネルのオー
デイオ信号に関しては、(L0,L1,L2…)と各ワ
ードが連続するPCMデータが得られ、右チヤン
ネルのオーデイオ信号に関しても(R0,R1,R2
…)と各ワードが連続するPCMデータが得られ
る。この左右のチヤンネルのPCMデータが夫々
6チヤンネルずつに分けられ、計12チヤンネルの
PCMデータ系列が入力される。所定のタイミン
グにおいては、(L6o,R6o,L6o+1,R6o+1,L6o+2
R6o+2,L6o+3,R6o+3,L6o+4,R6o+4,L6o+5
R6o+5)の12ワードが入力される。この列では、
1ワードを上位8ビツトと下位8ビツトとに分
け、12チヤンネルを更に24チヤンネルとして処理
している。PCMデータの1ワードを簡単のため
に、Wiとして表わし、上位8ビツトに関しては、
Wi,AとAのサフイツクスを付加し、下位8ビツ
トに関しては、Wi,BとBサフイクスを付加して
区別している。例えばL6oがW12oA及びW12oB
2つに分割されることになる。
この24チヤンネルのPCMデータ系列がまず偶
奇インターリーバ1に対して供給される。(n=
0,1,2…)とすると、L6o(=W12oA,W12o
B),R6o(=W12o+1A,W12o+1B),L6o+2(=
W12o+4A,W12o+4B),R6o+2(=W12o+5A
W12o+5B),L6o+4(=W12o+8A,W12o+8B),R6o+
4

(=W12o+9A,W12o+9B)の夫々が偶数番目のワ
ードであり、これ以外が奇数番目のワードであ
る。偶数番目のワードからなるPCMデータ系列
の夫々が偶奇インターリーバ1の1ワード遅延回
路2A,2B,3A,3B,4A,4B,5A,
5B,6A,6B,7A,7Bによつて1ワード
遅延される。勿論、1ワードより大きい例えば8
ワードを遅延させるようにしても良い。また、偶
奇インターリーバ1では、偶数番目のワードから
なる12個のデータ系列が第1〜第12番目までの伝
送チヤンネルを占め、奇数番目のワードからなる
12個のデータ系列が第13〜第24番目までの伝送チ
ヤンネルを占めるように変換される。
偶奇インターリーバ1は、左右のステレオ信号
の夫々に関して連続する2ワード以上が誤り、然
もこのエラーが訂正下可能となることを防止する
ためのものである。例えば(Li-1,Li,Li+1)と
連続する3ワードを考えると、Liが誤つており、
然もこのエラーが訂正下可能な場合に、Li-1又は
Li+1が正しいことが望まれる。それは、誤つてい
るデータLiを補正する場合において、前の正しい
ワードLi-1でもつてLiを補間(前値ホールド)し
たり、Li-1及びLi+1の平均値でもつてLiを補間す
るためである。偶奇インターリーバ1の遅延回路
2A,2B〜7A,7Bは、隣接するワードが異
なるエラー訂正ブロツクに含まれるようにするた
めに設けられている。また、偶数番目のワードか
らなるデータ系列と奇数番目のワードからなるデ
ータ系列毎とに伝送チヤンネルまとめているの
は、インターリーブしたときに、近接する偶数番
目のワードと奇数番目のワードとの記録位置間の
距離をなるべく大とするためである。
偶奇インターリーバ1の出力には、第1の配列
状態にある24チヤンネルのPCMデータ系列が現
れ、その夫々から1ワードずつが取り出されて符
号器8に供給され、第1のチエツクワードQ12o
Q12o+1,Q12o+2,Q12o+3が形成される。第1のチ
エツクワードを含んで構成される第1のエラー訂
正ブロツクは (W12o-12A、W12o-12B、W12o+1-12A
W12o+1-12B、W12o+4-12A、W12o+4-12B
W12o+5-12B、W12o+5-12B、W12o+8-12A
W12o+8-12B、W12o+9-12A、W12o+9-12B
W12o+2A、W12o+2B、W12o+3A、W12o+3B
W12o+6A、W12o+6B、W12o+7A、W12o+7B
W12o+10A、W12o+10B、W12o+11A、W12o+11B
Q12o、Q12o+1、Q12o+2、Q12o+3) となる。第1の符号器8では、1ブロツクのワー
ド数:(n=28)、1ワードのビツト数:(n=
8)、チエツクワード数:(k=4)の符号化がな
されている。
この24個のPCMデータ系列と、4個のチエツ
クワード系列とがインターリーバ9に供給され
る。インターリーバ9では、偶数番目のワードか
らなるPCMデータ系列と奇数番目のワードから
なるPCMデータ系列との間にチエツクワード系
列が介在するように伝送チヤンネルの位置を変え
てから、インターリーブのための遅延処理を行な
つている。この遅延処理は、第1番目の伝送チヤ
ンネルを除く他の27個の伝送チヤンネルの夫々に
対して、1D,2D,3D,4D,…,26D,27D(但
し、Dは単位遅延量で例えば4ワード)の遅延量
の遅延回路を挿入することでなされている。
インターリーバ9の出力には、第2の配列状態
にある28個のデータ系列が現れ、このデータ系列
の夫々から1ワードずつが取り出されて符号器1
0に供給され、第2のチエツクワードP12o
P12o+1,P12o+2,P12o+3が形成される。第2のチ
エツクワードを含んで構成される32ワードからな
る第2のエラー訂正ブロツクは、下記のものとな
る。
(W12o-12A・W12o-12(D+1)B・W12o+1-12(2D+1)A

W12o+1-12(3D+1)B・W12o+4-12(4D+1)A
W12o+4-12(5D+1)B・W12o+5-12(6D+1)A
W12o+5-12(7D+1)B・……Q12o-12(12D)
Q12o+1-12(3D)・Q12o+2-12(14D)・Q12o+3-12(15D)・…

W12o+10-12(24D)A・W12o+10-12(25D)B
W12o+11-12(26D)A・W12o+11-12(27D)B・P12o
P12o+1・ P12o+2・ P12o+3) かかる第1及び第2のチエツクワードを含む32個
のデータ系列のうちで、偶数番目の伝送チヤンネ
ルに対して1ワードの遅延回路が挿入されたイン
ターリーバ11が設けられており、また第2のチ
エツクワード系列に対してインバータ12,1
3,14,15が挿入される。インターリーバ1
1によつてブロツク同士の境界にまたがるエラー
が訂正不可能となるワード数のエラーとなり易い
ことに対処している。また、インバータ12〜1
5は、伝送時におけるドロツプアウトによつて1
ブロツク中の全てのデータが“0”となり、これ
を再生系において正しいものと判別してしまう誤
動作を防止するため設けられている。同様の目的
で第1のチエツクワード系列に対してもインバー
タを挿入するようにしても良い。
そして、最終的に得られる24個のPCMデータ
系列と8個のチエツクワード系列との夫々から取
り出された32ワード毎に直列化され、第2図に示
すように、その先頭に16ビツトの同期信号が付加
されて1伝送ブロツクとなされて伝送される。第
2図では、図示の簡単のため第i番目の伝送チヤ
ンネルから取り出された1ワードをuiとして表示
している。伝送系の具体的な例としては、磁気記
録再生装置、回転デイスク装置などがあげられ
る。
上述の符号器8は、前述したようなエラー訂正
符号に関するもので、(n=28,m=8,k=4)
であり、同様の符号器10は、(n=32,m=8,
k=4)である。
再生されたデータが1伝送ブロツクの32ワード
毎に第3図に示す誤り訂正デコーダの入力に加え
られる。再生データであるために、エラーを含ん
でいる可能性がある。エラーがなければ、このデ
コーダの入力に加えられる32ワードは、誤り訂正
エンコーダの出力に現れる32ワードと一致する。
誤り訂正デコーダでは、エンコーダにおけるイン
ターリーブ処理と対応するデインターリーブ処理
を行なつて、データの順序を元に戻してからエラ
ー訂正を行なう。
まず、奇数番目の伝送チヤンネルに対して1ワ
ードの遅延回路が挿入されたデインターリーバ1
6が設けられ、また、チエツクワード系列に対し
てインバータ17,18,19,20が挿入さ
れ、初段の復号器21に供給される。復号器21
では、第4図に示すように、パリテイ検査行列
Hc1と入力の32ワード(VT)とから、シンドロー
ムS10,S11,S12,S13が発生され、これにもとず
いてエラー訂正が行なわれる。αは(F(x)=x8
+x4+x3+x2+1)のGF(28)の元である。復号
器21からは、24個のPCMデータ系列と4個の
チエツクワード系列とが現れ、このデータ系列の
1ワード毎にエラーの有無を示す少なくとも1ビ
ツトのポインタ(エラーがある場合には、“1”、
そうでないときには、“0”)が付加されている。
この第4図及び後述の第5図において、並びに以
下の説明では、受信された1ワードW^iを単にWi
として表わしている。
この復号器21の出力データ系列がデインター
リーバ22に供給される。デインターリーバ22
は、誤り訂正エンコーダにおけるインターリーバ
9でなされる遅延処理をキヤンセルするためのも
ので、第1番目の伝送チヤンネルから第27番目の
伝送チヤンネルまでの夫々に(27D,26D,25D,
…,2D,1D)と遅延量がが異ならされた遅延回
路が挿入されている。デインターリーバ22の出
力が次段の復号器23に供給される。復号器23
では、第5図に示すように、パリテイ検査行列
Hc2と入力の28ワードとから、シンドロームS20
S21,S22,S23が発生され、これにもとずいてエ
ラー訂正が行なわれる。
かかる次段の復号器23の出力に現れるデータ
系列が偶奇デインターリーバ24に供給される。
偶奇デインターリーバ24では、偶数番目のワー
ドからなるPCMデータ系列と奇数番目のワード
からなるPCMデータ系列とが互いちがいの伝送
チヤンネルに位置するように戻されると共に、奇
数番目のワードからなるPCMデータ系列に対し
て1ワード遅延回路が挿入されている。この偶奇
デインターリーバ24の出力には、誤り訂正エン
コーダの入力に供給されるのと全く同様の配列と
所定番目の伝送チヤンネルとを有すPCMデータ
系列が得られることになる。第3図では、図示さ
れてないが、偶奇デインターリーバ24の次に補
正回路が設けられており、復号器21,23で訂
正しきれなかつたエラーを目立たなくするような
補正例えば平均値補間が行なわれる。
この発明の一例では、初段の復号器21におい
て、1ワードエラー及び2ワードエラーを訂正
し、3ワード以上のエラーを検出するようにして
いる。これと共に、これらの訂正及び検出の対象
のワードに対して、エラーがあることを示し、且
つ互いに区別される3種類のポインタを付加す
る。2ビツトのポインタを例にとると、1ワード
エラーを訂正した場合には、そのエラー訂正ブロ
ツク内の32ワード又はチエツクワードを除く25ワ
ードの全てのワードに対して、〔01〕のポインタ
を付加し、2ワードエラーを訂正した場合には、
各ワードに対して〔10〕のポインタを付加し、3
ワード以上のエラーが検出された場合には、〔11〕
のポインタを付加する。勿論、エラーが検出され
ないときは、ポインタが〔00〕となされる。
また、3ビツトのポインタを用いるようにして
も良い。この場合は、エラーが検出されないとき
に〔000〕,1ワードエラーを訂正したときで
〔001〕,2ワードエラーを訂正したときで〔010〕,
3ワード以上のエラーを検出したときで〔100〕
のパターンが使用される。
これらのポインタは、各ワード毎に付加され、
デインターリーバ22で処理されて次段の復号器
23に供給される。以下に述べるように、次段の
復号器23におけるエラー訂正によつて、ポイン
タが付加されたり、クリアされ、補正回路では、
最終的に残つているポインタをもとに補正動作が
行なわれる。
次段の復号器23においては、上述のポインタ
によつて示される、第1のエラー訂正ブロツク内
のエラーワードの個数又はエラーロケーシヨンを
用いてエラー訂正を行なう。第6図は、この次段
の復号器23におけるエラー訂正の一例を示して
おり、第6図及び以下の説明では、1ワードエラ
ー訂正の場合に付加される第1のポインタによる
エラーワードの個数をN1で表わし、2ワードエ
ラー訂正の場合に付加される第2のポインタによ
るエラーワードの個数をN2で表わし、3ワード
以上のエラーを検出した場合に付加される第3の
ポインタによるエラーワードの個数をN3で表わ
す。また、第6図において、Yは肯定を表わし、
Nは否定を表わす。次段の復号器23では、2ワ
ードエラーまで訂正するので、エラー訂正のアル
ゴリズムとしては、変形されたアルゴリズムが好
ましい。つまり、第6図に示されるフローチヤー
トの最初において前述のエラーロケーシヨン多項
式(Aα2i+Bαi+C=0)が演算され、この各係
数A,B,CとシンドロームS20〜S23とを用いた
エラー訂正が行なわれる。これと共に、1ブロツ
ク内に含まれる第1,第2,第3のポインタの
各々の総数N1,N2,N3が数えられる。勿論、シ
ンドロームを用いてエラーがないことの検出、1
ワードエラーの検出、2ワードエラーの検出を段
階的に行なう基本的なアルゴリズムを用いても良
い。
(1) エラーがないかどうかを調べる。(A=B=
C=0,S20=0,S23=0)のときは、一応エ
ラーなしとする。その場合、(N3≦z1)かどう
かを調べる。(N3≦z1)であれば、エラーなし
と判定し、そのエラー訂正ブロツク内のポイン
タをクリアする。(N3>z1)であれば、シンド
ロームによる検出が正しくないと判定し、ポイ
ンタをそのままとしておく。このポインタコピ
ーの際に、3ワード以上のエラーの検出時に付
加される第3のポインタのみ、或いはこれに加
えて、2ワード訂正時に付加される第2のポイ
ンタをコピーの対象とするようにしても良い。
つまり、1ワードエラー訂正が誤つたものであ
る確率は、かなり小さいので、第1のポインタ
をコピーの対象から外すようにしても良い。z1
の値は、かなり大きく、10〜14程度である。
(2) 1ワードエラーかどうかを調べる。(A=B
=C=0,S20≠0,S23≠0)のときに1ワー
ドエラーと一応判定し、(S21/S20=αi)からエラ ーロケーシヨンiを求める。このエラーロケー
シヨンiが(0〜27)の範囲に含まれるかどう
か検出される。この範囲外のときは、1ワード
エラーの訂正を行なうことができない。そし
て、(N3≦z5)が成立するかどうかがが判断さ
れる。このz5の値は、3或いは4である。この
条件が成立するときは、1ワードエラーと誤つ
て検出する割には、ポインタの個数が少なすぎ
るので、そのエラー訂正ブロツク内に含まれる
全てのワードに対して、第3のポインタを付加
する(オールポインタ)。(N3>z5)のときは、
ポインタコピーの動作が前述と同様になされ
る。
次に、このエラーロケーシヨンiにポインタ
が立つているかどうかが検出される。この場
合、2ワード訂正で付加されるポインタ及び3
ワード以上のエラーワードの検出時に付加され
るポインタが判断の対象とされる。エラーロケ
ーシヨンiにポインタが立つていれば、次に
(N3≦z2)かどうかが調べられる。z2は、例え
ば10である。(N3≦z2)であれば、1ワードエ
ラーと判断し、(ei=S20)を用いてエラー訂正
が行なわれる。ポインタが立つていても、(N3
>z2)であれば、1ワードエラーの割には、ポ
インタの個数が多すぎるので、1ワードエラー
と判断することは危検であると判断し、ポイン
タをそのままとしておく(ポインタコピー)。
エラーロケーシヨンiに第2及び第3のポイ
ンタが立つていない場合には、(N3≦z3)かど
うか調べられる。第1のポインタがエラーロケ
ーシヨンiに立つていても、同様に扱われる。
z3はかなり小さい数で例えば2である。(N3
z3)が成立するときは、シンドロームの演算で
もつてエラーロケーシヨンiについての1ワー
ドエラーを訂正する。
(N3>z3)の場合では、更に(N3≦z4)か
どうかが調べられる。つまり、(z3<N3≦z4
のときは、シンドロームによる1ワードエラー
の判定が誤つている割には、N3が小さすぎる
ことを意味するから、そのブロツクの全ワード
のポインタを立てるようにする。逆に(N3
z4)であれば、ポインタをそのままとする。
なお、(N3≦z2)の判断において、第2のポ
インタの個数N2を考慮しても良い。例えば、
第3のポインタの個数N3に比べて第2のポイ
ンタの個数N2に対してより小さい重み付けが
なされ、そのうえで両者の合計の数が比較され
る。
(3) 2ワードエラーかどうかが調べられる。2ワ
ードエラーであれば、演算によつてエラーロケ
ーシヨン(i,j)が検出される。(A≠0,
B≠0,C≠0)で且つ(D2/E=α-t+αt,但 し、t=1〜27)のときは、2ワードエラーと
判断され、(αi=D/X・αj=D/Y)によつてエラ ーロケーシヨン(i,j)が求められる。この
エラーロケーシヨン(i,j)が共に、(0〜
27)の範囲に含まれるかどうか検出される。こ
の範囲外のときは、2ワードエラーの訂正を行
なうことができない。
そして、(N3≦n9)が成立するかどうかが判
断される。このz9の値は、2〜3程度である。
この条件が成立するときは、2ワードエラーと
誤つて検出する割には、ポインタの個数が少な
すぎるので、そのエラー訂正ブロツク内に含ま
れる全てのワードに対して、第3のポインタを
付加する(オールポインタ)。(N3>z9)のと
きは、ポインタコピーの動作が前述と同様にな
される。
また、エラーロケーシヨン(i,j)が共
に、(0〜27)の範囲にある場合には、これら
に第3のポインタが立つているかどうかが調べ
られる。この場合、2ワードエラーの検出その
ものが、誤つているおそれが1ワードエラーの
検出の場合と比べて大きいので、第3のポイン
タのみが判断の対象とされる。i,jの加れに
も、ポインタが立つていないときは、(N3
z6)かどうかが調べられる。z6は例えば2であ
る。これが成立するときには、i,jの何れに
も、ポインタが立つていない割には、ポインタ
の数が少なすぎるので、そのエラー訂正ブロツ
クの全てのワードに対して第3のポインタが付
加される(オールポインタ)。また、(N3>z6
のときには、ポインタコピーがなされる。
エラーロケーシヨン(i,j)の何れか一方
にポインタが立つているときは、(N3≦z7
(z7は例えば3である)が調べられる。これが
成立するときには、オールポインタとされ、そ
うでないときは、ポインタコピーが行なわれ
る。
エラーロケーシヨン(i,j)の何れにもポ
インタが立つているときには、(N3≦z8)(z8
は例えば4である)が調べられる。(N3≦z8
であれば、エラーロケーシヨンi,jに関する
2ワードエラーの訂正が行なわれる。この訂正
は、エラーパターンei,ejを前述のように求め
ることでなされる。(N3≦z8)のときは、3ワ
ード以上のエラーを2ワードエラーと誤つて検
出しているおそれが高いとして訂正を行なわ
ず、ポインタコピーが行なわれる。
(4) 上述の(1),(2),(3)のどの場合にも該当しない
即ち2ワードをこえるエラーがある場合には、
エラー訂正が行なわれない。そして(N3
z10)かどうかが調べられる。(N3≦z10)であ
れば、ポインタの信頼性が低いと判断し、オー
ルポインタが行なわれる。(N3≦z10)であれ
ば、ポインタをそのままとしておく。
第7図及び第8図の夫々は、次段の復号におけ
るエラー訂正の部分的変形の説明に用いるフロー
チヤートである。
第6図では、オールポインタとポインタコピー
との2通りしかなかつたが、第1及び第2のポイ
ンタの個数を考慮することにより、一層細かな処
理を行なうことができる。第7図に示すように、
まず、第3のポインタの個数N3について、(N3
≦z11)が調べられ、(N3≦z11)のように、エラ
ーワードが多いときは、第3のポインタだけがそ
のまま残される。また、(N3≦z11)が成立する
ときには、(N1+N2+N3≦z12)について調べら
れる。z11が4程度の値に対し、z12は、10程度の
大きい値とされている。この関係が成立するとき
には、ポインタの信頼性が低いと判断され、その
ブロツクの全てのワードに対して第3のポインタ
が付加される。(N1+N2+N3>z12)のときは、
ポインタの信頼性が高いとされ、第1,第2,第
3のポインタが全てそのままとされる。
また、3ワード以上のエラーが検出される場合
において、ポインタで示されるエラーロケーシヨ
ン(i,j,k)又は(i,j,k,l)を用い
て3ワードエラー或いは4ワードエラーを訂正す
るポインタイレージヤを行なうようにしても良
い。第8図は、この場合のフローチヤートを示し
ている。3ワード以上のエラーと判定されたとき
には、第1,第2,第3のポインタの合計が3又
は4であるかどうかが調べられる。(N1+N2
N3=3(又は4))の場合には、このポインタに
よつて示されるエラーロケーシヨンi,j,k,
(l)を用いてエラーパターンを求めようになされ
る。上式の関係が成立しないときには、第3のポ
インタの個数N3が2(又は3)より少ないかどう
かが調べられる。(N3≦2(又は3))のときは、
3ワード以上のエラーの割には、ポインタの個数
が少なすぎるので、ポインタの信頼性が低いと判
断され、全てのワードに対してポインタが付加さ
れる。(N3>2(又は3))の場合には、第2及び
第3又は第3のポインタがそのままとされる。こ
のように、ポインタイレージヤのときに、第1の
ポインタを用いることによつて、誤つた訂正、訂
正不能の確率を減らすことができる。
上述の第3図に示す誤り訂正デコーダでは、第
1のチエツクワードQ12o,,Q12o+1,Q12o+2
Q12o+3を用いたエラー訂正と第2のチエツクワー
ドP12o,P12o+112o+212o+3を用いたエラー訂正と
を夫夫1回ずつ行なつている。この各エラー訂正
を2回以上(実際的には、2回程度)ずつ行なう
ようにすれば、訂正された結果のよりエラーが減
少されたことを利用できるから、エラー訂正能力
をより増すことができる。このように、更に後段
に復号器を設ける場合には、復号器21,23に
おいてチエツクワードの訂正も行なつておく必要
がある。
なお、上述の例では、インターリーバ9におけ
る遅延処理として、遅延量をDずつ異ならせるよ
うにしたが、このような規則的な遅延量の変化と
異なり、不規則的なものとしても良い。また、第
2のチエツクワードPiは、PCMデータのみなら
ず、第1のチエツクワードQiをも含んで構成さ
れる誤り訂正符号である。これと同様に、第1の
チエツクワードQiが第2のチエツクワードPiをも
含むようにすることも可能である。具体的には、
第2のチエツクワードPiを帰還して第1のチエツ
クワードを形成する符号器に供給すれば良い。こ
のような帰還形の構成は、復号の回数を上述のよ
うに3回以上とする場合に対して有効である。
以上の説明から理解されるように、この発明に
依れば、クロスインターリープによつてパースト
エラーを分散させるようにしているので、ランダ
ムエラー及びパーストエラーの何れに対しても有
効なエラー訂正を行なうことができる。また、2
段以上の復号を行なう場合、前段で複数種類のポ
インタを付加しておき、次段では、このポインタ
を、その信頼度の違いを考慮して利用することに
より、誤つた訂正のおそれや、訂正不能となるお
それを軽減することができる。
なお、上述の一実施例では、エラー訂正符号と
して隣接符号を用いたが、1ワードエラーを訂正
でき、2ワードエラーまで検出できるエラー訂正
符号を用いるようにしても良い。
【図面の簡単な説明】
第1図はこの発明が適用された誤り訂正エンコ
ーダの一例のブロツク図、第2図は伝送時の配列
を示すブロツク図、第3図は誤り訂正デコーダの
一例のブロツク図、第4図,第5図及び第6図は
誤り訂正デコーダの復号器の動作の説明に用いる
図、第7図及び第8図の夫々は誤り訂正デコーダ
の一部変形された復号器の動作の説明に用いる図
である。 1,9,11はインターリーバ、8,10は符
号器、16,22,24はデインターリーバ、2
1,23は復号器である。

Claims (1)

  1. 【特許請求の範囲】 1 エラー訂正を行うために第1のデータ系列か
    ら生成された第1のチエツクワードと、上記第1
    のデータ系列とは系列を異にし、かつ、上記第1
    のデータ系列を構成するワードを含んでなる第2
    のデータ系列から生成された第2のチエツクワー
    ドとが付加されて伝送されたデータを受信し、上
    記第1及び第2のチエツクワードを用いて受信デ
    ータのエラー訂正を行うエラー訂正方法におい
    て、 上記第2のチエツクワードを用いて上記第2の
    データ系列に対するエラーの訂正を行う前段の復
    号においては、上記第2のチエツクワードに対応
    して設定された所定数までのエラーを訂正すると
    ともに、上記第2のデータ系列においてそのエラ
    ー対象ブロツクに含まれるすべてのワードに対し
    てエラー訂正が行われたことを指示する第1のポ
    インタを設定し、 一方、エラーが上記所定数を越えて存在するこ
    とが検出されたときには、上記第2のデータ系列
    においてそのエラー訂正対象ブロツクのすべての
    ワードに対しエラーの存在を指示する第2のポイ
    ンタを設定し、 上記第1のチエツクワードを用いて上記第1の
    データ系列に対するエラーの訂正を行う後段の復
    号においては、 上記第1のチエツクワードを用いて生成された
    エラーシンドロームと、そのエラー訂正対象ブロ
    ツク内における上記前段の復号の際に設定された
    第1及び第2のポインタに基づいてエラー訂正が
    行われることを特徴とするエラー訂正方法。 2 上記所定数とは2以上であると共に上記エラ
    ー訂正が行われたことを指示する第1のポインタ
    はエラー訂正ワード数に対応して複数種類設定さ
    れることを特徴とする特許請求の範囲第1項記載
    のエラー訂正方法。
JP56127595A 1981-08-14 1981-08-14 エラ−訂正方法 Granted JPS5829237A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP56127595A JPS5829237A (ja) 1981-08-14 1981-08-14 エラ−訂正方法
CA000406845A CA1184678A (en) 1981-08-14 1982-07-08 Method for error correction
AT82304042T ATE23071T1 (de) 1981-08-14 1982-07-30 Verfahren zur fehlerkorrektur von daten.
EP82304042A EP0072640B1 (en) 1981-08-14 1982-07-30 Methods of data error correction
DE8282304042T DE3273916D1 (en) 1981-08-14 1982-07-30 Methods of data error correction
US06/615,670 US4541092A (en) 1981-08-14 1984-05-31 Method for error correction

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56127595A JPS5829237A (ja) 1981-08-14 1981-08-14 エラ−訂正方法

Publications (2)

Publication Number Publication Date
JPS5829237A JPS5829237A (ja) 1983-02-21
JPH0351140B2 true JPH0351140B2 (ja) 1991-08-05

Family

ID=14963963

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56127595A Granted JPS5829237A (ja) 1981-08-14 1981-08-14 エラ−訂正方法

Country Status (6)

Country Link
US (1) US4541092A (ja)
EP (1) EP0072640B1 (ja)
JP (1) JPS5829237A (ja)
AT (1) ATE23071T1 (ja)
CA (1) CA1184678A (ja)
DE (1) DE3273916D1 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58161547A (ja) * 1982-03-19 1983-09-26 Pioneer Electronic Corp デ−タの復号化方式
JPH0661156B2 (ja) * 1983-05-21 1994-08-10 ソニー株式会社 エラ−訂正のための符号化方法
JPS6029073A (ja) * 1983-06-17 1985-02-14 Hitachi Ltd ディジタル信号構成方式
JPH0636286B2 (ja) * 1983-06-22 1994-05-11 株式会社日立製作所 誤り訂正方法及び装置
JPS607543A (ja) * 1983-06-24 1985-01-16 Hiroichi Okano 誤り訂正および検出を行うbch符号の復号装置
EP0136587B1 (en) * 1983-09-06 1991-04-17 Kabushiki Kaisha Toshiba Error correction circuit
JPH0812612B2 (ja) * 1983-10-31 1996-02-07 株式会社日立製作所 誤り訂正方法及び装置
US4627058A (en) * 1984-01-27 1986-12-02 Pioneer Electronic Corporation Code error correction method
NL8400630A (nl) * 1984-02-29 1985-09-16 Philips Nv Decodeerinrichting voor een stroom van codesymbolen die woordsgewijze beschermd zijn door een dubbele reed-solomon-code met een minimum hamming-afstand van 5 over de codesymbolen en een verbladeringsmechanisme tussen de beide codes, alsmede speler voorzien van zo een decodeerinrichting.
JPS60185263A (ja) * 1984-03-02 1985-09-20 Hitachi Ltd エラ−訂正方式
JPS6113715A (ja) * 1984-06-28 1986-01-22 Mitsubishi Electric Corp 2段符号化された符号の復号装置
JPH084233B2 (ja) * 1984-06-29 1996-01-17 株式会社日立製作所 誤り訂正符号の復号装置
US4727547A (en) * 1984-07-18 1988-02-23 Willi Studer Method and apparatus for decoding
JPH0619721B2 (ja) * 1984-07-20 1994-03-16 パイオニア株式会社 符号誤り訂正方法
JP2539353B2 (ja) * 1984-10-05 1996-10-02 株式会社日立製作所 Pcm信号再生方法及び装置
JPH06101207B2 (ja) * 1985-03-13 1994-12-12 ソニー株式会社 誤り検出及び誤り訂正方法
JPS61227273A (ja) * 1985-04-01 1986-10-09 Sony Corp 誤り訂正方法
US4849975A (en) * 1987-11-10 1989-07-18 International Business Machines Corporation Error correction method and apparatus
JP2563389B2 (ja) * 1987-11-13 1996-12-11 松下電器産業株式会社 誤り検出訂正方法
JP2532917B2 (ja) * 1988-04-20 1996-09-11 三洋電機株式会社 デ―タ誤り検出回路
JP3109087B2 (ja) * 1990-08-24 2000-11-13 ソニー株式会社 符号化装置及び復号化装置
JPH04222029A (ja) * 1990-12-21 1992-08-12 Sony Corp エラー訂正方法
GB2275393B (en) * 1993-02-20 1997-08-20 Northern Telecom Ltd Transmission system
US5412667A (en) * 1993-07-08 1995-05-02 Commodore Electronics Limited Decoder for cross interleaved error correcting encoded data
JP3154607B2 (ja) * 1993-12-28 2001-04-09 三菱電機株式会社 誤り訂正復号装置及び誤り訂正復号方法
JP3234493B2 (ja) * 1996-03-11 2001-12-04 三洋電機株式会社 符号誤り訂正方法及び符号誤り訂正装置
JP3214478B2 (ja) * 1998-12-28 2001-10-02 日本電気株式会社 誤り訂正復号装置
US6625774B1 (en) * 1999-10-29 2003-09-23 Stmicroelectronics, Inc. Redundancy system and method for locating errors in interleaved code words
FR2845772B1 (fr) * 2002-10-11 2005-01-21 Airbus France Procede de detection de defaut de blindage d'un cable multifilaire
US7328395B1 (en) 2004-04-13 2008-02-05 Marvell International Ltd. Iterative Reed-Solomon error-correction decoding
US7454690B1 (en) * 2004-10-27 2008-11-18 Marvell International Ltd. Architecture and control of reed-solomon list decoding
US10296405B2 (en) * 2016-07-05 2019-05-21 SK Hynix Inc. Nonvolatile memory system and error determination method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS507439A (ja) * 1972-11-15 1975-01-25
JPS5488109A (en) * 1977-12-23 1979-07-13 Ibm Error corrector
JPS55131860A (en) * 1979-03-30 1980-10-14 Matsushita Electric Ind Co Ltd Error correction unit

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3078443A (en) * 1959-01-22 1963-02-19 Alan C Rose Compound error correction system
US3496549A (en) * 1966-04-20 1970-02-17 Bell Telephone Labor Inc Channel monitor for error control
GB1445439A (en) * 1973-11-20 1976-08-11 Ibm Error correction systems for a multichannel data handling system
US3988677A (en) * 1975-06-23 1976-10-26 Nasa Space communication system for compressed data with a concatenated Reed-Solomon-Viterbi coding channel
JPS5380105A (en) * 1976-12-24 1978-07-15 Sony Corp Digital signal transmission method
US4142174A (en) * 1977-08-15 1979-02-27 International Business Machines Corporation High speed decoding of Reed-Solomon codes
JPS5857781B2 (ja) * 1978-01-17 1983-12-21 三菱電機株式会社 符号化復号化方式
JPS54137204A (en) * 1978-04-17 1979-10-24 Sony Corp Digital signal transmission method
JPS54139406A (en) * 1978-04-21 1979-10-29 Sony Corp Digital signal transmission method
JPS5556744A (en) * 1978-10-23 1980-04-25 Sony Corp Pcm signal transmission device
JPS55115753A (en) * 1979-02-27 1980-09-05 Sony Corp Pcm signal transmission method
JPS56119550A (en) * 1980-02-25 1981-09-19 Sony Corp Transmission method of pcm signal
JPS574629A (en) * 1980-05-21 1982-01-11 Sony Corp Data transmitting method capable of correction of error
US4371930A (en) * 1980-06-03 1983-02-01 Burroughs Corporation Apparatus for detecting, correcting and logging single bit memory read errors
JPS5710558A (en) * 1980-06-20 1982-01-20 Sony Corp Error correcting method
US4380071A (en) * 1981-02-02 1983-04-12 Sony Corporation Method and apparatus for preventing errors in PCM signal processing apparatus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS507439A (ja) * 1972-11-15 1975-01-25
JPS5488109A (en) * 1977-12-23 1979-07-13 Ibm Error corrector
JPS55131860A (en) * 1979-03-30 1980-10-14 Matsushita Electric Ind Co Ltd Error correction unit

Also Published As

Publication number Publication date
JPS5829237A (ja) 1983-02-21
EP0072640A1 (en) 1983-02-23
ATE23071T1 (de) 1986-11-15
US4541092A (en) 1985-09-10
DE3273916D1 (en) 1986-11-27
CA1184678A (en) 1985-03-26
EP0072640B1 (en) 1986-10-22

Similar Documents

Publication Publication Date Title
JPH0351140B2 (ja)
JPH0353817B2 (ja)
KR860000500B1 (ko) 에러정정방법
US4546474A (en) Method of error correction
JPH0376051B2 (ja)
EP0084913A1 (en) Error correction method for the transfer of blocks of data bits, a device for performing such a method, a decoder for use with such a method, and a device comprising such a decoder
JPH0697542B2 (ja) インタ−リ−ブ回路
JP4290881B2 (ja) エラー訂正コードを含む磁気媒体上へのデータの格納のための方法及び装置
JPH0353818B2 (ja)
JPH0361381B2 (ja)
JPH01129534A (ja) 誤り検出訂正方法
JPH048974B2 (ja)
JPH0353816B2 (ja)
JPH0361380B2 (ja)
JPH0361379B2 (ja)
KR920000396B1 (ko) 에러정정방법(error訂正方法)
JPH047848B2 (ja)
JPH044776B2 (ja)
JP2796291B2 (ja) 誤り訂正方式
KR920000397B1 (ko) 에러정정방법
JPH0376052B2 (ja)
JP3653315B2 (ja) エラー訂正方法及びエラー訂正装置
JPS6342343B2 (ja)
JPH07273669A (ja) エラー訂正方法
JPS6077531A (ja) 誤り検出・誤訂正防止方法