JPH041531B2 - - Google Patents
Info
- Publication number
- JPH041531B2 JPH041531B2 JP57053443A JP5344382A JPH041531B2 JP H041531 B2 JPH041531 B2 JP H041531B2 JP 57053443 A JP57053443 A JP 57053443A JP 5344382 A JP5344382 A JP 5344382A JP H041531 B2 JPH041531 B2 JP H041531B2
- Authority
- JP
- Japan
- Prior art keywords
- words
- parity
- error correction
- word
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 108010076504 Protein Sorting Signals Proteins 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Detection And Correction Of Errors (AREA)
- Error Detection And Correction (AREA)
Description
【発明の詳細な説明】
この発明は、クロスインターリーブを用いたエ
ラー訂正符号化方法に関する。
ラー訂正符号化方法に関する。
例えばオーデイオPCM信号系列を所定数のサ
ンプル（ワード）毎に区切り、これに対してエラ
ー訂正用の冗長コードを付加し、所定数のPCM
データとエラー訂正コードとの各々に互いに異な
る遅延を与えるインターリーブ操作を施し、更に
エラー検出コードを付加して記録再生することが
行なわれている。このようなインターリーブのひ
とつとして、第１の配列状態にある所定数の
PCMワードに対してエラー訂正用の第１の冗長
コードを付加し、インターリーブ操作後の第２の
配列状態にある所定数のPCMワード及び第１の
冗長コードに対して第２の冗長コードを付加する
クロスインターリーブが提案されている。クロス
インターリーブは、PCMデータの各ワードが第
１の冗長コードと第２の冗長コードとの夫々を生
成する２つの系列に含まれるので、単なるインタ
ーリーブに比べてエラー訂正能力を向上させるこ
とができる。帰還形のクロスインターリーブは、
第１の冗長コードを生成する系列にも第２の冗長
コードを含ませるように、第２の冗長コードを第
１の配列状態に帰還するものであつて、更にエラ
ー訂正能力が向上する。
ンプル（ワード）毎に区切り、これに対してエラ
ー訂正用の冗長コードを付加し、所定数のPCM
データとエラー訂正コードとの各々に互いに異な
る遅延を与えるインターリーブ操作を施し、更に
エラー検出コードを付加して記録再生することが
行なわれている。このようなインターリーブのひ
とつとして、第１の配列状態にある所定数の
PCMワードに対してエラー訂正用の第１の冗長
コードを付加し、インターリーブ操作後の第２の
配列状態にある所定数のPCMワード及び第１の
冗長コードに対して第２の冗長コードを付加する
クロスインターリーブが提案されている。クロス
インターリーブは、PCMデータの各ワードが第
１の冗長コードと第２の冗長コードとの夫々を生
成する２つの系列に含まれるので、単なるインタ
ーリーブに比べてエラー訂正能力を向上させるこ
とができる。帰還形のクロスインターリーブは、
第１の冗長コードを生成する系列にも第２の冗長
コードを含ませるように、第２の冗長コードを第
１の配列状態に帰還するものであつて、更にエラ
ー訂正能力が向上する。
このようなクロスインターリーブによるエラー
訂正符号化方法では、複数ワードの単位における
遅延量が異なるワードの間でエラー訂正が不可能
となる確率が相違することが認められた。そこ
で、この発明では、エラー訂正が不能となる低い
位置に重要度の高いワードを割当て、エラー訂正
が不能となる確率が相対的に高い位置に重要度が
比較的低いワードを割当てるようにしたものであ
る。 一例として、４ワードのデイジタルデータ
に対して２ワードのパリテイを付加する帰還形の
クロスインターリーブの場合を考えると、パリテ
イ系列は、第１図に示すように表わすことができ
る。第１図において、黒丸は、夫々符号シンボル
の１ワードを示し、白丸を付加したS0〜S5に注目
している。また、第１図において、縦方向の６ワ
ードが一方のパリテイコードＱの系列であり、斜
め方向の６ワードが他方のパリテイコードＰの系
列である。
訂正符号化方法では、複数ワードの単位における
遅延量が異なるワードの間でエラー訂正が不可能
となる確率が相違することが認められた。そこ
で、この発明では、エラー訂正が不能となる低い
位置に重要度の高いワードを割当て、エラー訂正
が不能となる確率が相対的に高い位置に重要度が
比較的低いワードを割当てるようにしたものであ
る。 一例として、４ワードのデイジタルデータ
に対して２ワードのパリテイを付加する帰還形の
クロスインターリーブの場合を考えると、パリテ
イ系列は、第１図に示すように表わすことができ
る。第１図において、黒丸は、夫々符号シンボル
の１ワードを示し、白丸を付加したS0〜S5に注目
している。また、第１図において、縦方向の６ワ
ードが一方のパリテイコードＱの系列であり、斜
め方向の６ワードが他方のパリテイコードＰの系
列である。
伝送系をランダムとし、デコーダにおいて、パ
リテイコードＱを用いたＱ復号とパリテイコード
Ｐを用いたＰ復号とを複数回繰り返すものとする
と、第１図において、S0〜S5の夫々を含む平行四
辺形の４ワードが同時に誤るときには、このエラ
ーワードを訂正することができない。例えばS0、
S1、S0′、S1′の４ワードが同時にエラーワードと
なると、（S0、S1）（S0′、S1′）の各２ワードがＱ
系列に含まれるので、パリテイＱを用いてこれら
を訂正できず、また、（S0、S0′）（S1、S1′）の各
２ワードがＰ系列に含まれるので、パリテイＰを
用いてこれらを訂正できず、したがつてエラー訂
正が不能となる。S0〜S5の各ワードについて、こ
の各ワードを含んで構成される平行四辺形の個数
を数えることでエラー訂正が不能となる確率を求
めることができる。
リテイコードＱを用いたＱ復号とパリテイコード
Ｐを用いたＰ復号とを複数回繰り返すものとする
と、第１図において、S0〜S5の夫々を含む平行四
辺形の４ワードが同時に誤るときには、このエラ
ーワードを訂正することができない。例えばS0、
S1、S0′、S1′の４ワードが同時にエラーワードと
なると、（S0、S1）（S0′、S1′）の各２ワードがＱ
系列に含まれるので、パリテイＱを用いてこれら
を訂正できず、また、（S0、S0′）（S1、S1′）の各
２ワードがＰ系列に含まれるので、パリテイＰを
用いてこれらを訂正できず、したがつてエラー訂
正が不能となる。S0〜S5の各ワードについて、こ
の各ワードを含んで構成される平行四辺形の個数
を数えることでエラー訂正が不能となる確率を求
めることができる。
１ワードの誤る確率をPsとすると、S0〜S5の各
ワード毎にエラー訂正不能となる確率は、下記に
示すものとなる。
ワード毎にエラー訂正不能となる確率は、下記に
示すものとなる。
P0＝10Ps 4 P1＝14Ps 4
P2＝16Ps 4 P3＝16Ps 4
P4＝14Ps 4 P5＝10Ps 4
勿論、５ワード以上が同時に誤り、エラー訂正
不能となる場合もあるが、その確率（Ps 5以下）
については無視している。また、４ワードに限ら
ず一般にＮワード２パリテイの場合も同様の傾向
にある。
不能となる場合もあるが、その確率（Ps 5以下）
については無視している。また、４ワードに限ら
ず一般にＮワード２パリテイの場合も同様の傾向
にある。
先に提案されているエラー訂正符号化方法で
は、上述のように、データチヤンネルによつてエ
ラー訂正不能となる確率が異なることを考慮して
ない。このため、この確率が小さいS0、S1或いは
S4、S5のワードの位置に対してパリテイデータを
割当てている場合が多い。しかし、エラー訂正用
のパリテイよりPCMデータの方が重要度が高い。
は、上述のように、データチヤンネルによつてエ
ラー訂正不能となる確率が異なることを考慮して
ない。このため、この確率が小さいS0、S1或いは
S4、S5のワードの位置に対してパリテイデータを
割当てている場合が多い。しかし、エラー訂正用
のパリテイよりPCMデータの方が重要度が高い。
そこで、この発明は、エラー訂正不能となる確
率が小さい位置に重要度の高いデイジタルデータ
を配するようにしたものであり、エラー訂正不能
となる確率が相対的に高い位置に重要度が比較的
低いエラー訂正用のパリテイを配するようにした
ものである。例えば１サンプル16ビツトのオーデ
イオPCMデータを上位８ビツト及び下位８ビツ
トに分けて記録再生するような場合には、上記８
ビツトのデータが最も重要であり、（下位８ビツ
ト→パリテイ）の順で重要度が低くなる。そこ
で、上位８ビツトのデータを第１図におけるS0及
びS5とし、下位８ビツトのデータをS1及びS4と
し、パリテイＰ、ＱをS2及びS3とするようになさ
れる。
率が小さい位置に重要度の高いデイジタルデータ
を配するようにしたものであり、エラー訂正不能
となる確率が相対的に高い位置に重要度が比較的
低いエラー訂正用のパリテイを配するようにした
ものである。例えば１サンプル16ビツトのオーデ
イオPCMデータを上位８ビツト及び下位８ビツ
トに分けて記録再生するような場合には、上記８
ビツトのデータが最も重要であり、（下位８ビツ
ト→パリテイ）の順で重要度が低くなる。そこ
で、上位８ビツトのデータを第１図におけるS0及
びS5とし、下位８ビツトのデータをS1及びS4と
し、パリテイＰ、ＱをS2及びS3とするようになさ
れる。
以下、この発明の一実施例について説明する
と、この例は、４ワードのデイジタルデータに対
して、第１及び第２の冗長コードとしてパリテイ
コードを付加するようにした帰還形のクロスイン
ターリーブである。
と、この例は、４ワードのデイジタルデータに対
して、第１及び第２の冗長コードとしてパリテイ
コードを付加するようにした帰還形のクロスイン
ターリーブである。
第２図は、この一実施例におけるエンコーダの
構成を示し、入力端子I0〜I3からオーデイオPCM
信号系列のうちの連続する２サンプルの各々の上
位８ビツト及び下位の８ビツトが供給される。
W0〜W3は、PCMデータ系列を示し、１サンプ
ルの上位８ビツトを１ワードとするPCMデータ
系列W0が3d（ｄ（ブロツク）は単位遅延量）の遅
延ユニツト１を介して出力端子O0に取り出され
る。また、１サンプルの下位の８ビツトを１ワー
ドとするPCMデータ系列W1がｄ、２ｄ，Ｄ（Ｄ
（ブロツク）は単位遅延量）の遅延量を有する遅
延ユニツト２，３，４を介して出力端子O1に取
り出される。同様に、下位の８ビツトを１ワード
とするPCMデータ系列が供給される入力端子I4
及び出力端子O4間に３ｄ，ｄ，（４Ｄ−ｄ）の遅
延ユニツト５，６，７が挿入され、上位の８ビツ
トを１ワードとするPCMデータ系列が供給され
る入力端子I5及び出力端子O5間に、３ｄ，２ｄ，
（５Ｄ−２ｄ）の遅延ユニツト８，９，１０が挿
入される。
構成を示し、入力端子I0〜I3からオーデイオPCM
信号系列のうちの連続する２サンプルの各々の上
位８ビツト及び下位の８ビツトが供給される。
W0〜W3は、PCMデータ系列を示し、１サンプ
ルの上位８ビツトを１ワードとするPCMデータ
系列W0が3d（ｄ（ブロツク）は単位遅延量）の遅
延ユニツト１を介して出力端子O0に取り出され
る。また、１サンプルの下位の８ビツトを１ワー
ドとするPCMデータ系列W1がｄ、２ｄ，Ｄ（Ｄ
（ブロツク）は単位遅延量）の遅延量を有する遅
延ユニツト２，３，４を介して出力端子O1に取
り出される。同様に、下位の８ビツトを１ワード
とするPCMデータ系列が供給される入力端子I4
及び出力端子O4間に３ｄ，ｄ，（４Ｄ−ｄ）の遅
延ユニツト５，６，７が挿入され、上位の８ビツ
トを１ワードとするPCMデータ系列が供給され
る入力端子I5及び出力端子O5間に、３ｄ，２ｄ，
（５Ｄ−２ｄ）の遅延ユニツト８，９，１０が挿
入される。
そして、入力端子I0，I1，I4，I5に対して等し
く３ｄの遅延量を有するデータがイクスクルーシ
ブORゲート（第２図で白丸で示す）によつて
（mod.2）の加算がなされ、第１のパリテイＱが
形成される。このパリテイＱが３Ｄの遅延ユニツ
ト１１を介して出力端子O3に取り出される。
く３ｄの遅延量を有するデータがイクスクルーシ
ブORゲート（第２図で白丸で示す）によつて
（mod.2）の加算がなされ、第１のパリテイＱが
形成される。このパリテイＱが３Ｄの遅延ユニツ
ト１１を介して出力端子O3に取り出される。
また、入力端子I0，I1，I4，I5に対して、０、
ｄ、２ｄ，３ｄ，４ｄ，５ｄの遅延量が与えられ
たPCMデータ系列及びパリテイＱの系列の夫々
のワードから第２のパリテイＰが形成される。こ
のパリテイＰは、ｄ，２Ｄの遅延ユニツト１２，
１３を介して出力端子O2に取り出される共に、
そのｄ遅延されたものがパリテイＱを生成するた
めに帰還されている。
ｄ、２ｄ，３ｄ，４ｄ，５ｄの遅延量が与えられ
たPCMデータ系列及びパリテイＱの系列の夫々
のワードから第２のパリテイＰが形成される。こ
のパリテイＰは、ｄ，２Ｄの遅延ユニツト１２，
１３を介して出力端子O2に取り出される共に、
そのｄ遅延されたものがパリテイＱを生成するた
めに帰還されている。
第１のパリテイＱを生成する系列の６ワードを
第３図において白丸で示すように、縦方向に一致
する位置に示すと、第２のパリテイＰを生成する
系列（黒丸で示す）が、斜め方向に位置するもの
となる。この第３図は、前述の第１図と対応する
ものである。
第３図において白丸で示すように、縦方向に一致
する位置に示すと、第２のパリテイＰを生成する
系列（黒丸で示す）が、斜め方向に位置するもの
となる。この第３図は、前述の第１図と対応する
ものである。
更に、遅延ユニツト４，７，１０，１１，１３
の出力に現れる４ワードのPCMデータと２ワー
ドのパリテイデータとの計６ワードがCRCコー
ド発生回路１４に供給され、エラー検出用の
CRCコードが形成され、出力端子O6に取り出さ
れる。実際には、遅延ユニツトをRAMによつて
構成するようになされ、このRAMのアドレス制
御によつて所定の遅延を生じさせるようになさ
れ、出力端子O0から始まつてO1，O2……O5の順
序でもつてデイジタルデータが直列に発生し、こ
の直列データがCRCコード発生回路１４に供給
される。そして、同期信号などが付加され、例え
ば回転ヘツド形テープレコーダによつて記録再生
される。
の出力に現れる４ワードのPCMデータと２ワー
ドのパリテイデータとの計６ワードがCRCコー
ド発生回路１４に供給され、エラー検出用の
CRCコードが形成され、出力端子O6に取り出さ
れる。実際には、遅延ユニツトをRAMによつて
構成するようになされ、このRAMのアドレス制
御によつて所定の遅延を生じさせるようになさ
れ、出力端子O0から始まつてO1，O2……O5の順
序でもつてデイジタルデータが直列に発生し、こ
の直列データがCRCコード発生回路１４に供給
される。そして、同期信号などが付加され、例え
ば回転ヘツド形テープレコーダによつて記録再生
される。
このCRCコード発生回路１４に供給される６
ワードは、Ｑ系列を発生する位置に対して、破線
で示すように、０，Ｄ，２Ｄ，３Ｄ，４Ｄ，５Ｄ
遅延されたものである。
ワードは、Ｑ系列を発生する位置に対して、破線
で示すように、０，Ｄ，２Ｄ，３Ｄ，４Ｄ，５Ｄ
遅延されたものである。
第４図は、第２図に示すエンコーダと対応する
デコーダの構成を示しており、I0〜I5で示す入力
端子に対してエンコーダの出力端子に現れる６ワ
ードのデイジタルデータが供給され、I6で示す入
力端子からのCRCコードと共に、CRCチエツカ
１５に供給され、エラー検出がなされる。このエ
ラー検出の結果が１ビツトのエラーポインタとし
て破線で示すように、デイジタルデータの１ワー
ド毎に付加される。
デコーダの構成を示しており、I0〜I5で示す入力
端子に対してエンコーダの出力端子に現れる６ワ
ードのデイジタルデータが供給され、I6で示す入
力端子からのCRCコードと共に、CRCチエツカ
１５に供給され、エラー検出がなされる。このエ
ラー検出の結果が１ビツトのエラーポインタとし
て破線で示すように、デイジタルデータの１ワー
ド毎に付加される。
エラー訂正は、エンコーダで与えられた遅延を
キヤンセルして共通のパリテイ生成系列に含まれ
る６ワードをＰ復号器又はＱ復号器に供給するこ
とでなされる。つまり、Ｄ，２Ｄ，３Ｄ，（４Ｄ
−ｄ），ｄ，（５Ｄ−2d）、2dの各遅延量を有する
遅延ユニツト１６，１７，１８，１９，２０，２
１，２２を介された５ワードと入力端子I5からの
１ワードとがＱ復合器２３に供給され、パリテイ
Ｑを用いたエラー訂正がなされる。この６ワード
のうちで１ワードエラーの場合には、エラーポイ
ンタで示されるエラーワードを除く他の５ワード
を（mod.2）の加算をすれば正しいワードを得ら
れる。
キヤンセルして共通のパリテイ生成系列に含まれ
る６ワードをＰ復号器又はＱ復号器に供給するこ
とでなされる。つまり、Ｄ，２Ｄ，３Ｄ，（４Ｄ
−ｄ），ｄ，（５Ｄ−2d）、2dの各遅延量を有する
遅延ユニツト１６，１７，１８，１９，２０，２
１，２２を介された５ワードと入力端子I5からの
１ワードとがＱ復合器２３に供給され、パリテイ
Ｑを用いたエラー訂正がなされる。この６ワード
のうちで１ワードエラーの場合には、エラーポイ
ンタで示されるエラーワードを除く他の５ワード
を（mod.2）の加算をすれば正しいワードを得ら
れる。
一方、遅延ユニツト１６，１７，１８，１９，
２１と、遅延ユニツト２４，２５，２６とによ
り、3d、（Ｄ＋２ｄ），（２Ｄ＋ｄ），３Ｄ，（４Ｄ
−ｄ）、（５Ｄ−ｄ）遅延されてなる６ワードがＰ
復号器２７に供給されることによつて、パリテイ
Ｐを用いたエラー訂正がなされる。更に、遅延ユ
ニツト２８，２９，３０を介されることで、エラ
ー訂正されたPCMデータが出力端子O0，O1，O4
に取り出され、遅延ユニツト２４及びＰ復号器２
７を介されたPCMデータが出力端子O5に取り出
される。
２１と、遅延ユニツト２４，２５，２６とによ
り、3d、（Ｄ＋２ｄ），（２Ｄ＋ｄ），３Ｄ，（４Ｄ
−ｄ）、（５Ｄ−ｄ）遅延されてなる６ワードがＰ
復号器２７に供給されることによつて、パリテイ
Ｐを用いたエラー訂正がなされる。更に、遅延ユ
ニツト２８，２９，３０を介されることで、エラ
ー訂正されたPCMデータが出力端子O0，O1，O4
に取り出され、遅延ユニツト２４及びＰ復号器２
７を介されたPCMデータが出力端子O5に取り出
される。
第５図は、この発明を非帰還形のクロスインタ
ーリーブに対して適用した他の実施例を示す。非
帰還形は、一方のパリテイＱを生成する系列にの
み他方のパリテイＰが含まれるものである。非帰
還形の場合でも、帰還形と同様にワードの位置に
よつてエラー訂正が不能となる確率が相違し、そ
の確率は、第１図におけるシンボルS0、S1にパリ
テイＰ，Ｑを割当てたときに、シンボルS2，S3，
S4の位置がエラー訂正が不能となる確率が高い。
つまり、前述と同様に、S0〜S5の各ワード毎にエ
ラー訂正不能となる確率を求めると下記に示すも
のとなる。
ーリーブに対して適用した他の実施例を示す。非
帰還形は、一方のパリテイＱを生成する系列にの
み他方のパリテイＰが含まれるものである。非帰
還形の場合でも、帰還形と同様にワードの位置に
よつてエラー訂正が不能となる確率が相違し、そ
の確率は、第１図におけるシンボルS0、S1にパリ
テイＰ，Ｑを割当てたときに、シンボルS2，S3，
S4の位置がエラー訂正が不能となる確率が高い。
つまり、前述と同様に、S0〜S5の各ワード毎にエ
ラー訂正不能となる確率を求めると下記に示すも
のとなる。
P0＝10Ps 4 P1＝10Ps 4
P2＝13Ps 4 P3＝14Ps 4
P4＝13Ps 4 P5＝10Ps 4
第５図に示すように、入力端子I0及びI5の夫々
にPCMデータの２サンプルの夫々の上位８ビツ
トを１ワードとするPCMデータが供給され、入
力端子I1及びI4の夫々にPCMデータの下位８ビツ
トを１ワードとするPCMデータが供給される。
この入力端子I0，I1，I4，I5に供給されるPCMデ
ータの４ワードからパリテイＰが形成される。そ
して、遅延ユニツトにより、０，ｄ，２ｄ，４
ｄ，５ｄ遅延されたPCMデータの４ワードとパ
リテイＰの１ワードとからパリテイＱが形成され
る。更に、遅延ユニツトにより、入力に対し、
０，ｄ，２ｄ，４Ｄ，５Ｄの遅延が与えられた６
ワードがCRCコード発生回路１４に供給され、
CRCコードが形成される。これらのクロスイン
ターリーブされたPCMデータ及びパリテイと
CRCコードとが出力端子O0〜O6に取り出される。
にPCMデータの２サンプルの夫々の上位８ビツ
トを１ワードとするPCMデータが供給され、入
力端子I1及びI4の夫々にPCMデータの下位８ビツ
トを１ワードとするPCMデータが供給される。
この入力端子I0，I1，I4，I5に供給されるPCMデ
ータの４ワードからパリテイＰが形成される。そ
して、遅延ユニツトにより、０，ｄ，２ｄ，４
ｄ，５ｄ遅延されたPCMデータの４ワードとパ
リテイＰの１ワードとからパリテイＱが形成され
る。更に、遅延ユニツトにより、入力に対し、
０，ｄ，２ｄ，４Ｄ，５Ｄの遅延が与えられた６
ワードがCRCコード発生回路１４に供給され、
CRCコードが形成される。これらのクロスイン
ターリーブされたPCMデータ及びパリテイと
CRCコードとが出力端子O0〜O6に取り出される。
また、かかる第５図に示すエンコーダと対応す
るデコーダは、図示せずも、CRCチエツカと、
エンコーダで与えられた遅延をキヤンセルする遅
延ユニツトと、Ｐ復号器及びＱ復号器とから構成
されている。
るデコーダは、図示せずも、CRCチエツカと、
エンコーダで与えられた遅延をキヤンセルする遅
延ユニツトと、Ｐ復号器及びＱ復号器とから構成
されている。
上述の実施例の説明から理解されるように、こ
の発明に依れば、各ワードが２つのエラー訂正コ
ードの生成系列に含まれる複数のデイジタルデー
タのチヤンネルのうちで、遅延量が小又は大とな
る端部のチヤンネルは、エラー訂正不能となる確
率が小さいことに着目し、この確率が小さい位置
に重要度が高いデータ（冗長コードでなくPCM
データ、上位側と下位側とに分割するときには上
位側）を割当て、遅延量が中程度となるチヤンネ
ルには冗長コードを割当てることにより、伝送エ
ラーの影響を実質的に減少させることができる。
の発明に依れば、各ワードが２つのエラー訂正コ
ードの生成系列に含まれる複数のデイジタルデー
タのチヤンネルのうちで、遅延量が小又は大とな
る端部のチヤンネルは、エラー訂正不能となる確
率が小さいことに着目し、この確率が小さい位置
に重要度が高いデータ（冗長コードでなくPCM
データ、上位側と下位側とに分割するときには上
位側）を割当て、遅延量が中程度となるチヤンネ
ルには冗長コードを割当てることにより、伝送エ
ラーの影響を実質的に減少させることができる。
なお、エラー訂正用の符号としては、パリテイ
に限らず、リードソロモン符号、隣接符号など他
のものを用いるようにしても良い。
に限らず、リードソロモン符号、隣接符号など他
のものを用いるようにしても良い。
第１図は帰還形クロスインターリーブのエラー
訂正の説明に用いる略線図、第２図はこの発明の
一実施例におけるエンコーダの構成を示すブロツ
ク図、第３図はこのエンコーダの動作説明に用い
る略線図、第４図はこの発明の一実施例における
デコーダの構成を示すブロツク図、第５図はこの
発明の他の実施例におけるエンコーダの構成を示
すブロツク図である。 I0，I1，I4，I5……入力端子、O0〜O6……出力
端子、ｄ，Ｄ……単位遅延量、１４……CRCコ
ード発生回路、１５……CRCチエツカ、２３…
…Ｑ復号器、２７……Ｐ復号器。
訂正の説明に用いる略線図、第２図はこの発明の
一実施例におけるエンコーダの構成を示すブロツ
ク図、第３図はこのエンコーダの動作説明に用い
る略線図、第４図はこの発明の一実施例における
デコーダの構成を示すブロツク図、第５図はこの
発明の他の実施例におけるエンコーダの構成を示
すブロツク図である。 I0，I1，I4，I5……入力端子、O0〜O6……出力
端子、ｄ，Ｄ……単位遅延量、１４……CRCコ
ード発生回路、１５……CRCチエツカ、２３…
…Ｑ復号器、２７……Ｐ復号器。
Claims (1)
- １ デイジタルデータの複数ワードに対して相異
なる遅延量を与えて第１の配列状態とし、この第
１の配列状態の複数ワードに対してエラー訂正用
の第１の冗長コードを付加し、この第１の配列状
態の複数ワードと第１の冗長コードとに対して相
異なる遅延量を与えて第２の配列状態とし、この
第２の配列状態の複数ワード及び第１の冗長コー
ドに対してエラー訂正用の第２の冗長コードを付
加することを特徴とするエラー訂正符号化方法に
おいて、上記第１の冗長コードは上記第１の配列
状態の略中央に配置されるようにその遅延量が中
程度に設定されると共に上記第２の冗長コードは
上記第２の配列状態の略中央に配置されるように
その遅延量が中程度に設定されることを特徴とす
るエラー訂正符号化方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57053443A JPS58169642A (ja) | 1982-03-31 | 1982-03-31 | エラ−訂正符号化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57053443A JPS58169642A (ja) | 1982-03-31 | 1982-03-31 | エラ−訂正符号化方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58169642A JPS58169642A (ja) | 1983-10-06 |
| JPH041531B2 true JPH041531B2 (ja) | 1992-01-13 |
Family
ID=12942995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57053443A Granted JPS58169642A (ja) | 1982-03-31 | 1982-03-31 | エラ−訂正符号化方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58169642A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2668941B2 (ja) * | 1988-05-28 | 1997-10-27 | 日本油脂株式会社 | 金属石鹸の連続製造法 |
-
1982
- 1982-03-31 JP JP57053443A patent/JPS58169642A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58169642A (ja) | 1983-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4306305A (en) | PCM Signal transmitting system with error detecting and correcting capability | |
| KR910007858B1 (ko) | 데이타 전송방법 | |
| US4593395A (en) | Error correction method for the transfer of blocks of data bits, a device and performing such a method, a decoder for use with such a method, and a device comprising such a decoder | |
| JPH0353817B2 (ja) | ||
| EP0156440A2 (en) | An information transmission method with error correction for user words, an error correcting decoding method for such user words, an apparatus for information transmission for use with the method, a device for information decoding for use with the method and an apparatus for use with such device | |
| JPH0351140B2 (ja) | ||
| US3745528A (en) | Error correction for two tracks in a multitrack system | |
| JPS6342888B2 (ja) | ||
| JP4290881B2 (ja) | エラー訂正コードを含む磁気媒体上へのデータの格納のための方法及び装置 | |
| JPS6151814B2 (ja) | ||
| EP0129223B1 (en) | Digital signal transmission method providing high error correction capability | |
| US4451919A (en) | Digital signal processor for use in recording and/or reproducing equipment | |
| JPH0353818B2 (ja) | ||
| JPH0361381B2 (ja) | ||
| EP0146637B1 (en) | Method of detecting error | |
| JPS63251968A (ja) | デイスク記録方式 | |
| JPH041531B2 (ja) | ||
| EP1111800A1 (en) | Error correction with a cross-interleaved Reed-Solomon code, particularly for CD-ROM | |
| JPH07109697B2 (ja) | エラー訂正符号化装置 | |
| EP1111799B1 (en) | Error correction with a cross-interleaved Reed-Solomon code, particularly for CD-ROM | |
| JPH0628343B2 (ja) | 積符号の復号方法 | |
| KR930010355B1 (ko) | 데이타 오류정정 디코딩방법 및 그 장치 | |
| JP2647646B2 (ja) | 誤り訂正方法 | |
| JPH0353816B2 (ja) | ||
| JPS6148233A (ja) | エラ−訂正装置 |